JPS5915216B2 - 電圧レベルシフタ - Google Patents

電圧レベルシフタ

Info

Publication number
JPS5915216B2
JPS5915216B2 JP54025020A JP2502079A JPS5915216B2 JP S5915216 B2 JPS5915216 B2 JP S5915216B2 JP 54025020 A JP54025020 A JP 54025020A JP 2502079 A JP2502079 A JP 2502079A JP S5915216 B2 JPS5915216 B2 JP S5915216B2
Authority
JP
Japan
Prior art keywords
voltage
level shifter
transistor devices
transistor
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54025020A
Other languages
English (en)
Other versions
JPS54124964A (en
Inventor
ミゲル・エンジエル・マ−テインズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPS54124964A publication Critical patent/JPS54124964A/ja
Publication of JPS5915216B2 publication Critical patent/JPS5915216B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 この発明はＣＭＯＳトランジスタ装置を含む高電圧レベ
ルシフタ回路に関する。
従来のＣＭＯ８電圧レベルシフタ回路は高電圧の応用の
ためには比較的不正確である。
先行技術のレベルシフタ回路の実現と装置処理の不足の
結果として、比較的低い電圧（典型的には１５ボルトの
オーダ）が超えられたときにトランジスタの破壊および
故障を生じるように、あるＣＭＯＳトランジスタ装置（
たとえばｎチャネル電界効果トランジスタ）のダイオー
ド接合が逆バイアスとなる。
したがって、コンポーネントトランジスタ装置の破壊の
ための高い感受性のために、先行技術のレベルシフタ回
路の出力電圧の振れは不所望に制限されている。
従来の電圧レベルシック回路の例は、アメリカ合衆国特
許第３９４２０４３号（１９７６年３月２日）および第
４０３９８６２号（１９７７年８月２日）に開示されて
いる。
しかしながら、先行技術のレベルシックの特許のどれも
、この出願に開示されるように、低電圧のトランジスタ
破壊を防止しかつそれによってレベルシックの出力電圧
の振れの範囲を広げるために、第１および第２の組の直
列接続されたｎチャネルの電界効果トランジスタに相互
接続された第１および第２のｎチャネルの電界効果トラ
ンジスタを含む回路を示さない０ 簡単にかつ一般的な言葉で言うと、正確なＣＭＯ８電圧
レベルシフタが開示されていて、それは高電圧の応用に
適合する。
このレベルシフタは第１および第２のｎチャネルの電界
効果トランジスタ（ｒＦＥＴＪ）と第１および第２の組
の直列接続されたｎチャネルのＦＥＴとを含むものであ
る。
ｎチャネルのＦＥＴの各々の第１の導電経路電極は、そ
れぞれ、第１および第２のレベルシフタ入力端子に接続
されている。
ｎチャネルのＦＥＴの各々のゲート電極は、ともに、第
１の電圧供給源に接続されている。
ｎチャネルのＦＥＴの各々の第２の導電経路は、それぞ
れ、第１および第２のレベルシフタ出力端子に接続され
ている。
第１および第２の組の直列接続されたｎチャネルのＦＥ
Ｔは、第２の電圧供給源と、第１および第２のレベルシ
フタ出力端子のそれぞれの１つとの間に接続されている
。
第１の組の直列接続されたｎチャネルのＦＥＴのゲート
電極は、ともに、第２のレベルシフタ出力端子に接続さ
れている。
第２の組の直列接続されたｎチャネルのＦＥＴのゲート
電極は、ともに、第１のレベルシック出力端子に接続さ
れている。
この電圧レベルシフタは、低電圧のトランジスタ破壊に
は比較的鈍感であり、そして、それゆえに、拡大された
広い出力電圧の振れが達成され得る。
第１図は先行技術のＣＭＯ８電圧レベルシフタ１に関す
る回路図の一例を示す。
先行技術の電圧レベルシック１は、第１および第２の入
力端子２および４を含む。
入力端子２は、Ｖｌｎで示される第１の入力信号を受け
るようにされている。
入力端子４はＶｉｎで示される第２の入力信号を受ける
ようにされていて、その信号レベルは第１の入力信号Ｖ
ｉｎのレベルを反転したものである。
第１のｎチャネル電界効果トランジスタ（ＦＥＴ）Ｑｒ
の導電経路は、ＶＤＤで示される相対的に正の電圧供給
源と電気的接続点６との間に接続されている。
第２のレベルシック入力端子４は、ＦＥＴＱｌの制御電
極ないしゲート電極に接続されている。
第２のｎチャネル電界効果トランジスタ （ＦＥＴ）Ｑ２の導電経路は、電圧供給源ＶＤＤと電気
的接続点８との間に接続されている。
第１のレベルシック入力端子２は、ＦＥＴＱ２のゲート
電極に接続されている。
電気的接続点６および８は、それぞれＶｏｕｔおよびＶ
ｏｕｔで示される第１および第２のレベルシフタの出力
信号を与える。
第１のｎチャネルＦ Ｅ Ｔ Ｑ３の導電経路は、電気
的接続点６と、Ｖｓで示される相対的に負の電圧供給源
との間に接続されている。
第２のｎチャネルＦ Ｅ Ｔ Ｑ４の導電経路は、電気
的接続点８と電圧供給源Ｖｓとの間に接続されている。
Ｆ Ｅ Ｔ Ｑ３およびＱ４のゲート電極は、相互に交
差接続されている。
すなわち、ＦＥＴＱ３のゲート電極は電気的接続点８に
接続されていて、Ｆ Ｅ Ｔ Ｑ４のゲート電極は電気
的接続点６に接続されている。
先行技術の電圧レベルシフタの動作を以下ニ簡単に説明
する。
例として、相対的に高い信号レベル（たとえばＶＤＤ）
を有する入力電圧信号Ｖｉｎが第２の入力端子４に与え
られたとき、そのゲート−ソース接続点に与えられる充
分なしきい値電圧の不足のために、ＦＥＴＱｌはカット
オフされる。
それによって、ＦＥＴＱｌは非導通とされる。第１の入
力端子２に与えられている入力電圧信号Ｖｉｎが相対的
に低い信号レベル（たとえば接地）を有しているので、
充分なしきい値電圧がＦ Ｅ Ｔ Ｑ２のゲート−ソー
ス接続点に与えられ、ＦＥＴＱ２は、それによって、導
通とされる。
その結果、電気的接続点８は、ＦＥＴＱ２の導電経路を
経由して、正の電圧供給源ＶＤＤの信号レベルに向って
駆動される。
電気的接続点８の電圧がＶＤＤの電圧レベルに近づくと
、そのゲート電極が電気的接続点８に接続されているの
で、ＦＥＴＱ３が導通とされる。
電気的接続点６は、それによって、ＦＥＴＱ３の導電経
路を経由して、負の電圧供給源Ｖｓに向って駆動される
。
電気的接続点６の電圧が電圧供給源７８元に近づいたと
き、そのゲート電極が電気的接続点６に接続されている
ので、ＦＥＴＱ４は非導通にされる。
それゆえに、電気的接続点６に与えられるレベルシフタ
の出力信号Ｖｏｕｔは、ＦＥＴＱ３の導電経路を経由し
て、全Ｖｓ電圧レベルに達する。
電気的接続点８に与えられるレベルシックの出力信号Ｖ
ｏｕｔは、ＦＥＴＱ２の導電経路を経由して、全ＶＤＤ
電圧レベルに達する。
第１図の先行技術の電圧レベルシフタ１のための回路構
成の結果として、２つの電界効果トランジスタの各々は
全出力電圧の振れ（すなわちＶｓからからＶＤＤまで）
を吸収する。
すなわち、上に述べられた例では、ＦＥＴＱｌおよびＱ
４の各々が、そのそれぞれのソース−ドレイン導電経路
に印加される全出力電圧の振れを吸収する。
それゆえに、比較的低い入力電圧信号（典型的には１５
ボルトのオーダ）が、先行技術の電圧レベルシフタを含
むある電界効果トランジスタ装置（たとえばｎチャネル
をＦ Ｅ Ｔ Ｑ３およびＱ４）においてドレイン破壊
を生せしめることが知られている。
破壊に対する高い感受性の結果として、先行技術の電圧
レベルシフタの利用によって達成され得る出力電圧の振
れの範囲は不所望に制限されている。
この発明にしたがって、第２図は改良された高ｆｆ、圧
ＣＭＯＳレベルシフタ２０についての回路図を示す。
改良されたＣＭＯＳレベルシフタ２０は、第１および第
２の入力端子２２および２４を含む。
入力端子２２はＶｉｎで示される第１の入力信号を受け
るようにされている。
入力端子２４はＶｉｎで示される第２の入力信号を受け
るようにされていて、その信号レベルは第１の入力信号
Ｖｉｎのレベルを反転したものである。
第１のｎチャネル電界効果トランジスタ（ＦＥＴ）Ｑ５
の導電経路は第１のレベルシフタ入力端子２２と電気的
接続点２６との間に接続されている。
第２のｎチャネル電界効果トランジスタ（ＦＥＴ）Ｑａ
の導電経路は第２のレベルシック入力端子２４と電気的
接続点２８との間に接続されている。
Ｆ Ｅ Ｔ Ｑ５およびＱ６の制御電極ないしゲート電
極は、ともに、接地のような相対的に正の電圧供給源に
接続されている。
電気的接続点２６および２８は、それぞれ、Ｖｏｕｔお
よびＶｏｕｔで示される第１および第２のレベルシック
出力信号を与える。
第１の組のｎチャネルのＦ Ｅ Ｔ Ｑ７およびＱ８の
導電経路は、電気的に直列に、電気的接続点２６および
電気的接続点３０の間に接続されている。
電気的接続点３０はＶｓで示す相対的に負の電圧供給源
（典型的には一１５ボルトの直流）に接続されている。
第２の組のｎチャネルのＦ Ｅ Ｔ Ｑ９およびＱＩＯ
の導電経路は、電気的に直列に、電気的接続点２８およ
び３０の間に接続されている。
Ｆ Ｅ Ｔ Ｑ７およびＱ８とＦ Ｅ Ｔ Ｑ、および
ＱＩＯの制御電極ないしゲート電極は、相互に交差接続
されている。
すなわち、ＦＥＴＱ７およびＱ８の各々のゲート電極は
、ともに、電気的接続点２８に接続されている。
Ｆ Ｅ Ｔ Ｑ、およびＱＩＯの各々のゲート電極は、
ともに、電気的接続点２６に接続されている。
以下に上述のＣＭＯ８電圧レベルシフタ２０の動作につ
いて説明する。
相対的に低い信号レベル（たとえば接地）を有する入力
電圧信号Ｖｉｎが第１の入力端子２２に与えられたとき
、そのゲート−ソース接続点に与えられる充分なしきい
値電圧の不足のために、ｎチャネルのＦ Ｅ Ｔ Ｑ５
はカットオフされる。
Ｆ Ｅ Ｔ Ｑ５は、それによって、非導通にされる。
第２の入力端子２４に与えられる入力電圧信号Ｖｉｎが
ＶＤＤ（典型的には＋６ボルトの直流）のように相対的
に高い信号レベルを持つので、充分なしきい値電圧がｎ
チャネルのＦ Ｅ Ｔ Ｑ６のゲート−ソース接続点に
与えられ、それによってＦＥＴＱ８は導通とされる。
結果として、電気的接続点２８は、ＦＥＴＱ８の導電経
路を経由して、入力電圧信号ＶｉｎのＶｌ）Ｄレベルに
向って駆動される。
電気的接続点２８の電圧がＶＤＤ電圧レベルに近づくと
、そのゲート電極がともに電気的接続点２８の正電圧を
受けるように接続されているので、ＰチャネルＦＥＴＱ
７およびＱ８の各々は導通とされる。
電気的接続点２６は、それによつて、ＦＥＴＱ７および
Ｑ８の直列接続された導電経路を経由して、電圧供給源
Ｖｓに向って駆動される。
電気的接続点２６の電圧が電圧供給源ＶＳのそれに近づ
くと、Ｆ Ｅ Ｔ Ｑ、およびＱｔｏのゲート電極がと
もに電気的接続点２６の負電圧を受けるように接続され
ているので、このｎチャネルのＦ Ｅ Ｔ Ｑ、および
ＱＩＯは非導通とされる。
それゆえに、電気的接続点２８に与えられるレベルシフ
タ出力信号機は、ＦＥＴＱ６の導電経路を経由して、全
ＶＤＤ電圧レベルに達する。
さらに、電気的接続点２６に与えられるレベルシフタ出
力信号Ｖｏｕｔが、Ｆ Ｅ Ｔ Ｑ７およびＱ８の導電
経路を経由して、電圧供給源Ｖｓの全電圧レベルに達す
る。
レベルシフタ入力端子２２および２４に与えら塙入力電
圧信号ＶｉｎおよびＶｉｎが、何らかの方法でそれぞれ
相対的に高い信号レベルおよび相対的に低い信号レベル
を有していても、この電圧レベルシフタ２０の動作は上
に述べたと同様である。
しかしながら、電気的接続点２８に与えられるレベルシ
フタ出力信号Ｖｏｕｔは、Ｆ Ｅ Ｔ Ｑ、およびＱｌ
ｏの導電経路を経由して、電圧供給源の全Ｖｓに達する
。
さらに、電気的接続点２６に与えられるレベルシフタ出
力信号Ｖｏｕｔは、ＦＥＴＱ５の導電経路を経由して、
全ＶＤＤ電圧レベルに達する。
それゆえに、ここに開示した電圧レベルシフタ２０によ
って、接地とＶＤＤとの間の約６ボルトの電圧の振れを
有する入力電圧信号ＶｉｎおよびＶｉｎが、出力電圧信
号ＶｏｕｔおよびＶｏｕｔにレベルシフトされ、その出
力電圧信号は、したがって、■８およびＶＤＤの間の約
２１ボルトの対応する電圧の振れを有する。
ここに開示したＣＭＯ８電圧レベルシフタ２０の回路構
成の有利な結果として、ただ１つの電界効果トランジス
タもそれぞれの導電経路に印加される全出力電圧の振れ
（すなわちＶｓからＶＤＤまで）を吸収しない。
それゆえに、第１図に示されるような先行技術のレベル
シフタとは異なり、ここに開示されたレベルシフタ２０
は、正確でありかつ低電圧のトランジスタ破壊に比較的
鈍感である。
その上に、このレベルシフタの広範囲の出力電圧の振れ
が最大とされる。
それゆえに、ここに開示するレベルシフタ２０はたとえ
ば典型的には２５ないし３０ボルトのオーダの高電圧の
応用に適合する。
この発明の好ましい実施例が図示され説明されたが、こ
の発明の真の精神および範囲を離れることなく種々の修
正および変更がなされ得ることは明らかである。
【図面の簡単な説明】
第１図は先行技術のＣＭＯ８電圧レベルシックの回路図
である０第２図はこの発明の高電圧ＣＭＯＳレベルシッ
クの一実施例を示す回路図である。 図において、２０は改良された電圧レベルシフタ、２２
および２４は電圧レベルシフタ入力端子、２６および２
８は電気的接続点すなわち電圧レベルシフタ出力端子、
Ｑ５およびＱ６はｐチャネル電界トランジスタ、Ｑ７．
Ｑ８． Ｑ、およびＱｔｏはｎチャネルの電界効果ト
ランジスタを示す。

Claims (1)

  1. 【特許請求の範囲】 １ 第１および第２の電圧供給源、 導電経路と制御電極とをそれぞれ有する第１および第２
    のトランジスタ装置、 導電経路と制御電極とをそれぞれ有する直列接続された
    トランジスタ装置の第１および第２の組、それぞれの入
    力電圧信号を受けるための第１および第２の入力端子、
    および 出力電圧信号を与えるための第１および第２の出力端子
    を備え、 前記第１のトランジスタ装置は前記第１の入力端子と前
    記第１の出力端子との間に接続され、前記第２のトラン
    ジスタ装置は前記第２の入力端子と前記第２の出力端子
    との間に接続され、前記第１および第２のトランジスタ
    装置のそれぞれの制御電極はともに前記第１の電圧供給
    源に接続され、 前記直列接続されたトランジスタ装置の第１の組は前記
    第１の出力端子と前記第２の電圧供給源との間に接続さ
    れ、 前記直列接続されたトランジスタ装置の第２の組は前記
    第２の出力端子と前記第２の電圧供給源との間に接続さ
    れ、 前記トランジスタ装置の第１の組のそれぞれの制御電極
    はともに前記第２の出力端子に接続され、かつ 前記トランジスタ装置の第２の組のそれぞれの制御電極
    はともに前記第１の出力端子に接続されている、電圧レ
    ベルシフタ。 ２ 前記第１および第２のトランジスタ装置のそれぞれ
    は第１の導電形式のものであり、そして前記直列接続さ
    れたトランジスタ装置の第１および第２の組のそれぞれ
    は第２の導電形式のものである、特許請求の範囲第１項
    記載の電圧レベルシック。 ３ 前記第１および第２のトランジスタ装置ならびに前
    記直列接続されたトランジスタ装置の第１および第２の
    組のそれぞれは、電界効果トランジスタである、特許請
    求の範囲第２項記載の電圧レベルシフタ。 ４ 前記第１および第２のトランジスタ装置のそれぞれ
    はｎチャネルの電界効果トランジスタであり、前記直列
    接続されたトランジスタ装置の第１および第２の組のそ
    れぞれはｎチャネルの電界効果トランジスタである、特
    許請求の範囲第１項記載の電圧レベルシック。 ５ 前記第１の電圧供給源は前記第２の電圧供給源に対
    して高い電位となっている、特許請求の範囲第１項記載
    の電圧レベルシフタ。
JP54025020A 1978-03-10 1979-03-03 電圧レベルシフタ Expired JPS5915216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/885,248 US4161663A (en) 1978-03-10 1978-03-10 High voltage CMOS level shifter
US000000885248 1978-03-10

Publications (2)

Publication Number Publication Date
JPS54124964A JPS54124964A (en) 1979-09-28
JPS5915216B2 true JPS5915216B2 (ja) 1984-04-07

Family

ID=25386482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54025020A Expired JPS5915216B2 (ja) 1978-03-10 1979-03-03 電圧レベルシフタ

Country Status (4)

Country Link
US (1) US4161663A (ja)
JP (1) JPS5915216B2 (ja)
DE (1) DE2909388C3 (ja)
GB (1) GB2016234B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318015A (en) * 1979-06-29 1982-03-02 Rca Corporation Level shift circuit
US4486670A (en) * 1982-01-19 1984-12-04 Intersil, Inc. Monolithic CMOS low power digital level shifter
US4490629A (en) * 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
US4568844A (en) * 1983-02-17 1986-02-04 At&T Bell Laboratories Field effect transistor inverter-level shifter circuitry
JPS59214316A (ja) * 1983-05-20 1984-12-04 Nec Corp ヒステリシス回路
JPH0419503Y2 (ja) * 1984-10-31 1992-05-01
GB2209104A (en) * 1987-08-26 1989-04-26 Philips Nv An amplifier load circuit and an amplifier including the load circuit
JPH0777346B2 (ja) * 1988-12-28 1995-08-16 株式会社東芝 論理レベル変換回路
JP2975122B2 (ja) * 1990-12-26 1999-11-10 富士通株式会社 レベル変換回路
US5243236A (en) * 1991-12-31 1993-09-07 Intel Corporation High voltage CMOS switch with protection against diffusion to well reverse junction breakdown
FR2693327B1 (fr) * 1992-07-06 1994-08-26 Sgs Thomson Microelectronics Circuit de commutation de haute tension.
JP2836412B2 (ja) * 1992-12-04 1998-12-14 日本電気株式会社 レベル変換回路
JPH06204850A (ja) * 1993-01-07 1994-07-22 Oki Electric Ind Co Ltd レベルシフタ回路
US5343094A (en) * 1993-01-13 1994-08-30 National Semiconductor Corporation Low noise logic amplifier with nondifferential to differential conversion
JP3227932B2 (ja) * 1993-09-27 2001-11-12 ソニー株式会社 レベル変換回路
US5493244A (en) * 1994-01-13 1996-02-20 Atmel Corporation Breakdown protection circuit using high voltage detection
US6300796B1 (en) 1999-02-19 2001-10-09 Zilog, Inc. High voltage PMOS level shifter
US6580291B1 (en) 2000-12-18 2003-06-17 Cypress Semiconductor Corp. High voltage output buffer using low voltage transistors
US7545172B2 (en) * 2003-07-28 2009-06-09 Tpo Hong Kong Holding Limited Voltage converter apparatus
US20070063758A1 (en) * 2005-09-22 2007-03-22 Honeywell International Inc. Voltage divider and method for minimizing higher than rated voltages
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
US7696805B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Level shifter circuit incorporating transistor snap-back protection
US7696804B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Method for incorporating transistor snap-back protection in a level shifter circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755189A (fr) * 1969-08-25 1971-02-24 Shell Int Research Agencement de memoire a courant continu
US3942043A (en) * 1973-01-02 1976-03-02 Fairchild Camera And Instrument Corporation Electronic watch
US3916430A (en) * 1973-03-14 1975-10-28 Rca Corp System for eliminating substrate bias effect in field effect transistor circuits
US3900746A (en) * 1974-05-03 1975-08-19 Ibm Voltage level conversion circuit
JPS5238852A (en) * 1975-09-22 1977-03-25 Seiko Instr & Electronics Ltd Level shift circuit
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
DE2603704C3 (de) * 1976-01-31 1981-06-25 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierter Taktimpulsformer
US4023050A (en) * 1976-05-10 1977-05-10 Gte Laboratories Incorporated Logic level converter
US4077031A (en) * 1976-08-23 1978-02-28 Texas Instruments Incorporated High speed address buffer for semiconductor memory
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit

Also Published As

Publication number Publication date
DE2909388A1 (de) 1979-09-13
DE2909388C3 (de) 1983-06-16
GB2016234B (en) 1982-04-28
GB2016234A (en) 1979-09-19
US4161663A (en) 1979-07-17
JPS54124964A (en) 1979-09-28
DE2909388B2 (de) 1981-04-09

Similar Documents

Publication Publication Date Title
JPS5915216B2 (ja) 電圧レベルシフタ
US3675144A (en) Transmission gate and biasing circuits
US4996443A (en) Integrated circuit for level shift
KR930003557B1 (ko) 전송게이트
US3937982A (en) Gate circuit
KR870009553A (ko) 논리회로
US4037114A (en) Tri-state logic circuit
JPH024011A (ja) アナログスイッチ回路
US4596938A (en) Electrically erasable programmable electronic circuits using programmable-threshold-voltage FET pairs
KR970056052A (ko) 반도체 스위치
US4001606A (en) Electrical circuit
KR950022092A (ko) 비교기 회로
KR880001108A (ko) Cmos 입력회로
KR930020850A (ko) 레벨 변환회로
GB2047492A (en) Complementary transistor circuit
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
JPS6049381B2 (ja) ブ−ル論理関数を行なう論理回路
KR940012851A (ko) 차동 전류원 회로
US4603264A (en) Schmitt trigger circuit with stable operation
US4641046A (en) NOR gate with logical low output clamp
US3970950A (en) High common mode rejection differential amplifier utilizing enhancement depletion field effect transistors
SE7905604L (sv) Krets for att begrensa spenningsskillnaden i differentialforsterkare
US3676705A (en) Logic circuits employing switches such as field-effect devices
KR960027331A (ko) 버퍼회로 및 바이어스회로