JPS59160876A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、データ処理装置のメモリ装置に関するもの
である。

従来、この種の装置として第１図に示すものがあった。

図示のメモリ装置１において、２はアドレスを連送する
アドレスバス、３は先頭アドレスを設定する設定回路、
４は設定回路３から出力される先頭アドレス信号とアド
レスバス２上のアドレス信号とを比較し、前者が後者よ
り値が大きいことを検出する判定回路、５は判定回路４
からの比較結果及びアドレスバス２のアドレス信号によ
り図示な′しのメモリチップを選択する選択回路である
。

次に動作について説明する。判定回路４は、アドレスバ
ス２に図示されていない他の装置から出力されたアドレ
ス信号と設定回路３に設定されている先頭アドレス信号
とを比較判定をし、前者の方が犬と判定された時のみ出
力信号４ａを有意にする。選択回路５は出力信号４．１
１及びアドレス信号により図示なしのメモリのメモリチ
ップを選択する。

従来のメモリ装置は、以上のように先頭アドレスのみを
選択可能としているため、アドレス空間の先頭のものが
固定長のＲＡＭに割り付けられ、またその後尾が固定長
のＲＯＭＫ割り付けられている場合、このようなアドレ
ス空間を埋めるため−に大喪量のもの、中容量のもの、
小容量のものなど、複数種類のメモリを用意することが
必要となり、データ処理装置のカード枚数及び電源容量
を大きくするという欠点があった。

この発明は、上記のような従来のものの欠点を除去する
ため罠なされたもので、先頭アドレスの設定回路に加え
、最終アドレスを設定する設定回路を備えることにより
、アドレス空間の設定が容易になり、装置の構成を経済
的なものにすることができるメモリ装置を提供すること
ができる。

以下、この発明の一実施例を図について説明する。第２
図に示すこの発明のメモリ装置１において、６は最終ア
ドレスを設定する設定回路、６はアドレスバス２上のア
ドレスが設定回路３，６により指定される先頭及び最終
アドレス信号内に存在していることを比較判定する判定
回路で、判定結果からなる出力信号６ａを選択回路５に
入力する。

′次に動作について説明する。判定回路６は、アドレス
バス２を介して図示されていない他の装置から出力され
たアドレス信号は、設定回路３の先頭アドレス信号及び
設定回路６の最終アドレス信号により設定されるアドレ
ス空間に含まれるか否かを比較判定し、この範囲に存在
する時のみ出力信号６ａを有意にする。選択回路５は出
力信号４ａ及びアドレス信号に従い、メモリの選択即ち
メモリ装置１内に割当てられたアドレスに相当するメモ
リチップのいずれかを選択する。

なお、上記実施例では設定回路３、設定回路６、判定回
路７及び選択回路５は分かれて存在しているが、１つに
なっても良いし、又、これ以下の分割となっても良い。

又ビューズＲＯＭ等の半導体素子にて実現しても良い。

又、上記実施例では最終アドレスの設定回路６を設けた
が、先頭アドレスからのメモリサイズを設定する回路を
設けても良い。

以上のように、この発明によれば、メモリ装置の先頭ア
ドレスと最終アドレスの両方を設定可能としたため、メ
モリ空間の前後に固定サイズのＲＡＭやＲＯＭを設定し
ていても、アドレスの設定が自由にでき、装置のカード
枚数を減少でき、スペースヤ′亀源容量を小さくでき効
果がある。

【図面の簡単な説明】

第１図は従来のメモリ装置のブロック図。 第２図は不発明の一実施例によるメモリ装置のブロック
図。 １・・・メモリ装置、２・・−アドレスノくス、３，６
・・・設定回路、５・・・選択回路、７・・・癲定回路
。 なお、図中の同一符号は同一部分又は相当部分を示す。 代理人　葛野信−（をま力）１名）

Claims (1)

【特許請求の範囲】
1. アクセスされるべきメモリに対して先頭アドレスを設定
   する第１設定器と、上記メモリに対して最終アドレスを
   設定する第２設定器と、上記第１及び第２設定器により
   設定された上記先頭アドレス及び最終アドレスとアドレ
   スバスな介して入力されるアドレスとを比較して上記ア
   ドレスが上記先鎮アドレス及び最終アドレスにより設定
   されるアドレス空間に含まれるか否かを判定する判定回
   路と、この判定回路の判定結果と上記アドレスとに従い
   上記メモリを選択する選択回路とを備えたメモリ装置。