JPS5916441A - スクランブル方式 - Google Patents
スクランブル方式Info
- Publication number
- JPS5916441A JPS5916441A JP57126183A JP12618382A JPS5916441A JP S5916441 A JPS5916441 A JP S5916441A JP 57126183 A JP57126183 A JP 57126183A JP 12618382 A JP12618382 A JP 12618382A JP S5916441 A JPS5916441 A JP S5916441A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- digital data
- digital
- generator
- scrambled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル・データをスクランブルするスクラ
ンブラ−に関する。
ンブラ−に関する。
ディジタル・データをスクランブルする方法として、乱
数を発生させ、その乱数を前記ディジタル・データＩζ
２を法さして加算する方法はよく用いられている。この
場合、従来の方式は乱数が初層 期νあみに依存するか又は、前記スクランブルされたデ
ィジタル・データζこ依存するかの２種類に分けられる
。しかし、前記初期値のみに依存する方法は、初期値設
定後、？４１（同じ乱数を発生するので第三者化乱数が
暴露され易い欠点をもつ０１方、前記スクランブルされ
たディジタル・データｊこ依存する方法では、伝送上に
誤りが起きると復号後その誤りは長く波及する欠点をも
つ０本発明の目的は上記の欠点を除くことｊこある〇こ
の目的は次に示す構成をもつスクランブラ−で達成でき
る。すなわち、ディジタル・データをスクランブルする
スクランブラ−において、あらかじめ定められた順序で
ディジタル・パターンを発生する第１のパターン発生手
段と、後記スクランブルされたディジタル・データのう
ち最も新しいデータから順に前もって足めりれた盆のデ
ータを記憶する記憶手段と、前もって定められたキー・
パターンに依存して、前記第１のパターン発生手段と前
記記憶手段の出力１こ応じたディジタル・パターンを発
生する関数発生手段と、入力されたディジタル・データ
と前記関数発生手段に応じたディジタル・パターンをス
クランブルされたディジタル・データとして出力する第
２のパターン発生手段と、から成ることヲ特徴とするス
クランブラ−である０ 以下実癲例を示すブロック図を用いて本発明の動作原理
を詳細に説明する０ 簡単のためディジタル・データは／１イナリ狭現されて
いるものとし、ｍＬｉ列は１ビツトずつの系列とする０ 第１図は本発明の一実一例を示すブロック図である。
数を発生させ、その乱数を前記ディジタル・データＩζ
２を法さして加算する方法はよく用いられている。この
場合、従来の方式は乱数が初層 期νあみに依存するか又は、前記スクランブルされたデ
ィジタル・データζこ依存するかの２種類に分けられる
。しかし、前記初期値のみに依存する方法は、初期値設
定後、？４１（同じ乱数を発生するので第三者化乱数が
暴露され易い欠点をもつ０１方、前記スクランブルされ
たディジタル・データｊこ依存する方法では、伝送上に
誤りが起きると復号後その誤りは長く波及する欠点をも
つ０本発明の目的は上記の欠点を除くことｊこある〇こ
の目的は次に示す構成をもつスクランブラ−で達成でき
る。すなわち、ディジタル・データをスクランブルする
スクランブラ−において、あらかじめ定められた順序で
ディジタル・パターンを発生する第１のパターン発生手
段と、後記スクランブルされたディジタル・データのう
ち最も新しいデータから順に前もって足めりれた盆のデ
ータを記憶する記憶手段と、前もって定められたキー・
パターンに依存して、前記第１のパターン発生手段と前
記記憶手段の出力１こ応じたディジタル・パターンを発
生する関数発生手段と、入力されたディジタル・データ
と前記関数発生手段に応じたディジタル・パターンをス
クランブルされたディジタル・データとして出力する第
２のパターン発生手段と、から成ることヲ特徴とするス
クランブラ−である０ 以下実癲例を示すブロック図を用いて本発明の動作原理
を詳細に説明する０ 簡単のためディジタル・データは／１イナリ狭現されて
いるものとし、ｍＬｉ列は１ビツトずつの系列とする０ 第１図は本発明の一実一例を示すブロック図である。
図において、シフトレジスタ１０３は後記排他的論理和
素子から出力されたバイナリ・データを１ビツトごとに
順次記憶し、パターン発生器１０２はある定められた順
序でバイナリ・パターンを出力する。関数発生器１０４
は入力端子１０６からのキー・パターン化依存して、前
記シフトレジスタ１０３および前記パターン発生器１０
２の出力１こ応じた乱数０才たはｌを出力する。排他的
論理和素子１０５は前記関数発生器１０４の出力とＪＮ
ＪＷｔ入力端子１０７からのバイナリ・データとの排他
的論理和を出力する。
素子から出力されたバイナリ・データを１ビツトごとに
順次記憶し、パターン発生器１０２はある定められた順
序でバイナリ・パターンを出力する。関数発生器１０４
は入力端子１０６からのキー・パターン化依存して、前
記シフトレジスタ１０３および前記パターン発生器１０
２の出力１こ応じた乱数０才たはｌを出力する。排他的
論理和素子１０５は前記関数発生器１０４の出力とＪＮ
ＪＷｔ入力端子１０７からのバイナリ・データとの排他
的論理和を出力する。
第２図は本発明装置によってスクランブルされたデータ
を復号するための装置例を示すブロック図である。第２
図は第１図を左右裏返したブロック図であり、２０２と
１０２．２０３と１０３．２０４と１０４および２０５
と１０５はそれぞれ同一の働きをするものである０ 第２図においてシフトレジスタ２０３は入力端子２０７
から人力されたバイナリ・データを順次記憶し、パター
ン発生器２０２はある定められた順序でバイカリ°パタ
ーンを出力する。関数発生器２０４は入力端子２０６か
らのキー・パターンに依存して前記シフトレジスタ２０
２および前記パターン発生器２０２の出力に応じた乱数
０．１を出力するＯ排他的論理和素子２０５は前記関数
発生器２０４の出力と前記入力端子２０７からのバイナ
リ・データとの排他的論理和を出カブ−る０ 本発明装置を送信側、第２図に示す装置を受信側に設置
すると、バイナリ・データは本発明装置によって、スク
ランブルされ、詔２図に示す装置によってもとのバイナ
リ・データに復元されることを示す０ハ′ターン’４９
１器１０２と２０２は同一のバイナリ・パターンを発生
し、入力端子１０６と、２０Ｇに人力されるキー・パタ
ーンも同一とする。
を復号するための装置例を示すブロック図である。第２
図は第１図を左右裏返したブロック図であり、２０２と
１０２．２０３と１０３．２０４と１０４および２０５
と１０５はそれぞれ同一の働きをするものである０ 第２図においてシフトレジスタ２０３は入力端子２０７
から人力されたバイナリ・データを順次記憶し、パター
ン発生器２０２はある定められた順序でバイカリ°パタ
ーンを出力する。関数発生器２０４は入力端子２０６か
らのキー・パターンに依存して前記シフトレジスタ２０
２および前記パターン発生器２０２の出力に応じた乱数
０．１を出力するＯ排他的論理和素子２０５は前記関数
発生器２０４の出力と前記入力端子２０７からのバイナ
リ・データとの排他的論理和を出カブ−る０ 本発明装置を送信側、第２図に示す装置を受信側に設置
すると、バイナリ・データは本発明装置によって、スク
ランブルされ、詔２図に示す装置によってもとのバイナ
リ・データに復元されることを示す０ハ′ターン’４９
１器１０２と２０２は同一のバイナリ・パターンを発生
し、入力端子１０６と、２０Ｇに人力されるキー・パタ
ーンも同一とする。
このとき、動作中のある時点でシフトレジスタ１０３と
２０３の内容はともにスクランブルされた同一のバイナ
リ・データである。またパターン発生器１０２と２０２
はともに同一のノ）イナリ・バター−′を発生する。従
って同一の関数発生器である１０４と２０４の入力はと
もに同〜ぐあり、出力も同一となる。バイナリ・データ
に同じ乱数を２を法として２度加えるともとのバイナリ
・データに戻るので、送信側、受信側に各々本発明装置
、第２図の装置を設置すれば、バイナリ・データは本発
明装置でスクランブルされ、第２図の装置で後元される
〇 またシフトレジスタ１０３，２０３のビット数を少なく
しておけば、伝送上の誤りの伝搬を小さくできる。
２０３の内容はともにスクランブルされた同一のバイナ
リ・データである。またパターン発生器１０２と２０２
はともに同一のノ）イナリ・バター−′を発生する。従
って同一の関数発生器である１０４と２０４の入力はと
もに同〜ぐあり、出力も同一となる。バイナリ・データ
に同じ乱数を２を法として２度加えるともとのバイナリ
・データに戻るので、送信側、受信側に各々本発明装置
、第２図の装置を設置すれば、バイナリ・データは本発
明装置でスクランブルされ、第２図の装置で後元される
〇 またシフトレジスタ１０３，２０３のビット数を少なく
しておけば、伝送上の誤りの伝搬を小さくできる。
パターン発生器１０２は、 例えば線形帰還シフトレジ
スタで構成できる（線形帰還シフトレジスタｌこついて
は、宮用、岩垂、今井著「符号理論」 ゛・昭晃
堂、１９７３年発行、１２１頁〜１３５頁を参照）０シ
フトレジスタの初期値は、送受信間で何らかのプロトコ
ルを定め、干れに従って足めるか、あるいは、最初に固
定してしまうか、あるいは同期用の符号を利用して変更
してゆく方法がある０関数発生儲は、例えばＲＯＭやＲ
ＡＢ、（で構成することもできる。すなわち、キー・パ
ターンを記憶しておいて、シフトレジスタおよびパター
ン発生器の出力の１部あるいは全てをアドレスとみなし
ＲＯＭまたはＲＡＭの該アドレスに格納されている前記
キー・パターンのビットを出力する方法である。また第
３図に示す方法でも構成できる。
スタで構成できる（線形帰還シフトレジスタｌこついて
は、宮用、岩垂、今井著「符号理論」 ゛・昭晃
堂、１９７３年発行、１２１頁〜１３５頁を参照）０シ
フトレジスタの初期値は、送受信間で何らかのプロトコ
ルを定め、干れに従って足めるか、あるいは、最初に固
定してしまうか、あるいは同期用の符号を利用して変更
してゆく方法がある０関数発生儲は、例えばＲＯＭやＲ
ＡＢ、（で構成することもできる。すなわち、キー・パ
ターンを記憶しておいて、シフトレジスタおよびパター
ン発生器の出力の１部あるいは全てをアドレスとみなし
ＲＯＭまたはＲＡＭの該アドレスに格納されている前記
キー・パターンのビットを出力する方法である。また第
３図に示す方法でも構成できる。
図において、入力端子３０５にはパターン発生器とシフ
トレジスタの出力のうちの１ビツトを人力し残りの全部
あるいは１部を入力端子３０４に入力する。第２の関数
発生器３０１は入力端子３０３から入力されたキー・パ
ターンに依存して、入力端子３０４から入力されたディ
ジタル・パターンに応じた乱数０または１を出力する０
排他的論理和素子３０２は前記第２の関数発生器３Ｑ１
の出力と前記取り除かれた１ビツトとの排他的論理和を
とる。
トレジスタの出力のうちの１ビツトを人力し残りの全部
あるいは１部を入力端子３０４に入力する。第２の関数
発生器３０１は入力端子３０３から入力されたキー・パ
ターンに依存して、入力端子３０４から入力されたディ
ジタル・パターンに応じた乱数０または１を出力する０
排他的論理和素子３０２は前記第２の関数発生器３Ｑ１
の出力と前記取り除かれた１ビツトとの排他的論理和を
とる。
前記第２の関数発生器３０１もｌｔｏＭやＲＡＭで構成
できる。
できる。
キー・パターンは本発明装置のユーザーが任意に選んだ
ディジタル°パターンでよいし、前もって定められたキ
ーと呼ばれる複数ビットをもとに線形帰還シフトレジス
タで生成してもよい。
ディジタル°パターンでよいし、前もって定められたキ
ーと呼ばれる複数ビットをもとに線形帰還シフトレジス
タで生成してもよい。
以上の実施例において、説明をわかり易くするために乱
数を１ビツトずつ、すなわち関数発生器１０４、ａｏｌ
の出力を１ビツトずつ？こしたが、ｎビット（ｎは正整
数）ずつの並列処理とＴるこきも可能である。また、演
算も２を法とするのでなくＭ（Ｍは２以上の整数）とす
ることも可能である。
数を１ビツトずつ、すなわち関数発生器１０４、ａｏｌ
の出力を１ビツトずつ？こしたが、ｎビット（ｎは正整
数）ずつの並列処理とＴるこきも可能である。また、演
算も２を法とするのでなくＭ（Ｍは２以上の整数）とす
ることも可能である。
才た、排他的論理和素子１０５と２０５は、 関数発生
器１０４と２０４からの入力をパラメータとみなしたと
き、互いに逆変換となるような変換器りすることも可能
である。
器１０４と２０４からの入力をパラメータとみなしたと
き、互いに逆変換となるような変換器りすることも可能
である。
さらに入力端子１０６ 、３０３からのキー・パターン
は固定することも可能である。これらの変更は本発明の
範囲に金談れるものである。
は固定することも可能である。これらの変更は本発明の
範囲に金談れるものである。
以上、詳細に説明したように、本発明を用いれば誤り伝
搬を少なくして、しかも乱数がスクランブルされたデー
タに依存するゆえ第三者に解読されにくいようにディジ
タル・データをスクランブル −−′ でき、通信系
に用いて効果は極めて大きい。
搬を少なくして、しかも乱数がスクランブルされたデー
タに依存するゆえ第三者に解読されにくいようにディジ
タル・データをスクランブル −−′ でき、通信系
に用いて効果は極めて大きい。
第１図は本発明の一実施例を示すブロック図、第２図は
木兄８Ａ′装置によってスクランブルされたデータを復
元するための装置例を示すブロック図、第３図は関数発
生器のｌ実施例を示すブロック図である。 図において、１０２．２０２はパターン発生器、１０３
．２０３ はシフトレジスタ、１０４．２０４ は関
数発生器、１０５，２０５，３０２は排他的論理和素子
、３０１は第２の関数発生器を各々示すＯ第１図 第２図 躬３図 ２２８−
木兄８Ａ′装置によってスクランブルされたデータを復
元するための装置例を示すブロック図、第３図は関数発
生器のｌ実施例を示すブロック図である。 図において、１０２．２０２はパターン発生器、１０３
．２０３ はシフトレジスタ、１０４．２０４ は関
数発生器、１０５，２０５，３０２は排他的論理和素子
、３０１は第２の関数発生器を各々示すＯ第１図 第２図 躬３図 ２２８−
Claims (1)
- ディジタル・データをスクランブルするスクランブラ−
において、あらかじめ定められた順序でディジタル・ハ
ｌｉ−ンを発生する第１のパターン発生手段と、後記ス
クランブルされたディジタル・データのうち最も新しい
データから順に前もって定められた級のデータを記憶す
る記憶手段と、前もって定められたキー・パターンに依
存して、 ′前記第１のパターン発生手段と前記記憶手
段の出力に応じたディジタル・パターンを発生する関数
発生手段と、人力されたディジタル・データと前記関数
発生手段に応じたディジタル・パターンをスクランブル
されたディジタル°データとして出力する第２のパター
ン発生手段と、から成ることを特徴とするスクランブラ
−８
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126183A JPS5916441A (ja) | 1982-07-20 | 1982-07-20 | スクランブル方式 |
| AU16964/83A AU569473B2 (en) | 1982-07-20 | 1983-07-19 | Cryptographic apparatus for binary data |
| CA000432746A CA1211521A (en) | 1982-07-20 | 1983-07-19 | Cryptographic system |
| US06/878,518 US4663500A (en) | 1982-02-22 | 1986-06-23 | Cryptographic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126183A JPS5916441A (ja) | 1982-07-20 | 1982-07-20 | スクランブル方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916441A true JPS5916441A (ja) | 1984-01-27 |
| JPS626380B2 JPS626380B2 (ja) | 1987-02-10 |
Family
ID=14928738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126183A Granted JPS5916441A (ja) | 1982-02-22 | 1982-07-20 | スクランブル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916441A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240202A (ja) * | 1984-05-15 | 1985-11-29 | Mitsubishi Electric Corp | 信号処理回路 |
| JPS63308432A (ja) * | 1986-05-15 | 1988-12-15 | Toyo Commun Equip Co Ltd | 系列生成方法 |
| JP2012039180A (ja) * | 2010-08-03 | 2012-02-23 | Kddi Corp | ストリーム暗号の暗号器、ストリーム暗号の復号器、ストリーム暗号の暗号方法、ストリーム暗号の復号方法およびプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126184A (en) * | 1981-01-28 | 1982-08-05 | Hitachi Ltd | Manufacture of upper electrode in josephson element |
-
1982
- 1982-07-20 JP JP57126183A patent/JPS5916441A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126184A (en) * | 1981-01-28 | 1982-08-05 | Hitachi Ltd | Manufacture of upper electrode in josephson element |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240202A (ja) * | 1984-05-15 | 1985-11-29 | Mitsubishi Electric Corp | 信号処理回路 |
| JPS63308432A (ja) * | 1986-05-15 | 1988-12-15 | Toyo Commun Equip Co Ltd | 系列生成方法 |
| JP2012039180A (ja) * | 2010-08-03 | 2012-02-23 | Kddi Corp | ストリーム暗号の暗号器、ストリーム暗号の復号器、ストリーム暗号の暗号方法、ストリーム暗号の復号方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS626380B2 (ja) | 1987-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0011615B1 (en) | Method and device for encryption and decryption of data | |
| US6314187B1 (en) | Method for encryption or decryption using finite group operations | |
| EP0467239B1 (en) | An encryption system based on Chaos theory | |
| EP0839417B1 (en) | Decryption of retransmitted data in an encrypted communication system | |
| CN110995411A (zh) | 加密、解密方法、装置、电子设备及存储介质 | |
| JPH08505275A (ja) | 暗号ストリームを発生させるための装置及び方法 | |
| JPH0261827B2 (ja) | ||
| Golić | Linear cryptanalysis of stream ciphers | |
| US5734721A (en) | Anti-spoof without error extension (ANSWER) | |
| JP3180836B2 (ja) | 暗号通信装置 | |
| JP6975251B2 (ja) | 暗号鍵の生成及び配布方法 | |
| Jordan | A variant of a public key cryptosystem based on goppa codes | |
| US5764771A (en) | Method for processing a digital signal in a so-called secure communication system and use of this method for access control and/or binary signature | |
| JPS626380B2 (ja) | ||
| EP0399587B1 (en) | Method for enciphering a series consisting of at least one symbol | |
| US5859912A (en) | Digital information privacy system | |
| CN105099693A (zh) | 一种传输方法及传输装置 | |
| CA2141997C (en) | Public-key cryptographic apparatus handling ciphertext by public-key | |
| CA2381937A1 (en) | Method for generating pseudorandom numbers and a method for electronic sigenature | |
| JP2007019789A (ja) | 乱数共有システムおよび方法 | |
| JPH04335730A (ja) | 暗号送信装置、暗号受信装置、暗号通信システム | |
| JPS5916442A (ja) | デスクランブラ− | |
| US20210351910A1 (en) | System to secure encoding and mapping on elliptic curve cryptography (ecc) | |
| RU2713694C1 (ru) | Способ формирования ключа шифрования/дешифрования | |
| RU2204886C2 (ru) | Способ шифрования с исправлением ошибок канала связи и устройство для его осуществления |