JPS5916448B2 - カウンタの検査装置 - Google Patents

Description

【発明の詳細な説明】 Ｉｃ化されたカウンタは、例えば第１図のように構成さ
れる。

図は８進カウンタ１０の例を示す。図中、１は被カウン
ト信号Ｐｐの入力端子、２はカウント信号Ｐｃの出力端
子、３はリセット端子、４〜６はフリップフロップ回路
、７〜９はスイッチング素子である。

このカウンタ１０において、リセットを行う場合には、
リセット端子３に１″の信号を供給する。

こうすることにより、スイッチング素子７〜９が導通し
、各フリップフロップ回路４〜６のリセット端子が低電
位にされ、各フリップフロップ回路４〜６がリセットさ
れ、カウンタ１０の全体がリセットされる。

ところが、この種のＩＣ化されたカウンタは、図からも
わかるように、外部端子が入力端子１、出力端子２、リ
セット端子３の３つしかない。

このため、リセットが行われても、フリップフロップ回
路６さえリセットされれば出力端子２の電位は低電位に
なってしまい、すべてのフリップフロップ回路４〜６が
リセットされたことを確認することはできない。

また、このような■←カウンタを構成するフリップフロ
ップ回路として、リセット信号が終了した時点で、入力
信号が高電位だと、そのフリップフロップ回路の状態か
もとにもどってしまうものがある。

本発明は、このような点にかんがみ、ＩＣ化されたカウ
ンタのリセット動作を検査するための検査装置を提供す
るものである。

すなわち、本発明においては、検査信号（パルス信号）
Ｐｐを検査されるカウンタ１０に供給すると共に、この
信号Ｐｐを基準信号Ｐｏの形成回路に供給し、この信号
ｐｐから、カウンタ１０を構成する各フリップフロップ
回路が、交互にセットまたはリセット状態になっている
時点及びそれと逆の状態になっている時点に対応する基
準信号Ｐｏを形成し、この基準信号Ｐｏに基づいてリセ
ット信号Ｐｒを形成してカウンタ１０に供給し、このカ
ウンタ１０の出力信号Ｐｃと基準信号Ｐ。

とを比較してカウンタ１０のリセット動作を検査するも
のである。

以下、図面を参照しながら、その一例を説明するに、第
２図は立ち上がりトリガタイプの８進カウンク１０を検
査する装置を示す。

図において、１１はパルス発生器であって、第３図Ａの
ような例えば６００Ｈｚのパルス信号ｐｐが取り出され
る。

この信号Ｐｐが検査されるカウンタ１０の入力端子１に
供給されると共に、第３図Ｂのような基準信号Ｐｏを形
成するための回路１２に供給される。

この回路１２は、例えばプログラマブルカウンタ１２ａ
にカウンタ１２ｂを含むフィードバックループが設けら
れたもので、この回路１２において、第３図Ｂのように
パルス信号ｐｐの３及ヒ６周期の交互の間隔で、１周期
の間が低電位とされる信号Ｐｏが形成される。

この信号Ｐｏか立ち下がりトリガタイプで反転時間がｔ
ｌ及びｔ２の単安定マルチバイブレータ１３．１４の直
列回路に供給される。

この場合、反転時間ｔｌｌｔ２はｔ１＋ｔ２〈ｔｏ（ｔ
ｏはＰｐの１周期）とされ、この回路において、例えば
第３図Ｃのような信号Ｐｏの立ち下がり期間のほぼ中央
に位置するリセット信号Ｐｒが形成され、この信号Ｐｒ
がカウンタ１０のリセット端子３に供給される。

さらに、信号Ｐｏがインバータ１５を通じて反転時間ｔ
３ （ｔｏ＜ｔ３〈４ｔｏ ）〔図は１３＝２ｔｏの場
合を示す〕の単安定マルチバイブレーク１６に供給され
て、第３図りのように信号Ｐ。

の立ち上がりから所定時間ｔ３の間が高電位とされる信
号Ｐｔが形成され、この信号ｐｔがアンド回路１７に供
給される。

そして、カウンタ１０の出力信号Ｐｃがインバータ１８
を通じてアンド回路１７に供給され、このアンド回路１
７の出力信号Ｐａが単安定マルチパイブレーク１９に供
給されて適当な幅のパルス信号とされ、この信号が駆動
回路２０を通じて表示装置、この例では発光ダイオード
２１に供給される。

この装置によれば、カウンタ１０の各フリップフロップ
回路４〜６の出力信号Ｐ１．Ｐ２及びＰｃは第３図Ｅ−
Ｇのようになり、カウンタ１０が正常なリセット動作を
していれば、前のリセット信号から３周期目に供給され
るリセット信号Ｐｒ３は、フリップフロップ回路４，６
がセットされ、フリップフロップ回路５がリセットされ
ている時点に供給され、前のリセット信号から６周期目
に供給されるリセット信号Ｐｒ６は、フリップフロップ
回路５がセットされ、フリップフロップ回路４，６がリ
セットされている時点に供給される。

すなわち、フリップフロップ回路４と５との間及び５と
６との間で相互に影響を及ぼさない時点で、リセット信
号Ｐ ｒ３ 、 Ｐ ｒ６が供給されるようにされる
。

こうして、正常なリセット動作が行われている場合には
、それぞれのリセット信号Ｐ ｒ３ ＋ Ｐｒ。

が供給される時点でフリップフロップ回路４〜６はすべ
てリセットされるので、次にパルス信号Ｐｐが立ち上が
った時点で、フリップフロップ回路４〜６が連鎖的にセ
ットされて出力信号Ｐｃは立ち上がり、以後リセットさ
れない限りは４ｔ。

の間高電位のままになる。

従って、インバータ１８の出力信号Ｐｃはこの期間は低
電位となり、この信号Ｐｃと信号Ｐｔが供給されたアン
ド回路１７の出力信号Ｐａは、第３図Ｈのように低電位
のままになるので、発光ダイオード２１は点灯しない。

これに対し、トランジスタ７〜９が働かず、リセット動
作が行われなくなった場合について、それぞれの場合に
分けて説明する。

まず、トランジスタ７が働かず、フリップフロップ回路
４がリセットされなかった場合には、リセット信号Ｐｒ
３が供給された時点（第４図Ａ参照）で、フリップフロ
ップ回路４がセットされたままとなる。

このため、次にパルス信号Ｐｐ（第４図Ｂ参照）が立ち
上がった時点でフリップフロップ回路４の出力信号Ｐ１
は第４図Ｃのように立ち下がってしまい、これより後段
のフリツブフロツブ回路５，６はセットされないので、
出力信号Ｐｃは第４図Ｅのように低電位のままになる。

従ってこの信号Ｐｃと第４図Ｆ（第３図り参照）のよう
な信号Ｐｔとがアンド回路１７に供給されると、その出
力信号Ｐａは第４図Ｇのように一部で高電位となり、発
光ダイオード２１が点灯する。

次に、トランジスタ８が働かず、フリップフロップ回路
５がリセットされなかった場合には、リセット信号Ｐｒ
６が供給された時点（第５図Ａ参照）で、フリップフロ
ップ回路５がセットされたままとなる。

このため、次にパルス信号Ｐｐ（第５図Ｂ参照）が立ち
上がった時点で、フリップフロップ回路４の出力信号Ｐ
１が第５図Ｃのように立チ上がると、フリツプフ田ノブ
回路５の出力信号Ｐ２は第５図りのように立ち下がって
しまい、フリップフロップ回路６はセットされないので
、出力信号Ｐｃは第５図Ｅのように低電位のままとなる
。

従って、上述と同様ζこ第５図Ｆのような信号Ｐｔに対
して第５図Ｇのような信号Ｐａが得られ、発光ダイオー
ド２１が点灯する。

また、トランジスタ９が働かず、フリップフロップ回路
６がリセットされなかった場合には、リセット信号Ｐｒ
３が供給された時点（第６図Ａ参照）で、フリップフロ
ップ回路６がリセットされたままとなる。

このため、次にパルス信号Ｐｐ（第６図Ｂ参照）が立ち
上がった時点で、フリップフロップ回路４，５がセット
され、信号Ｐ１゜Ｐ２は第６図Ｃ，Ｄのように立ち上が
るので、フリップフロップ回路６がリセットされ、出力
信号Ｐｃは第６図Ｅのように低電位になる。

従って、上述と同様に第６図Ｆのような信号ｐｔに対し
て第６図Ｇのような信号Ｐａが得られ、発光ダイオード
２１が点灯する。

さらに、２つ以上のトランジスタが働かなかった場合で
、その中にトランジスタ８が含まれている場合は、リセ
ット信号Ｐｒ６が供給された時点で、上述のトランジス
タ８のみが働かなかった場合と同様になるので、第５図
Ａ−Ｇのように動作して発光ダイオード２１が点灯する
。

また、トランジスタ８が含まれていない場合、すなわち
トランジスタ７．９が働かなかった場合には、リセット
信号Ｐｒ３が供給された時点（第７図Ａ参照）で、フリ
ップフロップ回路４，６がセットされたままとなる。

このため、次にパルス信号Ｐｐ（第７図Ｂ参照）が立ち
上がった時点で、フリップフロップ回路４がリセットさ
れ、信号Ｐ１が第７図Ｃのように立ち下がり、次の信号
Ｐｐの立ち上がった時点で、フリップフロップ回路４゜
５がセットされ、信号Ｐ２が第７図りのように立ち上が
るので、フリップフロップ回路６がリセットされ、出力
信号Ｐｃは第７図Ｅのように低電位になる。

従って、上述と同様に第７図Ｆのような信号Ｐｔに対し
て第７図Ｇのような信号Ｐａが得られ、発光ダイオード
２１が点灯する。

こうして、本発明の装置によれば、カウンタ１０のリセ
ットが正常に行われていなかった場合に発光ダイオード
２１が点灯して、不良品を判別することができる。

しかも、本発明によれば、検査されるカウンタ１０を装
置にセットし、ダイオード２１が点灯するかどうかを見
るだけでよく、カウンタ１０が不良品のときには発光ダ
イオード２１が点灯して不良品であることを明瞭に表示
するので、不良品の判別に熟練を要しない。

また、構成も簡単で、オシロスコープ等の高価な装置を
用いないので装置として安価である。

なお、形成回路１２における基準信号Ｐｏの形成の時点
は、パルス信号Ｐｐの３，６個目に限らず、フリップフ
ロップ回路４〜６が交互にセットまたはリセット状態に
なっていればよいのであるから、例えば１１．１４個で
あってもよい。

またこれを適当な時点に変えることにより、８進以外の
カウンタの検査を行うことができる。

すなわち、検査されるカウンタを構成するフリップフロ
ップ回路の段数に応じて、それらが交互にセットまたは
リセット状態になっている時点と、それと逆の状態にな
っている時点とに基準信”ｊｊｊ７ Ｐ ｏが形成され
るようにすれば、上述と同様にしてそのカウンタのリセ
ット動作を検査することができる。

また、本発明は、カウンタ１０を構成するフリップフロ
ップ回路４〜６がマスタースレーブ形の場合にも用いる
ことができる。

この場合は第８図のように行う。

すなわち、マスタースレーブ形のフリップフロップ回路
は、それぞれがマスターフリップフロップ回路Ｍ１ゲ゛
−ト回路Ｇ１スレーブフリップフロップ回路Ｓからなり
、これによるカウンタ１０をリセットする場合には、各
段のスレーブフリップフロップ回路４８〜６Ｓと初段の
マスターフリップフロップ回路４Ｍとをリセットする。

従って、リセット動作を検査する場合には、それぞれの
リセット用のスイッチング素子７８〜９Ｓ及び７Ｍの動
作を検査する必要がある。

ところがマスタースレーブ形のフリップフロップ回路の
場合、入力信号が高電位の時点にマスターフリップツブ
フロップ回路Ｍがリセットされるとスレーブフリップフ
ロップ回路Ｓも自動的にリセットされてしまい、また入
力信号が低電位の時点にスレーブフリップフロップ回路
Ｓがリセットされるとマスターフリップフロップ回路Ｍ
が自動的にリセットされてしまう。

さらに、この種のカウンタ１０では、出力端子２及びリ
セット端子３にスイッチ回路２ｗ、３ｗが設けられ、リ
セット端子３のスイッチ回路３Ｗがオンのときには出力
端子２のスイッチ回路２Ｗがオフになっている。

３０はスイッチ回路２Ｗ。３Ｗを駆動するための制御信
号Ｐｋ入力端子である。

第８図の装置はこれらの点をも考慮したものであって、
上述の場合と同様フリップフロップ回路４〜６が交互に
セットまたはリセット状態になっている時点及びそれと
逆の状態になっている時点にリセット信号Ｐｒが形成さ
れると共に、このリセット信号Ｐｒの形成の時点が、パ
ルス信号ｐｐが高電位の時点と低電位の時点とに切り換
えられるようにし、さらにリセット信号Ｐｒが供給され
る期間のみスイッチ回路２Ｗ、３Ｗを切り換えるための
スイッチング信号が形成されるようにしたものである。

このため第８図の装置においては、まずパルス信号Ｐｐ
（第９図Ａ参照）がインバータ２７に供給され、位相反
転されて信号Ｐｐが形成され、この信号Ｐｐともとの信
号ｐｐとが切換スイッチ２２で選択されてオア回路２３
に供給されると共に、基準信号Ｐｏ（第９図Ｂ参照）が
オア回路２３に供給されて、第９図Ｃのようにパルス信
号Ｐｐの高電位期間に対応する基準信号Ｐｏ１（実線）
と低電位期間に対応する基準信号Ｐｏ２（破線）とが形
成され、この信号Ｐｏ１ 、Ｐｏ２が単安定マルチバイ
ブレーク１３．１４に供給されて第９図りのようなリセ
ット信号Ｐｒが形成される。

なお、この場合単安定マルチバイブレーク１３゜１４の
反転時間ｔ１ 、ｔ２は、ｔ１＋ｔ２く百ｔ。

とし、リセット信号Ｐｒが、信号Ｐ Ｏ１、Ｐ ０２の
立ち下がり期間のほぼ中央の位置になるようにする。

さらに、単安定マルチバイブレーク１３の出力信号の立
ち上がりでＲ８形のフリップフロップ回路２４がセット
されると共に、この単安定マルチバイブレーク１３の出
力信号が立ち下がりトリガタイプで反転時間がｔ４及び
ｔ、の単安定マルチバイブレーク２５．２６に供給され
、この場合、１１＋ １４＋ １５＜−１゜とされ、こ
の単安定マルチバイブレーク２６の出力信号の立ち上が
りでフリップフロップ回路２４がリセットされる。

こうしてフリップフロップ回路２４からは、信号Ｐｏ１
またはＰｏ２の立ち下がりから１１＋１４の期間に立ち
上がる信号Ｐｋが取り出され、この信号Ｐｋがカウンタ
１０の端子３０に供給され、この信号Ｐｋが高電位の期
間にスイッチ回路３Ｗがオンにされる。

この装置によれば、スイッチ２２をインバータ２７から
の信号Ｐｐ側に切り換えることにより、入力端子Ｐｐが
高電位のときに検査が行われ、これによりスイッチング
素子７Ｍの検査が行われ、またスイッチ２２を衡号Ｐｐ
側に切り換えることにより、スイッチング素子７８〜９
Ｓの検査が行われる。

さらにリセット信号Ｐｒが供給されるわずかの期間のみ
スイッチ回路２ｗ、３ｗが切り換えられるようにしたの
で、信号Ｐｃと信号Ｐｉとの比較に不都合を生じない。

この装置においても、上述の装置と同様の効果がある。

【図面の簡単な説明】

第１図はカウンタの一例の系統図、第２図は本発明によ
る検査装置の一例の系統図、第３図〜第７図はその説明
のための波形図、第８図は他の例の系統図、第９図はそ
の説明のための波形図である。 １０はカウンタ、１１は発振回路、１２は基準信号Ｐｏ
の形成回路、２１は発光ダイオードである。

Claims (1)

【特許請求の範囲】
1. １ 接続接続された複数のフリップフロップ回路と、こ
   れらのフリップフロップを共通にリセットするリセット
   回路が１Ｃ化されると共にＩＣ外に上記複数のフリップ
   フロップ回路の初段のフリップフロップのみから入力端
   子が導出され、終段のフリップフロップのみから出力端
   子が導出され、上記リセット回路からリセット端子が導
   出されたＩＣ化されたカウンタを検査するカウンタの検
   査装置において、パルス発生器から一定周期の検査信号
   を上記カウンタの入力端子に供給すると共に、上記検査
   信号に基づいて上記カウンタ内の上記複数のフリップフ
   ロップのうち隣接するフリップフロップが互いに反対の
   状態となる第１の時点と、この第１時点におけるフリッ
   プフロップの状態とは反対の状態となる第２の時点とで
   基準信号を発生する基準信号形成回路に上記検査信号を
   供給し、この基準信号形成回路からの基準信号をリセッ
   ト信号発生回路に供給して上記カウンタのリセット端子
   に供給すべきリセット信号を形成すると共に、上記基準
   信号を比較信号形成回路に供給して上記基準信号の後縁
   から一定時間高電位となる比較信云ｆ、−形虚ｊ７、こ
   のトに鮫信号にト言已カウンタの出力端子から得られる
   カウント信号を上記比較信号が高電位でかつ上記カウン
   ト信号が高電位でない時に出力を生じる論理回路よりな
   る比較回路に供給し、この比較回路の出力により表示回
   路を駆動するようにしたカウンタの検査装置。