JPS59167768A - デ−タチエツク方式 - Google Patents
デ−タチエツク方式Info
- Publication number
- JPS59167768A JPS59167768A JP58040975A JP4097583A JPS59167768A JP S59167768 A JPS59167768 A JP S59167768A JP 58040975 A JP58040975 A JP 58040975A JP 4097583 A JP4097583 A JP 4097583A JP S59167768 A JPS59167768 A JP S59167768A
- Authority
- JP
- Japan
- Prior art keywords
- data
- check
- checking
- terminal side
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Input From Keyboards Or The Like (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
この発明はデータ処理システムにｈ・けるデータのチェ
ック方式に関し、詳細には端末側とセンタ側でそれぞれ
データのチェックする範囲を明確に−することにより、
チェック抜け、二重チェックなどを防止することのでさ
るチェック方式に係る。
ック方式に関し、詳細には端末側とセンタ側でそれぞれ
データのチェックする範囲を明確に−することにより、
チェック抜け、二重チェックなどを防止することのでさ
るチェック方式に係る。
■） 技術の背景
データ処理システムが貝叉り扱うテ゛−タ量の増力１１
゛データの多様化シて伴なって、ホスト計算機の負荷が
増大するが、こｎに対処すべく端末装置にデータ処理機
能をもたせた所謂インチリヤの端末装置が普及しつつあ
る。すなわち、ｇ＋５末装置にプログラム機能をもたぜ
ゐことにより、端末側にてデータの演算・編集などを行
ない、もってホスト計算機の負荷を軽減する。
゛データの多様化シて伴なって、ホスト計算機の負荷が
増大するが、こｎに対処すべく端末装置にデータ処理機
能をもたせた所謂インチリヤの端末装置が普及しつつあ
る。すなわち、ｇ＋５末装置にプログラム機能をもたぜ
ゐことにより、端末側にてデータの演算・編集などを行
ない、もってホスト計算機の負荷を軽減する。
一方、受注情報を端末装置にて入力し、ホスト計算機に
伝送する場合を考えると、受注データのうち品名、コー
ド名、個数、単価１などの各項目はある定義によって入
力しなければならない。例えば品名は英字・数字の混在
を許すが、コード名は英字のみ、個数・単価は数字のみ
で表現するように定義され、各項目の桁数も定義され、
あるいは品名、コード名、個数についてはオペレータ入
力を必須とするが単価は選択入力可能とするなどである
。これら各項目の定義チェックも従来はホスト計算機で
行なっていたが、前記インテリ型の端末装置の出現によ
ってデータチェック機能についても端末側とホスト側で
分散することが考えられる。
伝送する場合を考えると、受注データのうち品名、コー
ド名、個数、単価１などの各項目はある定義によって入
力しなければならない。例えば品名は英字・数字の混在
を許すが、コード名は英字のみ、個数・単価は数字のみ
で表現するように定義され、各項目の桁数も定義され、
あるいは品名、コード名、個数についてはオペレータ入
力を必須とするが単価は選択入力可能とするなどである
。これら各項目の定義チェックも従来はホスト計算機で
行なっていたが、前記インテリ型の端末装置の出現によ
ってデータチェック機能についても端末側とホスト側で
分散することが考えられる。
（Ｃ）従来技術とその間照点
このようにデータのチェック機能を端末側とホスト側で
分散して行なうことを考えたとき、その担当範囲を明確
にしないと、データチェックが行なわれなかっだシ、あ
るいは端末側でもチェックし更にホスト側でもチェック
する所謂ダブルチェックの常置が生じる。
分散して行なうことを考えたとき、その担当範囲を明確
にしないと、データチェックが行なわれなかっだシ、あ
るいは端末側でもチェックし更にホスト側でもチェック
する所謂ダブルチェックの常置が生じる。
（Ｃ１）発明の目的
この発明は転送データの各項目のうち、端末側でチェッ
クする項目と、ホスト側でチェックする項目を明確にし
、もって、チェック抜け、ダブルチェックを防止するこ
とのできるデータチェック方式を提供するものである。
クする項目と、ホスト側でチェックする項目を明確にし
、もって、チェック抜け、ダブルチェックを防止するこ
とのできるデータチェック方式を提供するものである。
（ｅ） 発明の構成
そのだめに、本発明は端末側、ホスト側のデータ処理装
置それぞれにデータチェック部とチェック担当記憶部を
設け、一方のチェック担当記憶部には自身がチェックす
る項目を記憶させ、他方のチェック担当記憶部には前記
項目以外の項目を記憶させ、各データチェック部はそれ
ぞれのチェック担当記憶部に記憶された項目のみをチェ
ックするものである。
置それぞれにデータチェック部とチェック担当記憶部を
設け、一方のチェック担当記憶部には自身がチェックす
る項目を記憶させ、他方のチェック担当記憶部には前記
項目以外の項目を記憶させ、各データチェック部はそれ
ぞれのチェック担当記憶部に記憶された項目のみをチェ
ックするものである。
（ｆ） 発明の実施例
以下、図面に沿って本発明によるデータチェック方式を
説明する。
説明する。
図において、１０は端末側のデータ処理装置、例えばイ
ンテリ型端末装置、２０はホスト側のデータ処理装置、
例えばホストコンピュータ、１１゜２１は送受信制御部
、１２．２２は送信バラデア、１３．２３は受信バッフ
ァ、１４．２４はチェック判定部、１５．．２５はデー
タチェック部、１６゜２６は送信テ゛−夕に関するチェ
ック担当記憶部、］、７．２７は受信データに関するチ
ェック担当記憶部、８０は回線を示す。
ンテリ型端末装置、２０はホスト側のデータ処理装置、
例えばホストコンピュータ、１１゜２１は送受信制御部
、１２．２２は送信バラデア、１３．２３は受信バッフ
ァ、１４．２４はチェック判定部、１５．．２５はデー
タチェック部、１６゜２６は送信テ゛−夕に関するチェ
ック担当記憶部、］、７．２７は受信データに関するチ
ェック担当記憶部、８０は回線を示す。
両送受信制御１１．２１間に接続された回線３０によっ
て、データ処理装置１０及び１１は関連づけられており
、一方のデータ処理装置から他方のデータ処理装置へデ
ータを転送する。送信バッファ１２．２２は送信すべき
データを一時的に記憶するものであり、受信バッファ１
３．２３は受信したデータを一時的に記憶するものであ
る。これら各バッファｌ ２．、 ２．２． ｌ ３
． ２３ゆその記憶容量が複数の項目より構成され１つ
のレコードを記憶できる容量に設定される。バッファ１
．２．１３の記憶内容はチェック判定部１４に、バッフ
ァ２２゜２３の記憶内容はチェック判定部２４に転送さ
れる。チェック判定部１４．２４は送信データのチェッ
ク担当記憶部１６．２６あるいは受信データのチェック
担当記憶部１７．’２７の記憶内容にもとづいてデータ
チェック部１５．２Ｆ＋を制御する。
て、データ処理装置１０及び１１は関連づけられており
、一方のデータ処理装置から他方のデータ処理装置へデ
ータを転送する。送信バッファ１２．２２は送信すべき
データを一時的に記憶するものであり、受信バッファ１
３．２３は受信したデータを一時的に記憶するものであ
る。これら各バッファｌ ２．、 ２．２． ｌ ３
． ２３ゆその記憶容量が複数の項目より構成され１つ
のレコードを記憶できる容量に設定される。バッファ１
．２．１３の記憶内容はチェック判定部１４に、バッフ
ァ２２゜２３の記憶内容はチェック判定部２４に転送さ
れる。チェック判定部１４．２４は送信データのチェッ
ク担当記憶部１６．２６あるいは受信データのチェック
担当記憶部１７．’２７の記憶内容にもとづいてデータ
チェック部１５．２Ｆ＋を制御する。
各データチェック部１１５．２５はチェック判定部１１
２４＋を介して転送された、送信データあるいは受信デ
ータの各内容についてチェックを行なうものであシ、項
目の有無をチェックするＡチェック部、項目の桁数をチ
ェックする」づチェック部、形式をチェックするＣチェ
ック部よりなる。データチェック部ＩＪ２！’ｉにはチ
ェック担当記憶部１６．１７および２ａ、２７より各項
目を定義した定義情報が供給される。
２４＋を介して転送された、送信データあるいは受信デ
ータの各内容についてチェックを行なうものであシ、項
目の有無をチェックするＡチェック部、項目の桁数をチ
ェックする」づチェック部、形式をチェックするＣチェ
ック部よりなる。データチェック部ＩＪ２！’ｉにはチ
ェック担当記憶部１６．１７および２ａ、２７より各項
目を定義した定義情報が供給される。
端末側のデータ処理装置におけるチェック担当記憶部１
６は送信データを構成する複数の項目のうち端末側のデ
ータ処理装置自身がチェックする項目を記憶している。
６は送信データを構成する複数の項目のうち端末側のデ
ータ処理装置自身がチェックする項目を記憶している。
一方ホスト側のデータ処理装置における受信データのチ
ェック担当記憶部２７は端末側から送信された受信デー
タを構成する複数の項目のうち前記端末側のチェック担
当記憶部１６に記憶された項目以外の項目がホスト側で
データチェックする範囲として記憶している。
ェック担当記憶部２７は端末側から送信された受信デー
タを構成する複数の項目のうち前記端末側のチェック担
当記憶部１６に記憶された項目以外の項目がホスト側で
データチェックする範囲として記憶している。
同様にして、ホスト側のチェック担当記憶部２６はホス
ト側から端末側へデータを転送する場合に、ホスト側で
チェックの対象とする項目を記憶し、端末側のチェック
担当記憶部１７は送信されてきた受信データに関して端
末側でチェックの対象となる項目を記憶する。
ト側から端末側へデータを転送する場合に、ホスト側で
チェックの対象とする項目を記憶し、端末側のチェック
担当記憶部１７は送信されてきた受信データに関して端
末側でチェックの対象となる項目を記憶する。
表１及び表２を参照して、チェック担当記憶部１６．２
７の記憶内容を更に詳細に説明する。端末側のデータ処
理装置ＩＯにおけるチェック担当記憶部１６は表１に示
すように、１つのレコードを構成する４個の項目毎に３
個のチェ・ツク内容とそれぞれに対応してフラグを有す
る。フラグがセットすなわち論理゛°１に設定されてい
る項はそのデータチェックを端末側で行なうことを意味
し、フラグがリセットすなわち論理“Ｏに設定されてい
る項はそのデータチェックを端末側のデータ処理装置で
は無視することを意味している。尚、チェック内容Ａは
その項目がレコードとして必須な項目かどうかを定義し
ており、したがって、これはデータチェック部１５にお
けるＡチェック部に相当し、チェック内容Ｂは同様にし
Ａエフ２部に相当し、そしてチェック内容ＣはＣチェッ
ク部に相当する。フラグがセットされている項はその定
義情報も併せて記憶しており、前述の如く、データチェ
ック部ｌｂに送付される。
７の記憶内容を更に詳細に説明する。端末側のデータ処
理装置ＩＯにおけるチェック担当記憶部１６は表１に示
すように、１つのレコードを構成する４個の項目毎に３
個のチェ・ツク内容とそれぞれに対応してフラグを有す
る。フラグがセットすなわち論理゛°１に設定されてい
る項はそのデータチェックを端末側で行なうことを意味
し、フラグがリセットすなわち論理“Ｏに設定されてい
る項はそのデータチェックを端末側のデータ処理装置で
は無視することを意味している。尚、チェック内容Ａは
その項目がレコードとして必須な項目かどうかを定義し
ており、したがって、これはデータチェック部１５にお
けるＡチェック部に相当し、チェック内容Ｂは同様にし
Ａエフ２部に相当し、そしてチェック内容ＣはＣチェッ
ク部に相当する。フラグがセットされている項はその定
義情報も併せて記憶しており、前述の如く、データチェ
ック部ｌｂに送付される。
ホスト側のデータ処理装置におけるチェツク担当記憶部
２７Ｖｉ表２に示すように、表１においてフラグがセッ
トされたｒｆｉ４を除く全ての項のフラグがセットされ
ている。同槌にしてフラグがセットされた項にのみその
項の定義情報が記憶されても一す、前述の如く、データ
チェック部２５に、送付すれる。端末側におけるチェッ
ク担当記憶部１７およびホスト側におけるチェック担当
記憶部２６の記憶内容については詳細な説明を省略する
が、記憶部１６．２７と同じように考えてよい。
２７Ｖｉ表２に示すように、表１においてフラグがセッ
トされたｒｆｉ４を除く全ての項のフラグがセットされ
ている。同槌にしてフラグがセットされた項にのみその
項の定義情報が記憶されても一す、前述の如く、データ
チェック部２５に、送付すれる。端末側におけるチェッ
ク担当記憶部１７およびホスト側におけるチェック担当
記憶部２６の記憶内容については詳細な説明を省略する
が、記憶部１６．２７と同じように考えてよい。
表１
次に端末側よシホヌト側にデータを転送する場合の動作
を説明する。
を説明する。
先ず、送信バッファ１２にルコード分の送信データが記
憶されると、チェック判定部１斗は項目１のテ゛−夕を
バッファ１２よシ読み出し、かつチェック担当記憶部１
６を参照する。これによって、項目１についてはチェッ
ク内存Ａ、Ｂの項がフラグをセットされているので、チ
ェック判定部１４は記憶部１６に対してその定義情報（
この場合は“旨及び６）をデータチェック部１５に転送
するように指示するとともに、データチェック部１５に
対してＡチェック部及び１もチェック部が働くように指
示する。この結果、項目Ｉに対してはチェック内容Ａ及
びＢが行なわれる。チェックの結果定義を満足するデー
タであればデータチェック部１゛５は送受信制御部１１
に対して送信可の信号を送り、満足しない場合は送信不
可の信号を送付する。１つの項目に対するチェックが終
了すると、次の項目がバッファ１２より読み出され同様
にしてチェックが行なわれる。尚ある項目について端末
側で何らのチェックを行なわない場合すなわちチェック
内容Ａ、’Ｂ、Ｃのフラグが全てリセットされていると
きはチェック判定部１４はデータチェック部１５を作動
することなく、直後送受信制御部１１に対して送信可の
信号を送る。
憶されると、チェック判定部１斗は項目１のテ゛−夕を
バッファ１２よシ読み出し、かつチェック担当記憶部１
６を参照する。これによって、項目１についてはチェッ
ク内存Ａ、Ｂの項がフラグをセットされているので、チ
ェック判定部１４は記憶部１６に対してその定義情報（
この場合は“旨及び６）をデータチェック部１５に転送
するように指示するとともに、データチェック部１５に
対してＡチェック部及び１もチェック部が働くように指
示する。この結果、項目Ｉに対してはチェック内容Ａ及
びＢが行なわれる。チェックの結果定義を満足するデー
タであればデータチェック部１゛５は送受信制御部１１
に対して送信可の信号を送り、満足しない場合は送信不
可の信号を送付する。１つの項目に対するチェックが終
了すると、次の項目がバッファ１２より読み出され同様
にしてチェックが行なわれる。尚ある項目について端末
側で何らのチェックを行なわない場合すなわちチェック
内容Ａ、’Ｂ、Ｃのフラグが全てリセットされていると
きはチェック判定部１４はデータチェック部１５を作動
することなく、直後送受信制御部１１に対して送信可の
信号を送る。
ホスト側では端末側より送信されてきたデータは受信バ
ッファ２３に記憶される。チェック判定部２４は項目ｌ
をバッファ２３よシ読み出し、かつチェック担当記憶部
２７を参照する。この結果項目１については項目形式の
みをチェックすればよいことがわかるので、チェック判
定部２４は記憶部２７に対して定義情報（この場合は“
数字”′）をデータチェック部２５に対して送出するよ
うに指示し、データチェック部２５に対してはＣチェッ
ク部のみ働くように指示する。これによって、データチ
ェック部２５は項目１に対して項目形式すなワチ、項目
ｌのデータに数字以外のデータが入っていないかどうか
をチェックする。
ッファ２３に記憶される。チェック判定部２４は項目ｌ
をバッファ２３よシ読み出し、かつチェック担当記憶部
２７を参照する。この結果項目１については項目形式の
みをチェックすればよいことがわかるので、チェック判
定部２４は記憶部２７に対して定義情報（この場合は“
数字”′）をデータチェック部２５に対して送出するよ
うに指示し、データチェック部２５に対してはＣチェッ
ク部のみ働くように指示する。これによって、データチ
ェック部２５は項目１に対して項目形式すなワチ、項目
ｌのデータに数字以外のデータが入っていないかどうか
をチェックする。
今までの説明は端本側よりホスト側にデータを転送する
ことについて説明したが、オスト側より端末側にデータ
を転送する場合についても同様に考えられる。
ことについて説明したが、オスト側より端末側にデータ
を転送する場合についても同様に考えられる。
尚、各データ処理装置１０．１１において、送信用のチ
ェック担当記憶部１６．２６と受信用のチェック担当記
憶部１７，２７を別々に設けたがこの記憶部を各データ
処理装置にそれぞれ１個とし、送信と受信にこの１つの
記憶部を兼用してもよい。反対にまだ、データチェック
部１５．，２５は送信、受信に兼用としたが、それぞれ
独立して設けてもよい。
ェック担当記憶部１６．２６と受信用のチェック担当記
憶部１７，２７を別々に設けたがこの記憶部を各データ
処理装置にそれぞれ１個とし、送信と受信にこの１つの
記憶部を兼用してもよい。反対にまだ、データチェック
部１５．，２５は送信、受信に兼用としたが、それぞれ
独立して設けてもよい。
（２）発明の詳細
な説明したように、本発明によれば端末側、ホスト側で
それぞれチェックを担当すべき範囲を規定した記憶部を
設け、この記憶内容にもとづいてデータチェック部がチ
ェックを行なうものであるから、データのチェック抜け
、ダブルチェックなどを防止することができ、正確なデ
ータ処理を行なうことが可能となる。
それぞれチェックを担当すべき範囲を規定した記憶部を
設け、この記憶内容にもとづいてデータチェック部がチ
ェックを行なうものであるから、データのチェック抜け
、ダブルチェックなどを防止することができ、正確なデ
ータ処理を行なうことが可能となる。
図面は本発明によるデータ処理シヌテムの主要部を示す
ブロックダイヤグラムである。 図中、１０は端末側のデータ処理装置、１１はホスト側
のデータ処理装置、１２．２２は送信バッファ、１３．
２３は受信バッファ、１４．２４はチェック判定部、１
５．２ｆｉはデータチェック部、１６．１？、２６．２
７はチェック担当記憶部である。
ブロックダイヤグラムである。 図中、１０は端末側のデータ処理装置、１１はホスト側
のデータ処理装置、１２．２２は送信バッファ、１３．
２３は受信バッファ、１４．２４はチェック判定部、１
５．２ｆｉはデータチェック部、１６．１？、２６．２
７はチェック担当記憶部である。
Claims (1)
- 第１のデータ処理装置と第２のデータ処理装置との間に
おいて、′に錯の項目よりなるデータの転送を行なうデ
ータ処理システムにおいて、一方のデータ処理装置は送
信データをチェックするデータチェック部と送信データ
の複数の項目のうち自身がチェックする項目を記憶した
チェック担当記・瞳部を有し、かつ、他方のデータ処理
装置（ｄ受信テ゛−夕をチェックするデータチェック部
と、知数の項目のうち送信側でチェックされた項目以外
の項目を記憶したチェック担当記憶部を有し、各データ
チェック部はそれぞれのチェック扛１当記憶部に記憶さ
れた槌目のみをチェックすることを特徴としたデータチ
ューツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58040975A JPS59167768A (ja) | 1983-03-11 | 1983-03-11 | デ−タチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58040975A JPS59167768A (ja) | 1983-03-11 | 1983-03-11 | デ−タチエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59167768A true JPS59167768A (ja) | 1984-09-21 |
| JPH0425578B2 JPH0425578B2 (ja) | 1992-05-01 |
Family
ID=12595441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58040975A Granted JPS59167768A (ja) | 1983-03-11 | 1983-03-11 | デ−タチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377241A (ja) * | 1986-09-17 | 1988-04-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ネットワーク構成のためのシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56172128U (ja) * | 1980-05-21 | 1981-12-19 | ||
| JPS5719832A (en) * | 1980-07-07 | 1982-02-02 | Tamura Electric Works Ltd | General data input device |
-
1983
- 1983-03-11 JP JP58040975A patent/JPS59167768A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56172128U (ja) * | 1980-05-21 | 1981-12-19 | ||
| JPS5719832A (en) * | 1980-07-07 | 1982-02-02 | Tamura Electric Works Ltd | General data input device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377241A (ja) * | 1986-09-17 | 1988-04-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ネットワーク構成のためのシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425578B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041472A (en) | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means | |
| US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
| JPH0313618B2 (ja) | ||
| US5754781A (en) | Data transfer controller device for controlling data transferred by and among separate clusters | |
| US5511229A (en) | Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths | |
| JPS55154851A (en) | Data transmission system | |
| JPH0425578B2 (ja) | ||
| JPH0196750A (ja) | データ処理システム | |
| JPS58103043A (ja) | スタック形成方法 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPH04156030A (ja) | データの連結によるデータ転送の高速化方式 | |
| JPS6130300B2 (ja) | ||
| JPS6051145B2 (ja) | コンピユ−タ接続方式 | |
| JPH0115100B2 (ja) | ||
| JPS6028019B2 (ja) | デ−タ伝送方式 | |
| JPS60137A (ja) | 伝送装置の送受信デ−タの転送方式 | |
| JPH05334219A (ja) | 計算機間通信方法および計算機間通信装置 | |
| JPH0883221A (ja) | データ変換装置 | |
| JPH03117198A (ja) | テレメータ子局装置 | |
| JPS61232746A (ja) | デ−タ転送バツフア方式 | |
| JPH06195052A (ja) | 情報表示装置及びそのデータ制御方法 | |
| JPS59152758A (ja) | メツセ−ジ通信方式 | |
| JPH01155738A (ja) | データ伝送方式 | |
| JPH0259845A (ja) | 通信制御回路 | |
| JPH0314154A (ja) | 計算機システム間の目的プログラム転送方式 |