JPS59170971A - ベクトル命令制御装置 - Google Patents
ベクトル命令制御装置Info
- Publication number
- JPS59170971A JPS59170971A JP4518283A JP4518283A JPS59170971A JP S59170971 A JPS59170971 A JP S59170971A JP 4518283 A JP4518283 A JP 4518283A JP 4518283 A JP4518283 A JP 4518283A JP S59170971 A JPS59170971 A JP S59170971A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- address
- register
- value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ベクトル要素毎に演算の実行を制御するコ
ントロールベクトル の処理が可能なデータ処理装置において、ベクトル命令
を処理するだめのベクトル命令制御装置に関するもので
ある。
ントロールベクトル の処理が可能なデータ処理装置において、ベクトル命令
を処理するだめのベクトル命令制御装置に関するもので
ある。
〈従来技術〉
従来コントロールベクトルが有効なベクトル命令実行時
には、ベクトル命令制御装置は、コントロールベクトル
データの値に拘わらスヘクトル要素のオ(ランド読出し
リクエストを、記憶制御装置に要求し、記憶装置より読
出されてきたオペランドをベク]・ル命令制御装置でー
〔1ソこくわえ、コントロールベクトルデータの値が演
算の実行の抑止を指示している時に、演算装置のオペラ
ンド供給を止めていた。
には、ベクトル命令制御装置は、コントロールベクトル
データの値に拘わらスヘクトル要素のオ(ランド読出し
リクエストを、記憶制御装置に要求し、記憶装置より読
出されてきたオペランドをベク]・ル命令制御装置でー
〔1ソこくわえ、コントロールベクトルデータの値が演
算の実行の抑止を指示している時に、演算装置のオペラ
ンド供給を止めていた。
したがって、毎マシンサイクルごとにパイノ°ライン演
算が可能なバッファリング効果が期待できなイヘクトル
命令の時は、コントロールベクトルデータの値の演算の
実行抑止を示(7ている要素が多ければ多い程、演算装
置が演算を行なっていない時間が多くなり、ベクトル命
令が終了する丑での演算時間に無駄な時間が多くなる欠
点をもってい/こ。
算が可能なバッファリング効果が期待できなイヘクトル
命令の時は、コントロールベクトルデータの値の演算の
実行抑止を示(7ている要素が多ければ多い程、演算装
置が演算を行なっていない時間が多くなり、ベクトル命
令が終了する丑での演算時間に無駄な時間が多くなる欠
点をもってい/こ。
〈発明の目的〉
この発明の目的は記憶装置から読出されたメ〜くランド
を、二=1ントロールーくりトルデ〜りのイ直によって
演碧装置へのオ波ランド供給を制御J゛るのでは々く、
コント「1〜ルベクトルデータの値によ、ってオ・々ラ
ンド読出しリクJ−ストを制御する装置を設(づること
に上っで、演多♀を抑41−されるベクトル要素のオ・
へ?ランド読出しに掛かる肋間を削減するベクトル命令
制御装置i7.tを枠機することにある。
を、二=1ントロールーくりトルデ〜りのイ直によって
演碧装置へのオ波ランド供給を制御J゛るのでは々く、
コント「1〜ルベクトルデータの値によ、ってオ・々ラ
ンド読出しリクJ−ストを制御する装置を設(づること
に上っで、演多♀を抑41−されるベクトル要素のオ・
へ?ランド読出しに掛かる肋間を削減するベクトル命令
制御装置i7.tを枠機することにある。
〈発明の概留〉
(二の発明によれば、こ1ントロールベク)・ルデータ
を予め定められ/。−ビ、1・数だげ読出し、ぞの読出
さJまたコント■1−ルベクトルデータしこより示さJ
1/;−イj−効な一゛りl・ル要素のオペランドを読
出−す/1−めのアトL−スを′生成せる。例えば読出
をれだコン′ドローII−文りトルデ−タ での距離とベクトル要素間距離とを乗算1−2て、ベク
t・ル背木つ()1対−ン゛ドし・スを求め、この相対
アトし・スヲヘクトル要素ーアドレスレ,,;スフのベ
クトル要素アドレスに加えてベクトル要素のA−8ラン
ド5:読出す/ζめのアドレスをイ4Iる。i”jJバ
己ミニ−1ノl 「r −ルベクトルブ゛−夕のリーデ
ィング″1′″を検出し7だ1麦、そのビットを” l
) ’“体ニしてコ〉・′i +:lールベクトルレ、
ジスタK tfV 岩込ミ、−’cのコントロールぐり
トルデータが全てそ0?イの時、っ斗りずべてへif算
の仰山−を君1ボしている時には7升だ((二辺シ9売
Jる次?7)<りトノ1要素の=1ント【−」〜ル(り
l・、Jl−fゞ−夕を読出す/.l−Xめの9′ドレ
スを生成する。寸!?− H出したコント[I−ルベク
トルのデータのビ./1・長と、・ミクトル要素間距離
とを乗jつし、とれイド前記ベクトル・アドレスレ,2
ス2りの内容に加えて、と−のし72スタの内容を更新
する。
を予め定められ/。−ビ、1・数だげ読出し、ぞの読出
さJまたコント■1−ルベクトルデータしこより示さJ
1/;−イj−効な一゛りl・ル要素のオペランドを読
出−す/1−めのアトL−スを′生成せる。例えば読出
をれだコン′ドローII−文りトルデ−タ での距離とベクトル要素間距離とを乗算1−2て、ベク
t・ル背木つ()1対−ン゛ドし・スを求め、この相対
アトし・スヲヘクトル要素ーアドレスレ,,;スフのベ
クトル要素アドレスに加えてベクトル要素のA−8ラン
ド5:読出す/ζめのアドレスをイ4Iる。i”jJバ
己ミニ−1ノl 「r −ルベクトルブ゛−夕のリーデ
ィング″1′″を検出し7だ1麦、そのビットを” l
) ’“体ニしてコ〉・′i +:lールベクトルレ、
ジスタK tfV 岩込ミ、−’cのコントロールぐり
トルデータが全てそ0?イの時、っ斗りずべてへif算
の仰山−を君1ボしている時には7升だ((二辺シ9売
Jる次?7)<りトノ1要素の=1ント【−」〜ル(り
l・、Jl−fゞ−夕を読出す/.l−Xめの9′ドレ
スを生成する。寸!?− H出したコント[I−ルベク
トルのデータのビ./1・長と、・ミクトル要素間距離
とを乗jつし、とれイド前記ベクトル・アドレスレ,2
ス2りの内容に加えて、と−のし72スタの内容を更新
する。
〈実施例〉
次にこの発1])J (’)実施例について(ン1面4
s参照して詳細に説明する。
s参照して詳細に説明する。
図はこの発明の一実施例を示す。
ベクトル要素−)′ドレス(VH) v :;スフ1、
くりl・ル要素間距離(VI)l/レジスタ、、−17
) a − ルヘクトIIし,パへ夕3、及び=1ン
1ーmlールベクトルアドレスレ,・1スタ4が設υづ
られる.+ Q全制御装置がベクトル命令を受1・1シ
づるとこの命令制御装置は、信¥号線L1及び+1/”
4,= 、7 2 i、を信弓線L2、信号線L3及
−び十し,/7 、、62 +2 2、信号線I,4及
びセレクタ2;3をぞれそ.′れ1山してし,、ニスタ
1 、 2 、 3 、 4(/(イれ・どオLの初1
月1直を設−i−す−る。
くりl・ル要素間距離(VI)l/レジスタ、、−17
) a − ルヘクトIIし,パへ夕3、及び=1ン
1ーmlールベクトルアドレスレ,・1スタ4が設υづ
られる.+ Q全制御装置がベクトル命令を受1・1シ
づるとこの命令制御装置は、信¥号線L1及び+1/”
4,= 、7 2 i、を信弓線L2、信号線L3及
−び十し,/7 、、62 +2 2、信号線I,4及
びセレクタ2;3をぞれそ.′れ1山してし,、ニスタ
1 、 2 、 3 、 4(/(イれ・どオLの初1
月1直を設−i−す−る。
ベクトル要素アドレス(VH)に、一つ)のベクトル命
令内では一定のベク) lt安素間距離(〜71)全加
pすると、次のペクト/l要素の一アドレスかイ8られ
る。
令内では一定のベク) lt安素間距離(〜71)全加
pすると、次のペクト/l要素の一アドレスかイ8られ
る。
いま:1ン′’5o−ノLベクトルヴ゛− タのイ直が
、■から、・1ビット寸で0“′即ち、演算抑[1を指
7[、し、5ビツト目が”1”即ち、演算J′ヤ」の場
合は、−ぞの5ビ、 ) 17]に対応するくクトル要
素のアドレスはVH+ VI X 5 でr8 ラtlる。し/ジスタ3に−(ニットされ/と
コン・1・冒−ルベクトルーf+−タd、リー テ゛イ
ノ′グ′1″検出回路10℃、最初(′イ9メ■it−
い二寸ー杓要素ビットが検出され、つ楕すリーディング
゛′1″−までの距離が検出される。
、■から、・1ビット寸で0“′即ち、演算抑[1を指
7[、し、5ビツト目が”1”即ち、演算J′ヤ」の場
合は、−ぞの5ビ、 ) 17]に対応するくクトル要
素のアドレスはVH+ VI X 5 でr8 ラtlる。し/ジスタ3に−(ニットされ/と
コン・1・冒−ルベクトルーf+−タd、リー テ゛イ
ノ′グ′1″検出回路10℃、最初(′イ9メ■it−
い二寸ー杓要素ビットが検出され、つ楕すリーディング
゛′1″−までの距離が検出される。
この検出され/7:1市離と、シ・7ースタ;シに十)
1・されている・くりI・7し要素間距離■Iとが乗謄
器11で乗幻さねてくりl− 、/L数要素相対アドレ
スが得られる。
1・されている・くりI・7し要素間距離■Iとが乗謄
器11で乗幻さねてくりl− 、/L数要素相対アドレ
スが得られる。
この相対アドレスがアトし/ス加算蒸12T′、し・ジ
スタ1 &(−十,、l・されているベクトル要素アド
レスVH 、J: hl)算さハース)。r− ノ結果
、IJ 的ノヘクh /L− W 素子ドしスか得らハ
、このアトしスは←7クタ(2/1を曲つ−(−色シー
シ線L 、 より記憶制御装↑バf/.Z、fl効な
ベタ1ル要素の牙−< t. 、ドを読出す一7/チー
めのメモリリフ丁,ス]− 、i=ドし・スとし2−7
7送Llさノ′lる。
スタ1 &(−十,、l・されているベクトル要素アド
レスVH 、J: hl)算さハース)。r− ノ結果
、IJ 的ノヘクh /L− W 素子ドしスか得らハ
、このアトしスは←7クタ(2/1を曲つ−(−色シー
シ線L 、 より記憶制御装↑バf/.Z、fl効な
ベタ1ル要素の牙−< t. 、ドを読出す一7/チー
めのメモリリフ丁,ス]− 、i=ドし・スとし2−7
7送Llさノ′lる。
一方、=了ントロー ノLベクトノ1し,5;スフ:う
のY−タはリープ7fン・り゛” l ”検出回路10
を;(ftっ/.−後、ガコーダ1:3でリーディング
゛”i”(ニーなっ/こしゞットを’0”に修正り,て
y′ヱ−!−ドさJl、セレクタ′j!2を1川ってコ
ントロール【ベクトルし7!′2、夕;3に再十,。
のY−タはリープ7fン・り゛” l ”検出回路10
を;(ftっ/.−後、ガコーダ1:3でリーディング
゛”i”(ニーなっ/こしゞットを’0”に修正り,て
y′ヱ−!−ドさJl、セレクタ′j!2を1川ってコ
ントロール【ベクトルし7!′2、夕;3に再十,。
トサレル。ニコント口− ルベクlールデータが全一C
″′0″の時i−1、、リーブ゛イング゛°1″検11
冊「11路1 0 14、ア1+レス加算器15を起動
し、し2:スフ/1のコント冒−ノ1−↑7り1・、ル
フ′ドレスのfW ト、コントロールべ、クトルL−
;、’スタ′3のビット長で定するし・シンスフ14の
定数とを加算し7、新たに連f’h4e する次のべり
l・ル要(くのご−171・ロ=−ルベクト/lデータ
を読出すだめの一ノードレスを・発生シ2、そのアドレ
スはセレクタ24を通L−C,Gij″7線L6より記
憶制御装置にメ」゛リリ、クエスj・アトし・スとして
送出さi]1、記憶制御装置より読出された予め定めら
れ/こピッ1数のコント「コール父゛クトルデ−夕はし
、゛′スタ3 +=imセ、ト食2f〔る。−7)11
11−同11.与に二IンF r、’l−ルベクトルL
/)ンスタ二3のビ、 +−,1−4で定−土る11白
と、し′7゛スタ2のベクトノ【喝!車間距離VIとが
乗算器11で乗やされ、イの乗替結果をアドレスυ[コ
碧器]2でレジスタ1のベクトル要7−rドレスVH(
’i−加貌シ5、その加幻結果はヒレフタ21を通して
レジスタ1(〕τ(ニットされで、次のごt y )
c+−ルベクトルデ〜りに7’J するアトゞしスVH
JtC史fl’(さ、IZる。
″′0″の時i−1、、リーブ゛イング゛°1″検11
冊「11路1 0 14、ア1+レス加算器15を起動
し、し2:スフ/1のコント冒−ノ1−↑7り1・、ル
フ′ドレスのfW ト、コントロールべ、クトルL−
;、’スタ′3のビット長で定するし・シンスフ14の
定数とを加算し7、新たに連f’h4e する次のべり
l・ル要(くのご−171・ロ=−ルベクト/lデータ
を読出すだめの一ノードレスを・発生シ2、そのアドレ
スはセレクタ24を通L−C,Gij″7線L6より記
憶制御装置にメ」゛リリ、クエスj・アトし・スとして
送出さi]1、記憶制御装置より読出された予め定めら
れ/こピッ1数のコント「コール父゛クトルデ−夕はし
、゛′スタ3 +=imセ、ト食2f〔る。−7)11
11−同11.与に二IンF r、’l−ルベクトルL
/)ンスタ二3のビ、 +−,1−4で定−土る11白
と、し′7゛スタ2のベクトノ【喝!車間距離VIとが
乗算器11で乗やされ、イの乗替結果をアドレスυ[コ
碧器]2でレジスタ1のベクトル要7−rドレスVH(
’i−加貌シ5、その加幻結果はヒレフタ21を通して
レジスタ1(〕τ(ニットされで、次のごt y )
c+−ルベクトルデ〜りに7’J するアトゞしスVH
JtC史fl’(さ、IZる。
〈動片〉
この発明は1共[蒲、明したように、ベク[・ル要木の
A 投 :l/> ド 1) り ■−ス
1・ を ニア ン・) cy −ノし−ベ り
ト ノLデータの(i4に北−クー(、−i1i制
御J−る構成をとることにより、無1駄なベ−りトル安
素のオペランド読1出[7に掛かる時間を削減できると
いう効果がある9、
A 投 :l/> ド 1) り ■−ス
1・ を ニア ン・) cy −ノし−ベ り
ト ノLデータの(i4に北−クー(、−i1i制
御J−る構成をとることにより、無1駄なベ−りトル安
素のオペランド読1出[7に掛かる時間を削減できると
いう効果がある9、
図(fよこの発明の一実施例を示すプO)り図である。
■・・ベクトル要素アドレスl/ジスタ、2・・−くク
トノ17要素間距離レジスタ、:3・コントロールベク
1ルレジスタ、4・・コントロールベクトルアドレスレ
ジスタ 1 1 −乗幻器、 12 ・j′ドレスノ川用つ器、
13 リデコーみ8、1,4・・・定数、15・・−ノ
°ドL’ス加豹器、2 +−2 4 ・・・ 9
ニ し・ り タ 、 XJ 1 −一 L 6
・ イ昌 又3 線 。 特許出願人 []本宙,気株式.会月 代理人草 野 中
トノ17要素間距離レジスタ、:3・コントロールベク
1ルレジスタ、4・・コントロールベクトルアドレスレ
ジスタ 1 1 −乗幻器、 12 ・j′ドレスノ川用つ器、
13 リデコーみ8、1,4・・・定数、15・・−ノ
°ドL’ス加豹器、2 +−2 4 ・・・ 9
ニ し・ り タ 、 XJ 1 −一 L 6
・ イ昌 又3 線 。 特許出願人 []本宙,気株式.会月 代理人草 野 中
Claims (1)
- (1) ベク)・ル要素毎に演算の実行を制御するコ
ントロールベクトルを持つベクトル命令の処理かり能な
データ処理装置において、前記コントロールベクトルデ
ータを予め定められたビット数だけ読出す手段と、その
読出されたコントロールベクトルデータによって示され
た有効なベクトル要素のAベランドを読出すだめのアド
レスを生成する手段と、前記二1ントロールベクトルデ
ータを書き変える手段と、予め定められたビット数のコ
ントロールベクトルデータが全て演算の抑止を指示して
いる時、新たに連続する次のベクトル要素のコントロー
ルベクトルデータを読出すだめのアドレスを生成する手
段とを備えだベクトル命令制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4518283A JPS59170971A (ja) | 1983-03-17 | 1983-03-17 | ベクトル命令制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4518283A JPS59170971A (ja) | 1983-03-17 | 1983-03-17 | ベクトル命令制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59170971A true JPS59170971A (ja) | 1984-09-27 |
Family
ID=12712123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4518283A Pending JPS59170971A (ja) | 1983-03-17 | 1983-03-17 | ベクトル命令制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59170971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585859A1 (fr) * | 1985-07-31 | 1987-02-06 | Nec Corp | Unite de commande d'operations de masques vectoriels. |
-
1983
- 1983-03-17 JP JP4518283A patent/JPS59170971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585859A1 (fr) * | 1985-07-31 | 1987-02-06 | Nec Corp | Unite de commande d'operations de masques vectoriels. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12327114B2 (en) | Processing cores and information transfer circuits arranged in matrix | |
| CN114041140B (zh) | 事件驱动脉冲卷积神经网络 | |
| JPS59174948A (ja) | 情報処理装置 | |
| CN113032797A (zh) | 在处理设备中执行加密操作的方法 | |
| CN115496193B (zh) | 基于rram阵列的卷积计算瓦片架构及神经网络加速芯片 | |
| WO2021072732A1 (zh) | 矩阵运算电路、装置以及方法 | |
| US4910700A (en) | Bit-sliced digit-serial multiplier | |
| US3898626A (en) | Data processing apparatus | |
| JPH0228764A (ja) | 記憶アクセス制御装置 | |
| JPH04232528A (ja) | 2進数を高速乗算する装置 | |
| JPH0650512B2 (ja) | デ−タ処理装置 | |
| JPS6265133A (ja) | 命令先取り装置 | |
| JPS6024634A (ja) | デイジタル信号処理装置 | |
| TW539989B (en) | Multiplier architecture in a general purpose processor optimized for efficient multi-input addition | |
| JP2535817B2 (ja) | 演算処理装置 | |
| JPS595941B2 (ja) | デ−タアレイエンザンシヨリソウチ | |
| KR20240092533A (ko) | 신경망 연산 장치 및 그 방법 | |
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JP2989830B2 (ja) | ベクトル処理方法 | |
| JPS6162174A (ja) | 情報婦理装置 | |
| JP7078129B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| SU429425A1 (ru) | ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО:,'-1-'''''Жt n^J-ЛП.»^-'-"'*'*''*'* | |
| JP2989829B2 (ja) | ベクトル処理方法 | |
| JPS5938849A (ja) | 演算回路 | |
| JP3541776B2 (ja) | マイクロコンピュータ |