JPS5917270A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5917270A
JPS5917270A JP57125706A JP12570682A JPS5917270A JP S5917270 A JPS5917270 A JP S5917270A JP 57125706 A JP57125706 A JP 57125706A JP 12570682 A JP12570682 A JP 12570682A JP S5917270 A JPS5917270 A JP S5917270A
Authority
JP
Japan
Prior art keywords
glass
cap
ring
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57125706A
Other languages
English (en)
Inventor
Koichi Kanemoto
光一 金本
Shunji Koike
俊二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57125706A priority Critical patent/JPS5917270A/ja
Publication of JPS5917270A publication Critical patent/JPS5917270A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ガラスシールタイプのパッケージ金儲えた半
導体装置に係り、特に、内部にα111i!保穫膜全形
成さ7またパッケージの改良に関する。
従来のこの種の半導体装置として、例えば、第1図に示
す工うなものが提案されている。この半導体装置はガラ
スシールタイプのパンケージ1を備えており、このパッ
ケージ1は、共にセラミックから成形されたベース2と
キャップ3と奮最申合せに接合されるとともに、両者の
接合面4.5間をガラス6で溶着シール芒れることによ
り構成されている。このパッケージ1の内部にはベレッ
ト7がベース2′−):にボンディングされて収容され
ており、ベース2にはリードフレームに相当する電極バ
ンド8が内外に渡って形成されている。ベレット7は電
極パッド8にワイヤ9七弁して適宜電気的に接続されて
いる。
また、ベレット7上にはα線から回路?保護するための
膜10が形成場nており、この床膿膜10は通常ボIJ
 ミド樹脂等の合成樹脂金用いて形成場nる。
しかしながら、このような半導体装置におけるパッケー
ジにあっては、加熱炉内においてガラス金加熱溶融させ
ることによりベースとキャップとの接合面間のガラスシ
ールを形成するようになっているため、加熱に工ってパ
ッケージ内のα線保護膜からガスが発生し、このガスが
溶融したガラス全外方向に押し出し、ブローホールケ形
成する等してガラスシールの気密性を悪化させるという
欠点がある。
特に、第1図に示すようなリードレスチップキャリアタ
イプ(以下、LCCという。)のパッケージにあっては
、外形等との関係から接合面幅、丁なわち刺止式が狭く
なってしまうため、気密性の悪化は一層顕著になる。
本発明の目的は、このような欠点全解消し、気密性の良
好なパッケージを備えた半導体装ft提供するにある。
以下、本発明を図面に示す実施例にしたがって説明する
第2図、第3図は本発明の一実施例全示すガラスシール
前後の各縦断面図であり、第1図に示す構成要素と同一
のものには同一の符号が付しである。
第2図において、はぼ皿状のベース2における環状の接
合面4には環状#11が適当な深さに形成されており、
この溝11内には、400〜500℃の湯度に耐熱性全
方する金属等からなるリング12が載置さnている。ま
た、はぼ皿状のキャップ3における環状の接合面5には
低融点(通常400〜500℃程度)のガラス6が適当
な埋膜形成技術にエリ付着されている。
ベース2とキャップ3とは第2図に示す工な接合状態で
、図示しないクリップにより上下面全快まれて互に押し
合わされ、この押合状態で、図示し″ない加熱炉内に送
り込’lnる。炉内の加熱にエリガラス6は溶融し、リ
ング12はその上面金第3図に示す工うにキャップ3の
接合面5に当接する。溶融ガラス6は環状溝11内に充
填するとともに、リングitの周囲に接着する。
この加熱時、保―膜IOから発生するガスにエリパッケ
ージ1の内圧が上昇し、溶融ガラス全外方向へ押し出そ
うとする。しかし、本実施例においては、接合面4.5
間にリング12が介挿されて内外全完全に遮断している
ため、リング12の内側にあるガラスは内圧の影響を受
けるが、外側にあるガラスは内圧の影響を全く受けるこ
とがなく、したがって、第3図に示すように外側のガラ
スは全く変形することなく、接合面4.5間の空隙ケき
れいに埋め、確実なシール層を形成する。
本実施例に工nば、リング12によって形成σnる!!
#壁がパッケージの内外全完全に#!断して溶融ガラス
が内圧にエリ外方向へ押し出されることを阻止するため
、所期のシール状態紮創出することができ、LOOタイ
プのパッケージの工うな封止代が狭い場合であっても、
完全なシール状態?得ることができる。パッケージの気
密性が良好となるため、半導体装置の信頼性が向上する
第4図、第5図は本発明の第2実施例?示すガラスシー
ル前後の部分縦断面図であり、前記第1実施例と異なる
点は、溶融ガラスの押し出しを阻止するS断壁が、互に
嵌合する凹部13と凸部14とから構成された点にある
第4図において、キャップ3の接合面5には凹部13が
環状に、ベース2の接合面4には凸部14が環状にそれ
ぞれ一体形成されている。
ガラス6が加熱溶融すると、第5図に示す工うに、凸部
14は凹部13に嵌入し、その上面全凹部の底面に当接
してその内絡と外路とに3M断じ、内絡の溶融ガラスの
外方向への移動?阻止するとともに、外路の溶融ガラス
金ガス発生による内圧上昇から隔絶する。したがって、
四部13内に充填し、凸部14の周囲に溶融接着固化し
たガラス6により完全なシール状態が形成きれる。
第6図、第7図は本発明の第3実施例?示すガラスシー
ル前後の部分縦断面図であり、前記第1実施例と異なる
点は、遮断壁が互に噛合する一対の階段形状部15.1
6とから構成きれた点にある。
第6藺において、ベース2とキャップ3との接合面4,
5には一対の階段形状部15.16が内側と外側とにお
いて対称形の段差全なして互に噛合する工うに環状にそ
nぞれ形成はれており、一方の階段形状部15の下面に
はガラス6が付着ばれている。
ガラス6が加熱溶融すると、第7図に示すように、両方
の階段形状部15.16が噛合して七の立土壁相互が密
接する。この立土壁の密接状態により内側と外側とは連
断され・、溶融ガラスの外方向への自由移動は阻止され
る。したがって、ベースとキャップとは溶融接着したガ
ラスが凝固した時に完全なシール状態で一体化さnる。
なお、前記実施例において、ベースとキャップとに対す
るリング、凹凸部、階段形状部およびガラスの配置関係
は互に置換することができる。また、溶融ガラスの外方
向への押し出し移動を阻止する遮断壁の構成は前記実施
例に限定されるものではない。
前記実施例では、LOOタイプのパンケージ、および、
α緋保瑣膜から発生するガスにエリ内圧が上昇する場合
につき説明したが、本発明はこれらの条件等に限定され
るものではなく、この種のガラスシールタイプのパンケ
ージ金偏えた半導体装置全般に適用することができる。
以上説明したように、本発明によれば、パンケージの気
密性を向上することができる。
【図面の簡単な説明】
第1図は従来例を示す縦断面図、 第2図および@3図は本発明の第1実施例におけるガラ
スシールの前後をそれぞれ示す各縦断面図、 第4図および第5図は本発明の第2実施例におけるガラ
スシールの前後をそれぞれ示す各部分縦断面図、 第6図および第7図は本発明の第3実施例におけるガラ
スシールの前後全それぞれ示す各部分縦断面図である。 1・・・パッケージ、2・・・ベース、3・・・キャッ
プ、4.5・・・接合部、6・・・ガラス、11・・・
環状溝、12・・・リング、13・・・凹部、14・・
・凸部、15.16・・・階段形状部。 代理人 弁理士 薄 1)利 室 第 第  ( /Z 第  3  図 /′・  ・) 甲7でア芳自づ54 4 図       第  5 図

Claims (1)

  1. 【特許請求の範囲】 1、ベースとキャップと全接合するとともに、両者の接
    合面間全ガラスシールしてなるパッケージを備えた半導
    体装置において、前記ベースとキャップとの接合面に溶
    融ガラスの外方向への移動全阻止する遮断壁を設けたこ
    と全特徴とデる半導体装置。 2、遮断壁が、接合面間に挟み込まれるリングからなる
    こと全特徴とする特許請求の範囲第1項記載の半導体装
    置。 3、  fi断壁が、両接合面に−f:れぞれ形成きれ
    た互に嵌合する凹部と凸部とからなること全特徴とする
    特許請求の範囲第1項記載の半導体装置。 4、遮断壁が、両接合′面に七れぞれ形成場れた互に噛
    合する階段形状部からなることを特徴とする特許請求の
    範囲第1項記載の半導体装置。
JP57125706A 1982-07-21 1982-07-21 半導体装置 Pending JPS5917270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57125706A JPS5917270A (ja) 1982-07-21 1982-07-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125706A JPS5917270A (ja) 1982-07-21 1982-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS5917270A true JPS5917270A (ja) 1984-01-28

Family

ID=14916708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125706A Pending JPS5917270A (ja) 1982-07-21 1982-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS5917270A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157528U (ja) * 1984-09-18 1986-04-17
US5889323A (en) * 1996-08-19 1999-03-30 Nec Corporation Semiconductor package and method of manufacturing the same
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
JP2014165305A (ja) * 2013-02-25 2014-09-08 Kyocera Crystal Device Corp 電子デバイス及びそのガラス封止方法並びに電子デバイス用蓋部材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157528U (ja) * 1984-09-18 1986-04-17
US5889323A (en) * 1996-08-19 1999-03-30 Nec Corporation Semiconductor package and method of manufacturing the same
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
JP2014165305A (ja) * 2013-02-25 2014-09-08 Kyocera Crystal Device Corp 電子デバイス及びそのガラス封止方法並びに電子デバイス用蓋部材

Similar Documents

Publication Publication Date Title
US5034800A (en) Hollow plastic package for semiconductor devices
KR960019676A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JPS62149155A (ja) 封止電子装置
JPH03136355A (ja) ヒートシンク付半導体装置
JPS5917270A (ja) 半導体装置
JPS60117644A (ja) 半導体装置の製造方法
JP2564104Y2 (ja) 半導体装置封止用キヤツプ
JPH03114247A (ja) パッケージ型半導体装置
JPS6329555A (ja) 封止電子装置
JPH0342699B2 (ja)
JPS635251Y2 (ja)
JP2543661Y2 (ja) マイクロ波トランジスタ
JPS60241236A (ja) 半導体装置
JPS6222456B2 (ja)
JPH039334Y2 (ja)
JPS63122250A (ja) 半導体装置
JPS607751A (ja) 半導体装置
JPS62154763A (ja) 気密封止型半導体装置
JPH0249726Y2 (ja)
JPS6350050A (ja) 樹脂封止型半導体装置
JPS62115749A (ja) 混成集積回路
JPH02111055A (ja) 半導体封止パッケージ
JPS62122242A (ja) 半導体装置
JPS5852855A (ja) キヤツプ接着方法
JPH10144828A (ja) 半導体パッケージ