JPS5917568B2 - アナログ信号からデイジタル信号へまたその逆にデイジタル信号からアナログ信号へ変換を行う回路装置 - Google Patents
アナログ信号からデイジタル信号へまたその逆にデイジタル信号からアナログ信号へ変換を行う回路装置Info
- Publication number
- JPS5917568B2 JPS5917568B2 JP53089296A JP8929678A JPS5917568B2 JP S5917568 B2 JPS5917568 B2 JP S5917568B2 JP 53089296 A JP53089296 A JP 53089296A JP 8929678 A JP8929678 A JP 8929678A JP S5917568 B2 JPS5917568 B2 JP S5917568B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- signals
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Telephonic Communication Services (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ信号を発生する送話装置と、デイジ
タル・アナログ変換器および中間レジスタを有し繰り返
し方式で作動するアナログ・デイジタル変換器と、デイ
ジタル信号送信装置と、受信信号に対する第１入力レジ
スタを有するデイジタル信号受信装置と、アナログ信号
を再生する受話装置と、デイジタル・アナログ変換器か
ら送出されるアナログ信号を、デイジタル信号に変換す
べきアナログ信号と比較する比較器と、およびこれらの
装置を所定のタイミングで送信および受信のために作動
接続するカウンタとを備えた通信装置における加入者用
の、アナログ信号からデイジタル信号へおよびデイジタ
ル信号からアナログ信号への変換用の回路装置に関する
。
タル・アナログ変換器および中間レジスタを有し繰り返
し方式で作動するアナログ・デイジタル変換器と、デイ
ジタル信号送信装置と、受信信号に対する第１入力レジ
スタを有するデイジタル信号受信装置と、アナログ信号
を再生する受話装置と、デイジタル・アナログ変換器か
ら送出されるアナログ信号を、デイジタル信号に変換す
べきアナログ信号と比較する比較器と、およびこれらの
装置を所定のタイミングで送信および受信のために作動
接続するカウンタとを備えた通信装置における加入者用
の、アナログ信号からデイジタル信号へおよびデイジタ
ル信号からアナログ信号への変換用の回路装置に関する
。
本発明の前提とするこの種の回路装置は、特許第１０４
８８４０号の特許請求の範囲第１１項に記載されている
。
８８４０号の特許請求の範囲第１１項に記載されている
。
原特許によるこの種の回路装置は、１加入者あたり１つ
のアナログデイジタル変換器だけを必要とし、この変換
器は、当該の加入者にとつて基準となる制御パルスのそ
れぞれのパルスフレーム内に２重に利用される。この回
路装置は、回路技術的に比較的安価である。なぜなら従
来のように構成できるアナログデイジタル変換器の他に
、アナログ信号をデイジタル信号に変換し、かつこのよ
うなデイジタル信号を送出するため、およびアナログ信
号に変換すべきデイジタル信号を収容し、かつこのよう
なデイジタル信号を変換するため、入力レジスタおよび
出力レジスタが必要なだけだからである。加入者が、個
々の加入者間の会議接続を行うことができる遠隔通信装
置の一部としても用いられるようにするために、個々の
加入者に、複数の会議加入者の個別信号から成る和信号
が送出される。
のアナログデイジタル変換器だけを必要とし、この変換
器は、当該の加入者にとつて基準となる制御パルスのそ
れぞれのパルスフレーム内に２重に利用される。この回
路装置は、回路技術的に比較的安価である。なぜなら従
来のように構成できるアナログデイジタル変換器の他に
、アナログ信号をデイジタル信号に変換し、かつこのよ
うなデイジタル信号を送出するため、およびアナログ信
号に変換すべきデイジタル信号を収容し、かつこのよう
なデイジタル信号を変換するため、入力レジスタおよび
出力レジスタが必要なだけだからである。加入者が、個
々の加入者間の会議接続を行うことができる遠隔通信装
置の一部としても用いられるようにするために、個々の
加入者に、複数の会議加入者の個別信号から成る和信号
が送出される。
これらの和信号は、加入者がデイジタル方式で動作する
ため、ここでアナログ信号に変換される。これら和信号
は、中央局において、または加入者がリング線系に接続
されている場合はこの前にある加入者のところで、形成
される。中央局における和形成の際、和信号が、会議接
続に参加したすべての加入者の個別信号から成るように
行われるならば、個々の会議加入者へ、それぞれ受信を
行う加入者の自分の信号成分を含まない和信号を送信す
る時よりも、和形成のため使われる会議ユニツトは、わ
ずかな回路技術的費用しか必要としない。
ため、ここでアナログ信号に変換される。これら和信号
は、中央局において、または加入者がリング線系に接続
されている場合はこの前にある加入者のところで、形成
される。中央局における和形成の際、和信号が、会議接
続に参加したすべての加入者の個別信号から成るように
行われるならば、個々の会議加入者へ、それぞれ受信を
行う加入者の自分の信号成分を含まない和信号を送信す
る時よりも、和形成のため使われる会議ユニツトは、わ
ずかな回路技術的費用しか必要としない。
リング線系においては必然的に、到米和信号は、送信さ
れた自分の信号成分も含んでいる。受信和信号内のこの
自分の信号成分は、しばしば妨害として感ぜられるので
、公知の方法（ドイツ連邦共和国特許出願公告第２４４
５０９２号明細書）によれば、自分の信号成分を転送す
るだけでなく、記憶も行い、かつ次のパルスフレーム内
において受信された和信号から減算することによつて抑
圧が行われる。
れた自分の信号成分も含んでいる。受信和信号内のこの
自分の信号成分は、しばしば妨害として感ぜられるので
、公知の方法（ドイツ連邦共和国特許出願公告第２４４
５０９２号明細書）によれば、自分の信号成分を転送す
るだけでなく、記憶も行い、かつ次のパルスフレーム内
において受信された和信号から減算することによつて抑
圧が行われる。
本発明の課題は、このような減算のための前提条件を提
供しかつこのような減算を行うこともできるように、原
特許による回路装置を構成することにある。
供しかつこのような減算を行うこともできるように、原
特許による回路装置を構成することにある。
その際この回路装置の部品をかなりの程度まで利用する
ようにし、付加的な部品はわずかしか必要としないよう
にする。本発明によればこの課題は、特許請求の範囲に
よる回路装置において次のように解決される。
ようにし、付加的な部品はわずかしか必要としないよう
にする。本発明によればこの課題は、特許請求の範囲に
よる回路装置において次のように解決される。
すなわち回路装置が会議接続を行なえるようにするため
、デイジタル信号送信装置の出力側にメモリを設け、会
議接続が形成されている間、デイジタル信号送信装置の
有する出力レジスタに記憶されているデイジタル信号を
中央局へ送信すると同時に該デイジタル信号を前記メモ
リに記憶させるようにし、該メモリの記憶接続時間を中
央局に配置されている会議装置および交換装置の信号処
理時間に合わせて調整できるようにしさらに前記メモリ
に第２入力レジスタを後置接続し、前記メモリから第２
入カレジスタ−入力された記憶内容をデイジタル・アナ
ログ変換器へ転送してから、第１入力レジスタに記憶さ
れている受信デイジタル信号を該デイジタル・アナログ
変換器へ転送するようにし、さらに該デイジタル・アナ
ログ変換器の出力側に減算装置を設け、該減算装置が前
記第１および第２レジスタからのデイジタル信号に相応
する各アナログ信号の間の差信号を形成し、該差信号を
加入者の受話装置へ送出するようにして、会議接続を行
なえるようにしたのである。本発明の実施例を以下図面
によつて説明する。
、デイジタル信号送信装置の出力側にメモリを設け、会
議接続が形成されている間、デイジタル信号送信装置の
有する出力レジスタに記憶されているデイジタル信号を
中央局へ送信すると同時に該デイジタル信号を前記メモ
リに記憶させるようにし、該メモリの記憶接続時間を中
央局に配置されている会議装置および交換装置の信号処
理時間に合わせて調整できるようにしさらに前記メモリ
に第２入力レジスタを後置接続し、前記メモリから第２
入カレジスタ−入力された記憶内容をデイジタル・アナ
ログ変換器へ転送してから、第１入力レジスタに記憶さ
れている受信デイジタル信号を該デイジタル・アナログ
変換器へ転送するようにし、さらに該デイジタル・アナ
ログ変換器の出力側に減算装置を設け、該減算装置が前
記第１および第２レジスタからのデイジタル信号に相応
する各アナログ信号の間の差信号を形成し、該差信号を
加入者の受話装置へ送出するようにして、会議接続を行
なえるようにしたのである。本発明の実施例を以下図面
によつて説明する。
第１図に、上部に示されかつアナログ信号を送出する送
話装置および下部に示されかつアナログ信号を受取る受
話装置を有する加入者Ｔｎが概略的に示されている。こ
の加入者を遠隔通信装置の一部であるようにし、この遠
隔通信装置において会議接続を行うため、すべての会議
加入者の個別信号から和信号が形成され、かつこれらの
加入者に送信される。前記加入者Ｔｎの送話装置は、ロ
ーパスフイルタＬｐｌおよびスイツチＳ２を介してコン
デンサＣＯに接続されている。
話装置および下部に示されかつアナログ信号を受取る受
話装置を有する加入者Ｔｎが概略的に示されている。こ
の加入者を遠隔通信装置の一部であるようにし、この遠
隔通信装置において会議接続を行うため、すべての会議
加入者の個別信号から和信号が形成され、かつこれらの
加入者に送信される。前記加入者Ｔｎの送話装置は、ロ
ーパスフイルタＬｐｌおよびスイツチＳ２を介してコン
デンサＣＯに接続されている。
このコンデンサに、アナログ比較器である比較器Ｃｐの
一方の入力端子が接続されている。図示された回路装置
のもう１つの部品はカウンタＣｔであり、このカウンタ
において１アウトオブｎカウンタが使われている。
一方の入力端子が接続されている。図示された回路装置
のもう１つの部品はカウンタＣｔであり、このカウンタ
において１アウトオブｎカウンタが使われている。
このカウンタの計数人力端子ｅは、クロツク発生器Ｃｌ
に直接接続されている。カウンタＣｔは、とりわけここ
では詳細に示されていない中間レジスタＺＲのため制御
信号を供給し、この中間レジスタは、ＰＣＭｌ語が８ビ
ツトから形成されるとした場合この８ビツトに応じて、
フリツプフロツプの形の８つのレジスタ段を有する。
に直接接続されている。カウンタＣｔは、とりわけここ
では詳細に示されていない中間レジスタＺＲのため制御
信号を供給し、この中間レジスタは、ＰＣＭｌ語が８ビ
ツトから形成されるとした場合この８ビツトに応じて、
フリツプフロツプの形の８つのレジスタ段を有する。
中間レジスタＺＲは、入線ＰＣＭａｎから到米するデイ
ジタル信号用の信号収容装置の一部である入力レジスタ
Ｒｅｇｌから、このような信号を中間レジスタ段へ転送
する。このデイジタル信号は、入力端子をレジスタ段の
出力端子に接続したデイジタルアナログ変換器ＤＡＣに
送出する。図示された回路装置のもう１つの部品は、出
力レジスタＲｅｇ２であり、この出力レジスタは、信号
発生装置Ｓａｂの一部であり、かつこの出力レジスタは
、同様に中間レジスタＺＲのレジスタ段からＰＣＭ語の
形のデイジタル信号を受取ることができる。
ジタル信号用の信号収容装置の一部である入力レジスタ
Ｒｅｇｌから、このような信号を中間レジスタ段へ転送
する。このデイジタル信号は、入力端子をレジスタ段の
出力端子に接続したデイジタルアナログ変換器ＤＡＣに
送出する。図示された回路装置のもう１つの部品は、出
力レジスタＲｅｇ２であり、この出力レジスタは、信号
発生装置Ｓａｂの一部であり、かつこの出力レジスタは
、同様に中間レジスタＺＲのレジスタ段からＰＣＭ語の
形のデイジタル信号を受取ることができる。
出力レジスタの直列出力端子に出線ＰＣＭａｂが接続さ
れている。これまで説明した回路装置は、原特許の回路
装置と同じである。
れている。これまで説明した回路装置は、原特許の回路
装置と同じである。
付加的に図示された回路装置はメモリを有する。
このメモリは、ここでは直列接続された３つのシフトレ
ジスタＳｃｈｌ〜Ｓｃｈ３から成る循環メモリである。
第１のシフトレジスタＳｃｈｌの入力端子は、アンド素
子Ｕ１の出力端子に接続されており、このアンド素子の
一方の入力端子は、出線ＰＣＭａｂに接続されており、
かつこのアンド素子の他方の入力端子に作動信号Ｋを加
えることができ、この作動信号は、接続がある際に会議
接続が問題になる時に生じる。
ジスタＳｃｈｌ〜Ｓｃｈ３から成る循環メモリである。
第１のシフトレジスタＳｃｈｌの入力端子は、アンド素
子Ｕ１の出力端子に接続されており、このアンド素子の
一方の入力端子は、出線ＰＣＭａｂに接続されており、
かつこのアンド素子の他方の入力端子に作動信号Ｋを加
えることができ、この作動信号は、接続がある際に会議
接続が問題になる時に生じる。
シフトレジスタＳｃｈｌ〜Ｓｃｈ３の出力端子は、それ
ぞれ別のアンド素子Ｕ２〜Ｕ４の１つの入力端子に接続
されている。これらアンド素子のそれぞれ別の入力端子
に、作動信号ＶＺｌ，ＶＺ２およびＶＺ３を加えること
ができる。アンド素子Ｕ２〜Ｕ４の出力端子は、オア素
子０ｄによつてまとめられている。前記シフトレジスタ
Ｓｃｈｌ〜Ｓｃｈ３の長さは、加えられるシフトクロツ
クＴに合わせて、どのような記憶時間を得ようとするか
に依存する。
ぞれ別のアンド素子Ｕ２〜Ｕ４の１つの入力端子に接続
されている。これらアンド素子のそれぞれ別の入力端子
に、作動信号ＶＺｌ，ＶＺ２およびＶＺ３を加えること
ができる。アンド素子Ｕ２〜Ｕ４の出力端子は、オア素
子０ｄによつてまとめられている。前記シフトレジスタ
Ｓｃｈｌ〜Ｓｃｈ３の長さは、加えられるシフトクロツ
クＴに合わせて、どのような記憶時間を得ようとするか
に依存する。
どれくらいシフトレジスタＳｃｈｌ〜Ｓｃｈ３を順に動
作させるかは、その際アンド素子Ｕ２〜Ｕ４の１つの作
動に依存している。このように調節可能な記憶時間は、
交換局の処理時間も含めて、本例において１、２または
３つの別の会議加入者の個別信号から中央局で和信号を
形成する際の処理時間に対応している。図示された回路
装置の別の付加的な部品は、第２の入力レジスタＲｅｇ
ｌ２である。
作させるかは、その際アンド素子Ｕ２〜Ｕ４の１つの作
動に依存している。このように調節可能な記憶時間は、
交換局の処理時間も含めて、本例において１、２または
３つの別の会議加入者の個別信号から中央局で和信号を
形成する際の処理時間に対応している。図示された回路
装置の別の付加的な部品は、第２の入力レジスタＲｅｇ
ｌ２である。
この入力レジスタの直列入力端子は、前記オア素子０ｄ
の出力端子に接続されており、かつこの入力レジスタの
並列出力端子は、図示されていない方法で第１の入力レ
ジスタＲｅｇｌにおけるものと同様に中間レジスタＺＲ
のレジスタ段へ通じている。最後に図示された回路装置
は、付加的な部品として差動増幅器Ｄの形の減算装置Ｓ
ｕｂを有する。
の出力端子に接続されており、かつこの入力レジスタの
並列出力端子は、図示されていない方法で第１の入力レ
ジスタＲｅｇｌにおけるものと同様に中間レジスタＺＲ
のレジスタ段へ通じている。最後に図示された回路装置
は、付加的な部品として差動増幅器Ｄの形の減算装置Ｓ
ｕｂを有する。
この差動増幅器の非反転入力端子は、デイジタルアナロ
グ変換器ＤＡＣの出力端子に接続されている。差動増幅
器の出力端子は、抵抗Ｒ１およびスイツチＳ１を介して
コンデンサＣの一方の端子に接続されており、このコン
デンサの他方の端子は接地されている。抵抗Ｒ２を介し
て、コンデンサＣの前記第１の端子と差動増幅器Ｄの反
転入力端子とが接続されている。さらにこの入力端子は
、抵抗Ｒ３を介して接地されており、かつ抵抗Ｒ４を介
して差動増幅器Ｄの出力端子と接続されている。出力端
子から離れた方の抵抗Ｒ１の端子は、前記比較器Ｃｐの
第２の入力端子に接続されており、かつさらにスイツチ
Ｓ３を介してローパスフイルタＬｐに接続可能であり、
このローパスフイルタは、アナログ信号を受取る加入者
Ｔｎの受話装置に通じている。次に前記の装置の動作を
説明し、その際会議接続の場合についてだけ説明する。
グ変換器ＤＡＣの出力端子に接続されている。差動増幅
器の出力端子は、抵抗Ｒ１およびスイツチＳ１を介して
コンデンサＣの一方の端子に接続されており、このコン
デンサの他方の端子は接地されている。抵抗Ｒ２を介し
て、コンデンサＣの前記第１の端子と差動増幅器Ｄの反
転入力端子とが接続されている。さらにこの入力端子は
、抵抗Ｒ３を介して接地されており、かつ抵抗Ｒ４を介
して差動増幅器Ｄの出力端子と接続されている。出力端
子から離れた方の抵抗Ｒ１の端子は、前記比較器Ｃｐの
第２の入力端子に接続されており、かつさらにスイツチ
Ｓ３を介してローパスフイルタＬｐに接続可能であり、
このローパスフイルタは、アナログ信号を受取る加入者
Ｔｎの受話装置に通じている。次に前記の装置の動作を
説明し、その際会議接続の場合についてだけ説明する。
この場合アンド素子Ｕ１の入力端子Ｋに作動信号が持続
的に加わる。
的に加わる。
さらに当該の加入者Ｔｎの他の３つの別の加入者が会議
接続に参加しているものとして、アンド素子Ｕ４の作動
入力端子ＶＺ３に持続信号が加わる。その結果アンド素
子Ｕ１から送出される信号に対して３つのすべてのシフ
トレジスタＳｃｈｌ〜Ｓｃｈ３が作動する。それにより
４つの会議加入者の和信号を形成する際の処理時間を考
慮できるようになる。クロツク発生器Ｃｌから送出され
るクロツクパルスのクロツクくり返し周波数およびカウ
ンタＣｔの構成は、動作中に個々の計数器出力端子にそ
れぞれ所定の周期で計数出力信号が生じるようになつて
いる。
接続に参加しているものとして、アンド素子Ｕ４の作動
入力端子ＶＺ３に持続信号が加わる。その結果アンド素
子Ｕ１から送出される信号に対して３つのすべてのシフ
トレジスタＳｃｈｌ〜Ｓｃｈ３が作動する。それにより
４つの会議加入者の和信号を形成する際の処理時間を考
慮できるようになる。クロツク発生器Ｃｌから送出され
るクロツクパルスのクロツクくり返し周波数およびカウ
ンタＣｔの構成は、動作中に個々の計数器出力端子にそ
れぞれ所定の周期で計数出力信号が生じるようになつて
いる。
この周期は、遠隔通信系の線路ＰＣＭａｎおよびＰＣＭ
ａｂ上にデイジタル信号が生じる周期と一致している。
この周期は、例えば１２５μＳの期間とすることができ
る。この値は、従米のＰＣＭ時分割電話交換系における
パルスフレーム期間と同じである。この時まず加入者Ｔ
ｎからアナログ信号が送出され、このアナログ信号がデ
イジタル信号に変換されて、信号発生装置Ｓａｂと出力
レジスタＲｅｇ２とから構成されるディジタル信号送信
装置および出線ＰＣＭａｂを介して送出されるものとす
る。
ａｂ上にデイジタル信号が生じる周期と一致している。
この周期は、例えば１２５μＳの期間とすることができ
る。この値は、従米のＰＣＭ時分割電話交換系における
パルスフレーム期間と同じである。この時まず加入者Ｔ
ｎからアナログ信号が送出され、このアナログ信号がデ
イジタル信号に変換されて、信号発生装置Ｓａｂと出力
レジスタＲｅｇ２とから構成されるディジタル信号送信
装置および出線ＰＣＭａｂを介して送出されるものとす
る。
カウンタＣｔがちようど初期状態にあり、この初期状態
において計数出力端子から計数出力信号が生じないもの
として、この時クロツク発生器Ｃ１から入力端子ｅに達
する計数信号によつて、出力端子ａ１ないしＡｌ５から
計数出力信号が順に発生される。
において計数出力端子から計数出力信号が生じないもの
として、この時クロツク発生器Ｃ１から入力端子ｅに達
する計数信号によつて、出力端子ａ１ないしＡｌ５から
計数出力信号が順に発生される。
出力端子Ａ３からの計数出力信号の発生によつて、スイ
ツチＳ２が閉じられるので、加入者Ｔｎの送話装置から
送出されるアナログ信号は、口ーパスフイルタＬｐｌを
介してコンデンサＣＯに達することができる。
ツチＳ２が閉じられるので、加入者Ｔｎの送話装置から
送出されるアナログ信号は、口ーパスフイルタＬｐｌを
介してコンデンサＣＯに達することができる。
このコンデンサに、この時当該のアナログ信号の瞬時振
幅に相当する電圧、従つてＰＡＭ信号がホールドされる
。出力端子Ａ４からの計数器出力信号の発生によつて中
間レジスタのレジスタ段の消去が行われる。
幅に相当する電圧、従つてＰＡＭ信号がホールドされる
。出力端子Ａ４からの計数器出力信号の発生によつて中
間レジスタのレジスタ段の消去が行われる。
さらにスイツチＳ２が再び開かれる。計数出力端子Ａ５
〜Ａｌ４に生じる後続の計数出力によつて、中間レジス
タのレジスタ段は、一方において直接、また他方におい
て比較器Ｃｐの出力信号による制御作用によつて順に制
御される。それによりレジスタ段に接続されたデイジタ
ルアナログ変換器ＤＡＣから比較器Ｃｐに供給されるア
ナログ出力信号は、コンデンサＣＯに記憶された変換す
べきアナログ信号の振幅に徐々に接近するようにする。
この変換方法は、くり返し法とも称し、かつ基本的に公
知である。（例えばドイツ連邦共和国特許出願公開第２
３１５９８６号第１図、米国特許第３２３４５４４号明
細書、ドイツ連邦共和国特許出願公開第２５３４１０９
号明細書参照）。
〜Ａｌ４に生じる後続の計数出力によつて、中間レジス
タのレジスタ段は、一方において直接、また他方におい
て比較器Ｃｐの出力信号による制御作用によつて順に制
御される。それによりレジスタ段に接続されたデイジタ
ルアナログ変換器ＤＡＣから比較器Ｃｐに供給されるア
ナログ出力信号は、コンデンサＣＯに記憶された変換す
べきアナログ信号の振幅に徐々に接近するようにする。
この変換方法は、くり返し法とも称し、かつ基本的に公
知である。（例えばドイツ連邦共和国特許出願公開第２
３１５９８６号第１図、米国特許第３２３４５４４号明
細書、ドイツ連邦共和国特許出願公開第２５３４１０９
号明細書参照）。
このことについてはここではこれ以上説明しない。出力
端子Ａｌ５からの最後の計数出力信号の発生によつて、
中間レジスタＺＲのレジスタ段の内容は、信号発生回路
Ｓａｂを通して出力レジスタＲｅｇ２に転送され、ここ
から出線ＰＣＭａｂを介して転送される。その際図示さ
れていない方法で、例えば交換局に配置された会議ユニ
ツトに達し、ここにおいて別の会議加入者から到米する
ディジタル信号と共に、和信号を形成するため使われる
。しかしレジスタＲｅｇ２から送出された当該の加入者
Ｔｎのデイジタル信号は、アンド素子Ｕ１を介して当該
の動作の場合にシフトレジスタＳｃｈｌ〜Ｓｃｈ３から
成るメモリにも達し、かつこれらのシフトレジスタを通
つた後にアンド素子Ｕ４およびオア素子０ｄを介して図
示された回路装置の第２の入力レジスタＲｅｇｌ２に達
する。シフトレジスタＳｃｈｌ〜Ｓｃｈ３から成るシフ
トレジスタの記憶時間は、前記のように会議ユニツトに
よる和形成の際の処理時間に合わされているので、第２
の入力レジスタＲｅｇｌ２へ転送する時点に、すでにこ
の中央局から第１の入力レジスタＲｅｇｌへこのような
デイジタル和信号が達している。この和信号には、レジ
スタＲｅｇｌ２内にあるデイジタル信号も含まれている
。カウンタＣｔの次の計数サイクルの開始と共に出力端
子ａｌからの計数出力信号によつて、中間レジスタＺＲ
のレジスタ内容が消去される。
端子Ａｌ５からの最後の計数出力信号の発生によつて、
中間レジスタＺＲのレジスタ段の内容は、信号発生回路
Ｓａｂを通して出力レジスタＲｅｇ２に転送され、ここ
から出線ＰＣＭａｂを介して転送される。その際図示さ
れていない方法で、例えば交換局に配置された会議ユニ
ツトに達し、ここにおいて別の会議加入者から到米する
ディジタル信号と共に、和信号を形成するため使われる
。しかしレジスタＲｅｇ２から送出された当該の加入者
Ｔｎのデイジタル信号は、アンド素子Ｕ１を介して当該
の動作の場合にシフトレジスタＳｃｈｌ〜Ｓｃｈ３から
成るメモリにも達し、かつこれらのシフトレジスタを通
つた後にアンド素子Ｕ４およびオア素子０ｄを介して図
示された回路装置の第２の入力レジスタＲｅｇｌ２に達
する。シフトレジスタＳｃｈｌ〜Ｓｃｈ３から成るシフ
トレジスタの記憶時間は、前記のように会議ユニツトに
よる和形成の際の処理時間に合わされているので、第２
の入力レジスタＲｅｇｌ２へ転送する時点に、すでにこ
の中央局から第１の入力レジスタＲｅｇｌへこのような
デイジタル和信号が達している。この和信号には、レジ
スタＲｅｇｌ２内にあるデイジタル信号も含まれている
。カウンタＣｔの次の計数サイクルの開始と共に出力端
子ａｌからの計数出力信号によつて、中間レジスタＺＲ
のレジスタ内容が消去される。
出力端子Ａ２′からの出力信号の発生によつて、第２の
入力レジスタＲｅｇｌ２内にあるデイジタル信号が中間
レジスタＺＲに転送され、従つてデイジタルアナログ変
換器ＤＡＣによつてアナログ信号に変換される。このア
ナログ信号は、次に出力端子Ａ７からスイツチＳ１を閉
じる計数出力信号が生じた際、コンデンサＣに達する。
単一接続の場合には、計数出力端子Ａ２′およびＡ２Ｉ
は、信号を生じない。計数出力端子Ａ２から次に計数出
力信号が生じた際、Ａ２Ｉからの出力信号は消滅してい
るため、スイツチＳ１が開かれる。
入力レジスタＲｅｇｌ２内にあるデイジタル信号が中間
レジスタＺＲに転送され、従つてデイジタルアナログ変
換器ＤＡＣによつてアナログ信号に変換される。このア
ナログ信号は、次に出力端子Ａ７からスイツチＳ１を閉
じる計数出力信号が生じた際、コンデンサＣに達する。
単一接続の場合には、計数出力端子Ａ２′およびＡ２Ｉ
は、信号を生じない。計数出力端子Ａ２から次に計数出
力信号が生じた際、Ａ２Ｉからの出力信号は消滅してい
るため、スイツチＳ１が開かれる。
この時他方において第１の入力レジスタＲｅｇｌ内にあ
りかつ前記のように和信号であるデイジタル信号が、中
間レジスタＺＲに転送される。計数出力端子Ａ３から計
数出力信号が生じるとスイツチＳ２およびＳ３が閉じら
れる。
りかつ前記のように和信号であるデイジタル信号が、中
間レジスタＺＲに転送される。計数出力端子Ａ３から計
数出力信号が生じるとスイツチＳ２およびＳ３が閉じら
れる。
この時点にまだデイジタルアナログ変換器ＤＡＣの出力
端子から発生されかつ差動増幅器Ｄの非反転入力端子に
加わるアナログ和信号からコンデンサｃ内に記憶されか
っ抵抗Ｒ２を介して差動増幅器の反転入力端子に加えら
れるアナログ単一信号が引かれる。
端子から発生されかつ差動増幅器Ｄの非反転入力端子に
加わるアナログ和信号からコンデンサｃ内に記憶されか
っ抵抗Ｒ２を介して差動増幅器の反転入力端子に加えら
れるアナログ単一信号が引かれる。
次に合成信号は、閉じたスイツチＳ３およびローパスフ
イルタＬｐ２を介して、アナログ信号を受取る加入者Ｔ
ｎの受話装置に達する。従つてこの受話装置に、所望の
ように自分以外の３つの会議加入者の成分だけしか含ま
ないアナログ信号が供給されるようになつている。計数
出力端子Ａ３′から計数出力信号が生じると、スイツチ
Ｓ４を介してコンデンサｅが放電される。追加の関係原
特許第１０４８８４０号（特公昭５５−４２７７３）の
特許請求の範囲第１１項の発明において、アナログ信号
を発生する送話装置と、デイジタル・アナログ変換器お
よび中間レジスタを有し繰り返し方式で作動するアナロ
グ・ディジタル変換器と、ディジタル信号送信装置と、
受信信号に対する第１入力レジスタを有するディジタル
信号受信装置と、アナログ信号を再生する受話装置と、
ディジタル・アナログ変換器から送出されるアナログ信
号を、ディジタル信号に変換すべきアナログ信号と比較
する比較器と、およびこれらの装置を所定のタイミング
で送信および受信のために作動接続するカウンタとを備
えた通信装置における加入者用の、アナログ信号からデ
ィジタル信号へおよびデイジタル信号からアナログ信号
への変換用の回路装置を提案したが、本発明は、この回
路装置が会議接続も行なえるようにし、この会議接続の
場合に、送信された自分の信号成分が、受信された和信
号内に含まれないようにするため次のように改善したも
のである。
イルタＬｐ２を介して、アナログ信号を受取る加入者Ｔ
ｎの受話装置に達する。従つてこの受話装置に、所望の
ように自分以外の３つの会議加入者の成分だけしか含ま
ないアナログ信号が供給されるようになつている。計数
出力端子Ａ３′から計数出力信号が生じると、スイツチ
Ｓ４を介してコンデンサｅが放電される。追加の関係原
特許第１０４８８４０号（特公昭５５−４２７７３）の
特許請求の範囲第１１項の発明において、アナログ信号
を発生する送話装置と、デイジタル・アナログ変換器お
よび中間レジスタを有し繰り返し方式で作動するアナロ
グ・ディジタル変換器と、ディジタル信号送信装置と、
受信信号に対する第１入力レジスタを有するディジタル
信号受信装置と、アナログ信号を再生する受話装置と、
ディジタル・アナログ変換器から送出されるアナログ信
号を、ディジタル信号に変換すべきアナログ信号と比較
する比較器と、およびこれらの装置を所定のタイミング
で送信および受信のために作動接続するカウンタとを備
えた通信装置における加入者用の、アナログ信号からデ
ィジタル信号へおよびデイジタル信号からアナログ信号
への変換用の回路装置を提案したが、本発明は、この回
路装置が会議接続も行なえるようにし、この会議接続の
場合に、送信された自分の信号成分が、受信された和信
号内に含まれないようにするため次のように改善したも
のである。
即ち前記アナログ信号からデイジタル信号へおよびデイ
ジタル信号からアナログ信号への変換用の回路装置が、
会議接続を行なえるようにするため、デイジタル信号送
信装置の出力側にメモリを設け、会議接続が形成されて
いる間、デイジタル信号送信装置の有する出力レジスタ
に記憶されているデイジタル信号を中央局へ送信すると
同時に該デイジタル信号を前記メモリに記憶させるよう
にし、該メモリの記憶持続時間を中央局に配置されてい
る会議装置および交換装置の信号処理時間に合わせて調
整できるようにし、さらに前記メモリに第２入力レジス
タを後置接続し、前記メモリから第２入カレジスタ−入
力された記憶内容をデイジタル・アナログ変換器へ転送
してから、第１入力レジスタに記憶されている受信デイ
ジタル信号を該デイジタル・アナログ変換器へ転送する
ようにし、さらに該デイジタル・アナログ変換器の出力
側に減算装置を設け、該減算装置が前記第１および第２
入力レジスタからのデイジタル信号に相応する各アナロ
グ信号の間の差信号を形成し、該差信号を加入者の受話
装置へ送出するようにして、会議接続を行なえるように
構成したのである。
ジタル信号からアナログ信号への変換用の回路装置が、
会議接続を行なえるようにするため、デイジタル信号送
信装置の出力側にメモリを設け、会議接続が形成されて
いる間、デイジタル信号送信装置の有する出力レジスタ
に記憶されているデイジタル信号を中央局へ送信すると
同時に該デイジタル信号を前記メモリに記憶させるよう
にし、該メモリの記憶持続時間を中央局に配置されてい
る会議装置および交換装置の信号処理時間に合わせて調
整できるようにし、さらに前記メモリに第２入力レジス
タを後置接続し、前記メモリから第２入カレジスタ−入
力された記憶内容をデイジタル・アナログ変換器へ転送
してから、第１入力レジスタに記憶されている受信デイ
ジタル信号を該デイジタル・アナログ変換器へ転送する
ようにし、さらに該デイジタル・アナログ変換器の出力
側に減算装置を設け、該減算装置が前記第１および第２
入力レジスタからのデイジタル信号に相応する各アナロ
グ信号の間の差信号を形成し、該差信号を加入者の受話
装置へ送出するようにして、会議接続を行なえるように
構成したのである。
図は本発明による回路装置の実施例を示すプロツク図で
ある。 Ｓｃｈｌ〜Ｓｃｈ３・・・・・・メモ１ハＳａｂ，Ｒｅ
ｇ２・・・・・・ディジタル信号送信装置、Ｒｅｇ２・
・・・・・出力レジスタ、Ｒｅｇｌ２・・・・・・第２
入力レジスタ、ＤＡＣ・・・・・・デイジタル・アナロ
グ変換器、Ｒｅｇｌ・・・・・・第１入力レジスタ、Ｓ
Ｕｂ・・・・・・減算装置、Ｔｎ・・・・・・送話、受
話装置、Ｃｔ・・・・・・カウンタ、Ｃｌ・・・・・・
クロツク発生器。
ある。 Ｓｃｈｌ〜Ｓｃｈ３・・・・・・メモ１ハＳａｂ，Ｒｅ
ｇ２・・・・・・ディジタル信号送信装置、Ｒｅｇ２・
・・・・・出力レジスタ、Ｒｅｇｌ２・・・・・・第２
入力レジスタ、ＤＡＣ・・・・・・デイジタル・アナロ
グ変換器、Ｒｅｇｌ・・・・・・第１入力レジスタ、Ｓ
Ｕｂ・・・・・・減算装置、Ｔｎ・・・・・・送話、受
話装置、Ｃｔ・・・・・・カウンタ、Ｃｌ・・・・・・
クロツク発生器。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号を発生する送話装置と、ディジタル・
アナログ変換器および中間レジスタを有し繰り返し方式
で作動するアナログ・ディジタル変換器と、ディジタル
信号送信装置と、受信信号に対する第１入力レジスタを
有するディジタル信号受信装置と、アナログ信号を再生
する受話装置と、ディジタル・アナログ変換器から送出
されるアナログ信号を、ディジタル信号に変換すべきア
ナログ信号と比較する比較器と、およびこれらの装置を
所定のタイミングで送信および受信のために作動接続す
るカウンタとを備えた通信装置における加入者用の、ア
ナログ信号からディジタル信号へおよびディジタル信号
からアナログ信号への変換用の回路装置において、該回
路装置が会議接続を行なえるようにするため、ディジタ
ル信号送信装置Ｓａｂ、Ｒｅｇ２の出力側にメモリＳｃ
ｈ１〜Ｓｃｈ３を設け、会議接続が形成されている間、
ディジタル信号送信装置の有する出力レジスタＲｅｇ２
に記憶されているディジタル信号を中央局へ送信すると
同時に該ディジタル信号を前記メモリに記憶させるよう
にし、該メモリの記憶持続時間を中央局に配置されてい
る会議装置および交換装置の信号処理時間に合わせて調
整できるようにし、さらに前記メモリに第２入力レジス
タＲｅｇ１２を後置接続し、前記メモリから第２入力レ
ジスタへ入力された記憶内容をディジタル・アナログ変
換器ＤＡＣへ転送してから、第１入力レジスタＲｅｇ１
に記憶されている受信ディジタル・アナログ変換器ＤＡ
Ｃへ転送するようにし、さらに該ディジタル・アナログ
変換器ＤＡＣの出力側に減算装置Ｓｕｂを設け、該減算
装置が前記第１および第２入力レジスタＲｅｇ１、Ｒｅ
ｇ１２からのディジタル信号に相応する各アナログ信号
の間の差信号を形成し、該差信号を加入者の受話装置へ
送出するようにして、会議接続を行なえるようにしたこ
とを特徴とする、アナログ信号からディジタル信号へま
たその逆にディジタル信号からアナログ信号へ変換を行
う回路装置。 ２ 減算装置Ｓｕｂとして差動増幅器Ｄを設け、該差動
増幅器の非反転入力端子（＋）をディジタル・アナログ
変換器ＤＡＣの出力端子に接続し、該差動増幅器の出力
端子を第１スイッチＳ１を介して、差動増幅器の反転入
力端子（−）に接続された記憶装置Ｃに接続可能とし、
この場合該第１スイッチは第２入力レジスタＲｅｇ１２
から転送された記憶内容のディジタル・アナログ変換に
引き続いて短時間閉成されるようにし、前記差動増幅器
の出力端子をさらに第２スイッチＳ３を介して加入者の
受話装置に接続可能とし、この場合該第２スイッチは、
第２入力レジスタＲｅｇ１２からの転送後に第１入力レ
ジスタＲｅｇ１から転送される記憶内容のディジタル・
アナログ変換に引続いて短時間、前記第１スイッチＳ１
と交互に閉成されるようにした、特許請求の範囲第１項
記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2733227A DE2733227C2 (de) | 1977-07-22 | 1977-07-22 | Anordnung zur Umsetzung von Analog-Signalen in Digital-Signale und umgekehrt von Digital-Signalen in Analog-Signale |
| DE000P27332270 | 1977-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5423368A JPS5423368A (en) | 1979-02-21 |
| JPS5917568B2 true JPS5917568B2 (ja) | 1984-04-21 |
Family
ID=6014637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53089296A Expired JPS5917568B2 (ja) | 1977-07-22 | 1978-07-21 | アナログ信号からデイジタル信号へまたその逆にデイジタル信号からアナログ信号へ変換を行う回路装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4162376A (ja) |
| JP (1) | JPS5917568B2 (ja) |
| AT (1) | AT374991B (ja) |
| BE (1) | BE869179R (ja) |
| CH (1) | CH632366A5 (ja) |
| DE (1) | DE2733227C2 (ja) |
| GB (1) | GB2004713B (ja) |
| IT (1) | IT1108978B (ja) |
| NL (1) | NL7807122A (ja) |
| SE (1) | SE426126B (ja) |
| ZA (1) | ZA784095B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4325139A (en) * | 1980-08-28 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Circuit for combining delta modulated signals |
| US4479212A (en) * | 1982-03-12 | 1984-10-23 | At&T Bell Laboratories | Conference circuit |
| GB2134751B (en) * | 1983-01-18 | 1986-07-30 | Plessey Co Plc | Conference bridge |
| GB2183965A (en) * | 1985-12-10 | 1987-06-10 | Weng Pu San | Circuit structure of teleconference |
| US5231629A (en) * | 1990-10-01 | 1993-07-27 | Motorola, Inc. | Full-duplex communication system |
| US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
| US8073395B2 (en) * | 2006-03-07 | 2011-12-06 | Samsung Electronics Co., Ltd. | Channel sensing based on self-signal suppression |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3540037A (en) * | 1967-07-20 | 1970-11-10 | Ibm | Time shared bipolar analog-to-digital and digital - to - analog conversion apparatus |
| US3551600A (en) * | 1968-02-23 | 1970-12-29 | Stromberg Carlson Corp | High capacity,high side-tone suppression,4-wire conference circuit |
| US3889063A (en) * | 1971-08-19 | 1975-06-10 | Phonplex Corp | Multiplexed digital data communication system |
| US3828146A (en) * | 1973-03-22 | 1974-08-06 | Bell Telephone Labor Inc | Time division conference hybrid circuit |
| DE2445092B1 (de) * | 1974-09-20 | 1976-01-22 | Siemens Ag | Verfahren zum verbinden wenigstens dreier teilnehmer einer zeitmultiplex- fernmelde-, insbesondere pcm-fernsprechvermittlungsanlage |
| US3971891A (en) * | 1975-03-14 | 1976-07-27 | Martin Marietta Corporation | Adaptable time division switch |
| DE2534109B2 (de) * | 1975-07-30 | 1979-03-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale |
-
1977
- 1977-07-22 DE DE2733227A patent/DE2733227C2/de not_active Expired
-
1978
- 1978-06-26 AT AT0461278A patent/AT374991B/de not_active IP Right Cessation
- 1978-06-30 NL NL7807122A patent/NL7807122A/xx not_active Application Discontinuation
- 1978-07-06 CH CH736178A patent/CH632366A5/de not_active IP Right Cessation
- 1978-07-17 IT IT25757/78A patent/IT1108978B/it active
- 1978-07-18 ZA ZA00784095A patent/ZA784095B/xx unknown
- 1978-07-20 BE BE189425A patent/BE869179R/xx not_active IP Right Cessation
- 1978-07-21 SE SE7808051A patent/SE426126B/sv not_active IP Right Cessation
- 1978-07-21 JP JP53089296A patent/JPS5917568B2/ja not_active Expired
- 1978-07-21 US US05/926,920 patent/US4162376A/en not_active Expired - Lifetime
- 1978-07-24 GB GB7830809A patent/GB2004713B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NL7807122A (nl) | 1979-01-24 |
| AT374991B (de) | 1984-06-25 |
| CH632366A5 (de) | 1982-09-30 |
| DE2733227C2 (de) | 1986-12-04 |
| SE7808051L (sv) | 1979-03-20 |
| GB2004713A (en) | 1979-04-04 |
| ATA461278A (de) | 1983-10-15 |
| SE426126B (sv) | 1982-12-06 |
| DE2733227A1 (de) | 1979-02-01 |
| ZA784095B (en) | 1979-07-25 |
| GB2004713B (en) | 1982-05-12 |
| IT1108978B (it) | 1985-12-16 |
| JPS5423368A (en) | 1979-02-21 |
| IT7825757A0 (it) | 1978-07-17 |
| BE869179R (fr) | 1979-01-22 |
| US4162376A (en) | 1979-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Viswanathan et al. | Telecommunication switching systems and networks | |
| US4740955A (en) | Communications system having voice and digital data capability and employing a plurality of voice and data buses in main service unit and serial packetized transmission to and from telephones | |
| US3551600A (en) | High capacity,high side-tone suppression,4-wire conference circuit | |
| US3997727A (en) | Time division multiplexed digital switching apparatus | |
| US4052562A (en) | System for control of speech direction in duplex telephone circuits | |
| JPS5853540B2 (ja) | 会議通話方法及び会議回路 | |
| US4119807A (en) | Digital time division multiplex switching system | |
| JPS6182599A (ja) | 電話機とデ−タバスを結合し両方向通信を可能にするための装置 | |
| US4224688A (en) | Digital conference circuit | |
| US5420860A (en) | Volume control for digital communication system | |
| US4555596A (en) | Loudspeaking telephones | |
| US6421443B1 (en) | Acoustic and electronic echo cancellation | |
| US3692947A (en) | Time division switching system conference circuit | |
| JPS5917568B2 (ja) | アナログ信号からデイジタル信号へまたその逆にデイジタル信号からアナログ信号へ変換を行う回路装置 | |
| US3940561A (en) | Simplex intercommunication system and a two-way intercommunication system having an electronic trunking scheme | |
| JPS6123705B2 (ja) | ||
| US5341417A (en) | Integrated PCM-CODEC circuit with telemetering noise elimination | |
| GB2093665A (en) | Mixing low-frequency signals transmitted via different time slots towards the same telephone receiver set | |
| US4757493A (en) | Multi-party telephone conferencing apparatus | |
| JPS5847918B2 (ja) | 時分割交換方式のライン・スイツチ制御装置 | |
| US5414763A (en) | Apparatus and method for providing echo suppression to a plurality of telephones | |
| US6009165A (en) | Full duplex speakerphone system | |
| KR820001580B1 (ko) | 가역성 디지탈-아날로그 변환기를 사용한 연계 통화회로 | |
| KR820001581B1 (ko) | 디지탈-아날로그 및 아날로그-디지탈 변환기능을 가진 연계회로 | |
| EP0059543B1 (en) | Parallel operation of telephone equipment on a digital loop |