JPS5917855B2 - 半導体支持体および半導体支持体を用いた半導体装置の製造方法 - Google Patents
半導体支持体および半導体支持体を用いた半導体装置の製造方法Info
- Publication number
- JPS5917855B2 JPS5917855B2 JP52000475A JP47577A JPS5917855B2 JP S5917855 B2 JPS5917855 B2 JP S5917855B2 JP 52000475 A JP52000475 A JP 52000475A JP 47577 A JP47577 A JP 47577A JP S5917855 B2 JPS5917855 B2 JP S5917855B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- support
- semiconductor support
- protruding pieces
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造にあたつて高精度で、かつ
自動化を可能とする半導体支持体およびこの半導体支持
体を用いた製造方法に関する。
自動化を可能とする半導体支持体およびこの半導体支持
体を用いた製造方法に関する。
5 従来、フィルム等をテープ状となし、この上で連続
的に半導体素子を組み立てるテープキャリヤ方式という
製造方法が知られている。
的に半導体素子を組み立てるテープキャリヤ方式という
製造方法が知られている。
この従来のテープキャリヤ方式は半導体素子にリード線
を取りつける所までは工程を自動化することができる1
0が、組み立てられた半導体素子を回路基板等に取りつ
けて半導体装置とするためには、ひとつひとつの半導体
素子をテープから切り取り、これを回路基板上でそれぞ
れ位置合せをした後に半導体素子のリード線と回路基板
との接合をひとつひとつ15行なわなければならない。
この従来の方法では、半導体装置の回路基板が比較的大
きなもので、半導体素子もそのリード線形状が大きくリ
ード線間隔も荒い場合は取り扱いも容易であるが、高密
度化を要求される半導体装置では、半導体素子自体フ0
も小さくなり実際の製造では位置合せやリード接合時
の取り扱いが困難になるとともに、半導体装置の製造工
程の自動化もできなかつた。本発明は、上記従来の欠点
を解決するもので、半導体素子をテープ状の半導体支持
体の上に組みノ5 立て、そのまま順番こ半導体素子を
回路基板に取りつけ、その後半導体素子と半導体支持体
を切り離すことのできる半導体支持体と、この半導体支
持体を用いた半導体装置の製造方法を提供し、以下にそ
の一実施例を図面とともに説明する・■01は可撓性を
有する有機絶縁フィルムをテープ状に形成した半導体支
持体である。
を取りつける所までは工程を自動化することができる1
0が、組み立てられた半導体素子を回路基板等に取りつ
けて半導体装置とするためには、ひとつひとつの半導体
素子をテープから切り取り、これを回路基板上でそれぞ
れ位置合せをした後に半導体素子のリード線と回路基板
との接合をひとつひとつ15行なわなければならない。
この従来の方法では、半導体装置の回路基板が比較的大
きなもので、半導体素子もそのリード線形状が大きくリ
ード線間隔も荒い場合は取り扱いも容易であるが、高密
度化を要求される半導体装置では、半導体素子自体フ0
も小さくなり実際の製造では位置合せやリード接合時
の取り扱いが困難になるとともに、半導体装置の製造工
程の自動化もできなかつた。本発明は、上記従来の欠点
を解決するもので、半導体素子をテープ状の半導体支持
体の上に組みノ5 立て、そのまま順番こ半導体素子を
回路基板に取りつけ、その後半導体素子と半導体支持体
を切り離すことのできる半導体支持体と、この半導体支
持体を用いた半導体装置の製造方法を提供し、以下にそ
の一実施例を図面とともに説明する・■01は可撓性を
有する有機絶縁フィルムをテープ状に形成した半導体支
持体である。
2はこの半導体支持体1に2本の片持ちはり出し形の突
出片3、3を残して略E形になるように設けた穴で、こ
の穴2はテープの方向に互いに間隔を有して多数、”5
−連に設けられている。
出片3、3を残して略E形になるように設けた穴で、こ
の穴2はテープの方向に互いに間隔を有して多数、”5
−連に設けられている。
4、4は細い幅の金属箔導体で形成したリード線で、前
記突出片3、3のそれぞれに直角に交差して、多数が互
いに平行に並んで固着され、かつこのリード線4の両端
は突出片3の幅を越えて前記穴2の空間◆こ突出してい
る。
記突出片3、3のそれぞれに直角に交差して、多数が互
いに平行に並んで固着され、かつこのリード線4の両端
は突出片3の幅を越えて前記穴2の空間◆こ突出してい
る。
5,5は前記半導体支持体1の両縁にそれぞれ一列に設
けられたスプロケツト穴である。
けられたスプロケツト穴である。
ここで半導体支持体1に形成した有機絶縁フイルムとし
ては、厚さ約0.1mmのポリイミド樹脂フイルムを用
いたが、他にもポリエステルフイルム等可撓性を有する
絶縁フイルムが用いられる。またりード線4は、厚さ約
35μの銅箔を用いて、フオトエツチング法により幅約
50μ、リード線間ピツチ約100μに形成され、錫ま
たは金によりメツキが施されたものである。第2図は前
記半導体支持体1に半導体素子6を取りつける工程を示
したものである。
ては、厚さ約0.1mmのポリイミド樹脂フイルムを用
いたが、他にもポリエステルフイルム等可撓性を有する
絶縁フイルムが用いられる。またりード線4は、厚さ約
35μの銅箔を用いて、フオトエツチング法により幅約
50μ、リード線間ピツチ約100μに形成され、錫ま
たは金によりメツキが施されたものである。第2図は前
記半導体支持体1に半導体素子6を取りつける工程を示
したものである。
半導体素子6は、例えばシリコンチツプ7に形成された
ダイオードアレイ、半導体集積回路素子等で、このひと
つの面には金で突起状となした接続端子8,8が設けら
れている。上記半導体素子6は、前記略E形の穴2に順
次取りつけられるよう同一の間隔で他のテープ状体の上
にひとつずつ設けられている。前記半導体素子6の接続
端子8,8と前記半導体支持体1のリード線4,4とは
熱圧着により接合される。このとき、リード線4に錫メ
ツキが施してあれば、接続端子8の金の突起との間で金
−錫共晶による接合となり、リード線4に金メツキが施
してあれば、金一金の熱圧着接合となる。また半田によ
る接合方法も可能である。この工程は自動化され、半導
体素子6は順次半導体支持体1上でリード線4,4を接
合した形に組み立てられてゆく。第3図は組み上がつた
半導体素子6を取りつけた半導体支持体1を用いて回路
基板9にこの半導体素子6を接合する工程を示したもの
である。
ダイオードアレイ、半導体集積回路素子等で、このひと
つの面には金で突起状となした接続端子8,8が設けら
れている。上記半導体素子6は、前記略E形の穴2に順
次取りつけられるよう同一の間隔で他のテープ状体の上
にひとつずつ設けられている。前記半導体素子6の接続
端子8,8と前記半導体支持体1のリード線4,4とは
熱圧着により接合される。このとき、リード線4に錫メ
ツキが施してあれば、接続端子8の金の突起との間で金
−錫共晶による接合となり、リード線4に金メツキが施
してあれば、金一金の熱圧着接合となる。また半田によ
る接合方法も可能である。この工程は自動化され、半導
体素子6は順次半導体支持体1上でリード線4,4を接
合した形に組み立てられてゆく。第3図は組み上がつた
半導体素子6を取りつけた半導体支持体1を用いて回路
基板9にこの半導体素子6を接合する工程を示したもの
である。
回路基板9は印刷配線等が施された基板である。この上
に前記半導体支持体1を、そのリード線4,4側の面が
対向するように近づけ、半導体支持体1を動かすことに
よつて半導体素子6と回路基板9の配線パターンとの位
置合せを行なつた後、熱圧着または半田づけなどの方法
でリード線4,4と配線部分との接合を行なう。ひとつ
の半導体素子についてリード線4,4と回路基板9との
接合が完了したのち、半導体支持体1の突出片3,3の
つけ根付近でこの突出片3,3を切析し、半導体支持体
1から半導体素子6を分離する。このようにして順次半
導体素子6を回路基板9上へ接合し、半導体装置を製造
する。上記の実施例では、半導体装置の製造にめたつて
、回路基板9上にリード接合する時半導体素子6の保持
、位置合せ、送りなどをスプロケツト穴5,5を利用し
て半導体支持体1を保持することにより行なうことがで
きるため、半導体素子6の形状や寸法にかかわらず、確
実で精度の高い製造技術を実現できる。
に前記半導体支持体1を、そのリード線4,4側の面が
対向するように近づけ、半導体支持体1を動かすことに
よつて半導体素子6と回路基板9の配線パターンとの位
置合せを行なつた後、熱圧着または半田づけなどの方法
でリード線4,4と配線部分との接合を行なう。ひとつ
の半導体素子についてリード線4,4と回路基板9との
接合が完了したのち、半導体支持体1の突出片3,3の
つけ根付近でこの突出片3,3を切析し、半導体支持体
1から半導体素子6を分離する。このようにして順次半
導体素子6を回路基板9上へ接合し、半導体装置を製造
する。上記の実施例では、半導体装置の製造にめたつて
、回路基板9上にリード接合する時半導体素子6の保持
、位置合せ、送りなどをスプロケツト穴5,5を利用し
て半導体支持体1を保持することにより行なうことがで
きるため、半導体素子6の形状や寸法にかかわらず、確
実で精度の高い製造技術を実現できる。
特に第3図に示したように、半導体素子6同士が極めて
接近して回路基板9上に接合される高密度の半導体装置
においては、半導体支持体1に略E形の穴2があり、そ
の中で半導体素子を保持しているのは、2本の片持ちは
り出し形の突出片3,3であつてこの突出片3,3の一
端は半導体支持体1の本体から離れているので、フイル
ム体からなる半導体支持体1をその町撓性を利用して大
きく曲げることにより半導体素子6を接近させて回路基
板9上へ接合しやすくすることができる。即ち、突出片
3,3が片持ち形であるため半導体支持体1上での半導
体素子6同士の間隔11に比べ、回路基板9上に接合さ
れた後の半導体素子6同士の間隔12の方をより小さく
することが容易となり、特に高密度自動化に大きな効果
がある。例えば高密度の半導体装置として、多数のダイ
オードアレイを用いてマトリクス回路を形成した感熱記
録ヘツドでは、記録密度を上げるために1m1L当り4
〜10イ固のダイオードアレイを接続する必要があり、
この場合に上記実施例の半導体支持体1を用いれば特に
効果が大きく、従来の数倍の能率を実現することができ
た。また半導体支持体1を保持したまま、半導体素子6
の組み立ても半導体装置への接合をも行なうことができ
るので半導体素子から半導体装置までの一貫しこ工程の
自動化が可能となるすぐれた特徴を有している。以上の
ように本発明は、可撓性有機絶縁フイルム体に相互に間
隔を有して設けた一連の略E形の穴と、この略E形の穴
を形成する2本の片持ちはり出し形の突出片のそれぞれ
に、この突出片と交差して突出片の幅から両端を突出さ
せて設けた多数の細幅金属導体からなるリード線とを有
して形成した半導体支持体と、さらにこの半導体支持体
に半導体素子を取りつけ、回路基板上に前記りード線を
接合した後、この半導体素子を半導体支持体から切断分
離する製造方法とにより、半導体素子を高密度に接合す
る場合でも、前記突出片が片持ちはり出し形であるので
、半導体支持体を曲げながら保持して高精度にかつ効率
的に行なうことができるとともに、半導体素子から半導
体装置まで一貫した工程の自動化が実現できる優れた半
導体支持体および半導体支持体を用いた半導体装置の製
造方法を提供するものである。
接近して回路基板9上に接合される高密度の半導体装置
においては、半導体支持体1に略E形の穴2があり、そ
の中で半導体素子を保持しているのは、2本の片持ちは
り出し形の突出片3,3であつてこの突出片3,3の一
端は半導体支持体1の本体から離れているので、フイル
ム体からなる半導体支持体1をその町撓性を利用して大
きく曲げることにより半導体素子6を接近させて回路基
板9上へ接合しやすくすることができる。即ち、突出片
3,3が片持ち形であるため半導体支持体1上での半導
体素子6同士の間隔11に比べ、回路基板9上に接合さ
れた後の半導体素子6同士の間隔12の方をより小さく
することが容易となり、特に高密度自動化に大きな効果
がある。例えば高密度の半導体装置として、多数のダイ
オードアレイを用いてマトリクス回路を形成した感熱記
録ヘツドでは、記録密度を上げるために1m1L当り4
〜10イ固のダイオードアレイを接続する必要があり、
この場合に上記実施例の半導体支持体1を用いれば特に
効果が大きく、従来の数倍の能率を実現することができ
た。また半導体支持体1を保持したまま、半導体素子6
の組み立ても半導体装置への接合をも行なうことができ
るので半導体素子から半導体装置までの一貫しこ工程の
自動化が可能となるすぐれた特徴を有している。以上の
ように本発明は、可撓性有機絶縁フイルム体に相互に間
隔を有して設けた一連の略E形の穴と、この略E形の穴
を形成する2本の片持ちはり出し形の突出片のそれぞれ
に、この突出片と交差して突出片の幅から両端を突出さ
せて設けた多数の細幅金属導体からなるリード線とを有
して形成した半導体支持体と、さらにこの半導体支持体
に半導体素子を取りつけ、回路基板上に前記りード線を
接合した後、この半導体素子を半導体支持体から切断分
離する製造方法とにより、半導体素子を高密度に接合す
る場合でも、前記突出片が片持ちはり出し形であるので
、半導体支持体を曲げながら保持して高精度にかつ効率
的に行なうことができるとともに、半導体素子から半導
体装置まで一貫した工程の自動化が実現できる優れた半
導体支持体および半導体支持体を用いた半導体装置の製
造方法を提供するものである。
第1図は本発明の半導体支持体の一実施例を示す斜視図
、第2図は半導体支持体に半導体素子を取りつける工程
の説明図、第3図は半導体支持体を用いて半導体素子を
回路基板に接合する工程の説明図である。 1・・・・・・半導体支持体、2・・・・・・穴、3・
・・・・・突出片、4・・・・・・リード線、6・・・
・・・半導体素子、9・・・・・・回路基板。
、第2図は半導体支持体に半導体素子を取りつける工程
の説明図、第3図は半導体支持体を用いて半導体素子を
回路基板に接合する工程の説明図である。 1・・・・・・半導体支持体、2・・・・・・穴、3・
・・・・・突出片、4・・・・・・リード線、6・・・
・・・半導体素子、9・・・・・・回路基板。
Claims (1)
- 【特許請求の範囲】 1 可撓性有機絶縁フィルム体に相互に間隔を有して設
けた一連の略E形の穴と、この略E形の穴を形成する2
本の片持ちはり出し形の突出片のそれぞれに、この突出
片と交差して突出片の幅から両端を突出させて設けた多
数の細幅金属導体からなるリード線とを有したことを特
徴とする半導体支持体。 2 可撓性有機絶縁フィルム体に相互に間隔を有して設
けた一連の略E形の穴と、この略E形の穴を形成する2
本の片持ちはり出し形の突出片のそれぞれに、この突出
片と交差して突出片の幅から両端を突出させて設けた多
数の細幅金属導体からなるリード線とを有する半導体支
持体に、半導体素子を前記リード線と前記半導体素子の
接続端子とを接合することにより取りつけ、さらに回路
基板上に前記リード線を接合した後前記半導体素子を前
記半導体支持体から切断分離することを特徴とする半導
体支持体を用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52000475A JPS5917855B2 (ja) | 1977-01-05 | 1977-01-05 | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52000475A JPS5917855B2 (ja) | 1977-01-05 | 1977-01-05 | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5385159A JPS5385159A (en) | 1978-07-27 |
| JPS5917855B2 true JPS5917855B2 (ja) | 1984-04-24 |
Family
ID=11474797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52000475A Expired JPS5917855B2 (ja) | 1977-01-05 | 1977-01-05 | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917855B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731633A (en) * | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
| AU4857493A (en) * | 1992-09-16 | 1994-04-12 | James E. Clayton | A thin multichip module |
| JP2812627B2 (ja) * | 1992-10-30 | 1998-10-22 | 三菱電機株式会社 | テープキャリア、半導体装置試験方法及び装置 |
| US7598760B1 (en) | 2008-05-21 | 2009-10-06 | Qualitau, Inc. | High temperature ceramic die package and DUT board socket |
-
1977
- 1977-01-05 JP JP52000475A patent/JPS5917855B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5385159A (en) | 1978-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589810B1 (en) | BGA package and method of fabrication | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US4949158A (en) | Semiconductor device | |
| JPWO1999035683A1 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH0982741A (ja) | チップキャリアの構造およびその製造方法 | |
| JPS5917855B2 (ja) | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 | |
| US3978516A (en) | Lead frame assembly for a packaged semiconductor microcircuit | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| US6006981A (en) | Wirefilm bonding for electronic component interconnection | |
| JPH0558657B2 (ja) | ||
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JPH01309362A (ja) | マルチチツプ半導体装置 | |
| JP4257534B2 (ja) | 半導体装置の製造方法 | |
| JP2507564B2 (ja) | マルチチップ半導体装置とその製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP2553615B2 (ja) | フィルムキャリア | |
| JPH01128532A (ja) | 半導体装置の製造方法 | |
| JPS5854499B2 (ja) | 半導体装置の製造方法 | |
| JPH0331086Y2 (ja) | ||
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP3508683B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6343897B2 (ja) | ||
| JPH033972Y2 (ja) | ||
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH04241447A (ja) | 半導体モジュール |