JPS59178980A - インバ−タ用ベ−ス電流ドライブ回路 - Google Patents
インバ−タ用ベ−ス電流ドライブ回路Info
- Publication number
- JPS59178980A JPS59178980A JP58054417A JP5441783A JPS59178980A JP S59178980 A JPS59178980 A JP S59178980A JP 58054417 A JP58054417 A JP 58054417A JP 5441783 A JP5441783 A JP 5441783A JP S59178980 A JPS59178980 A JP S59178980A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base current
- drive circuit
- current drive
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランジスタイ／ノ＜−夕に係り、特に主回
路に訃けるパワートランジスタのベース゛電流ドライブ
回路に関する。
路に訃けるパワートランジスタのベース゛電流ドライブ
回路に関する。
従来例の５構成とその問題点
一般にパワートランジスタのスイッチング時間金短かく
することにより、インパークの制御性が同上し、又、パ
ワートランジスタの熱損失を低減することが出来る。
することにより、インパークの制御性が同上し、又、パ
ワートランジスタの熱損失を低減することが出来る。
パワートランジスタのスインチング時間を短かくするた
めには、そのベース′屯流を高速に制御する必要がある
。
めには、そのベース′屯流を高速に制御する必要がある
。
パワートランジスタのスイッチフグ時間は、遅延時間（
ｄｅｌａｙ ｔｉｍｅ ）、上昇時間（ｒｉｓｅ ｔｉ
ｍｅ ）、蓄積時間（ｓｔｏｒａｇｅ ｔｉｍｅ ）、
及び降下時間（ｆａｌｌｔｉｍｅ ）により表わされる
が、特に蓄積時間及び降下時間が長く問題となる。これ
らはベース電流の波形によって大きく左右され、そのた
め、従来より種々のベース電流ドライブ回路が考案され
ている。
ｄｅｌａｙ ｔｉｍｅ ）、上昇時間（ｒｉｓｅ ｔｉ
ｍｅ ）、蓄積時間（ｓｔｏｒａｇｅ ｔｉｍｅ ）、
及び降下時間（ｆａｌｌｔｉｍｅ ）により表わされる
が、特に蓄積時間及び降下時間が長く問題となる。これ
らはベース電流の波形によって大きく左右され、そのた
め、従来より種々のベース電流ドライブ回路が考案され
ている。
第１図に従来例として最もシンプルなベース電流ドライ
ブ回路を示す。第１図において、入力信号がホトカプラ
Ｐｈ１に入るとトランジスタＱ２カＯＦＦ Ｌ、パワー
トランジスタＱ１が０Ｎ−Ｊ−る様になっている。この
時、パワートランジスタＱ１のベース電流は、抵抗Ｒ１
を通りパワートランジスタＱ１のベースエミッタを経て
タイオードＤ１に流れ込むが、この：祭、コンデンサＣ
１の両端電圧はダイオードＤ１の順方向電圧と等しくな
る。
ブ回路を示す。第１図において、入力信号がホトカプラ
Ｐｈ１に入るとトランジスタＱ２カＯＦＦ Ｌ、パワー
トランジスタＱ１が０Ｎ−Ｊ−る様になっている。この
時、パワートランジスタＱ１のベース電流は、抵抗Ｒ１
を通りパワートランジスタＱ１のベースエミッタを経て
タイオードＤ１に流れ込むが、この：祭、コンデンサＣ
１の両端電圧はダイオードＤ１の順方向電圧と等しくな
る。
次にパワートランジスタＱ１がＯＦＦする動作を説明す
る。ホトカプラＰｈ１のホトトランジスタがＯＦＦする
と、トランジスタＱ２がＯＮ ｌ、、コンデンサＣ１に
蓄わえられている電荷によって、パワートランジスタＱ
１のベース・エミッタ間に逆バイアス電圧が印加され、
この際、パワートランジスタＱ１に蓄積されたキャリア
を吸収し、蓄積時間及び降下時間を短かくする様な構成
としている。
る。ホトカプラＰｈ１のホトトランジスタがＯＦＦする
と、トランジスタＱ２がＯＮ ｌ、、コンデンサＣ１に
蓄わえられている電荷によって、パワートランジスタＱ
１のベース・エミッタ間に逆バイアス電圧が印加され、
この際、パワートランジスタＱ１に蓄積されたキャリア
を吸収し、蓄積時間及び降下時間を短かくする様な構成
としている。
第２図にこの回路におけるパワートランジスタＱ１のベ
ース′電流波形を示す。一般にパワートランジスタの蓄
積時間及び降下時間を短かくするためには、パワートラ
ンジスタに蓄積されたキャリアを急激に吸収してやる必
要かあり、それは逆バイアス覗圧を急激に印加すること
により実現できる。
ース′電流波形を示す。一般にパワートランジスタの蓄
積時間及び降下時間を短かくするためには、パワートラ
ンジスタに蓄積されたキャリアを急激に吸収してやる必
要かあり、それは逆バイアス覗圧を急激に印加すること
により実現できる。
こノ時、パワートランジスタのベース電流は、エミッタ
よりベースの方間に流れ、これが第２図における−より
である。一般に−よりは逆バイアス電圧を大きくするほ
ど、又、逆バイアス電圧を急瞬に印加するほど大きく流
れ、パワートランジスタの蓄積時間及び降下時間が短か
くなる。ただし、パワートランジスタの逆バイアス電圧
は、・ぐワートランジスタのメーカーより、その上限が
−ｖＢＥ として規制されており、又、この逆・くイ
アスミ圧を大きくすることは、ベース電流ドライブ回路
の損失を増大させる結果となるため、好ましくない。
よりベースの方間に流れ、これが第２図における−より
である。一般に−よりは逆バイアス電圧を大きくするほ
ど、又、逆バイアス電圧を急瞬に印加するほど大きく流
れ、パワートランジスタの蓄積時間及び降下時間が短か
くなる。ただし、パワートランジスタの逆バイアス電圧
は、・ぐワートランジスタのメーカーより、その上限が
−ｖＢＥ として規制されており、又、この逆・くイ
アスミ圧を大きくすることは、ベース電流ドライブ回路
の損失を増大させる結果となるため、好ましくない。
従って、パワートランジスタの逆バイアス電圧を印加す
るスピードを上げることにより、大きな−ＩＢ を流し
、パワートランジスタラ速やかＫＯＦＦ することが望
ましい。
るスピードを上げることにより、大きな−ＩＢ を流し
、パワートランジスタラ速やかＫＯＦＦ することが望
ましい。
第１図の回路において、パワートランジスタＱ１をＯＦ
Ｆする瞬間について考察すると、トランジスタＱ２のコ
レクタ電流は抵抗Ｒ１から流れ込む電流とパワートラン
ジスタＱ１より流入する一ＩＢ との和になる。この電
流を１１ とすると、この１１ を流した状態におい
てもトランジスタＱ２が完全にＯＮする様に抵抗Ｒ２の
抵抗値を選択しておけば、トランジスタＱ１に逆バイア
ス電圧を速やかにかけることか出来る。ただし、トラン
ジスタＱ２をＯＦＦする際、そのスピードが遅くなると
いう欠点がある。
Ｆする瞬間について考察すると、トランジスタＱ２のコ
レクタ電流は抵抗Ｒ１から流れ込む電流とパワートラン
ジスタＱ１より流入する一ＩＢ との和になる。この電
流を１１ とすると、この１１ を流した状態におい
てもトランジスタＱ２が完全にＯＮする様に抵抗Ｒ２の
抵抗値を選択しておけば、トランジスタＱ１に逆バイア
ス電圧を速やかにかけることか出来る。ただし、トラン
ジスタＱ２をＯＦＦする際、そのスピードが遅くなると
いう欠点がある。
又、第１図に示す回路の大きな欠点の一つに、抵抗Ｒ１
による消費電力が大きいことがあげられる。抵抗Ｒ１は
そもそもパワートランジスタＱ１にベース電流を供給す
る電流を制限するためのものであるが、パワートランジ
スタＱ１をＯＦＦ させた時にもトランジスタＱ２を通
って抵抗Ｒ１に電流が流れ続ける。
による消費電力が大きいことがあげられる。抵抗Ｒ１は
そもそもパワートランジスタＱ１にベース電流を供給す
る電流を制限するためのものであるが、パワートランジ
スタＱ１をＯＦＦ させた時にもトランジスタＱ２を通
って抵抗Ｒ１に電流が流れ続ける。
発明の目的
本発明は、上述の点に鑑みてなされたもので、非常に高
速で動作し、且つ、消費′准力が小さいベース′電流ド
ライブ回路を安価に提供することを目的とする。
速で動作し、且つ、消費′准力が小さいベース′電流ド
ライブ回路を安価に提供することを目的とする。
発明の構成
本発明は、エミッタ及びベースをそれぞれ共通接続した
Ｎ’ Ｐ Ｎタイプの第１トランジスタ及びＰＮ’Ｐタ
イプの第２トランジスタと、第１及び第２トランジスタ
のベースに直接接続されたＮ Ｐ Ｎタイプの第３トラ
ンジスタを・備え、第１及び第２トランジスタのエミッ
タをパワートランジスタのベースニ接続し、パワートラ
ンジスタをＯＦＦ させた時には、パワートランジスタ
のべ〜スミ流制限用抵抗に電流を流さないようにしたも
のである。
Ｎ’ Ｐ Ｎタイプの第１トランジスタ及びＰＮ’Ｐタ
イプの第２トランジスタと、第１及び第２トランジスタ
のベースに直接接続されたＮ Ｐ Ｎタイプの第３トラ
ンジスタを・備え、第１及び第２トランジスタのエミッ
タをパワートランジスタのベースニ接続し、パワートラ
ンジスタをＯＦＦ させた時には、パワートランジスタ
のべ〜スミ流制限用抵抗に電流を流さないようにしたも
のである。
実施例の説明
以下本発明の一実施例を、第３図により説明する。
第３図において、ベース電流ドライブトランジスタＱ３
及びＣ４は、互いのベース及びエミッタが１げ、Ｊ妾１
妾続され、Ｃ３のコレクタにベース′亀流■用限低抗Ｒ
４が接続される。トランジスタＱ３及びＣ４のエミッタ
とパワートランジスタＱ１のベースが直接接続され、パ
ワートランジスタＱ１のエミッタと、ベース電流ドライ
ブ回路のグランドＧとの間に２個直列接続されたダイオ
ードＤ１及びＤ２とそれらのダイオードと並列にコンデ
ンサＣ１を接続する。Ｖ”、！：Ｇとの間には、直流電
源が接続される。
及びＣ４は、互いのベース及びエミッタが１げ、Ｊ妾１
妾続され、Ｃ３のコレクタにベース′亀流■用限低抗Ｒ
４が接続される。トランジスタＱ３及びＣ４のエミッタ
とパワートランジスタＱ１のベースが直接接続され、パ
ワートランジスタＱ１のエミッタと、ベース電流ドライ
ブ回路のグランドＧとの間に２個直列接続されたダイオ
ードＤ１及びＤ２とそれらのダイオードと並列にコンデ
ンサＣ１を接続する。Ｖ”、！：Ｇとの間には、直流電
源が接続される。
い丑ホトカプラＰｈ１に信号が人力し、そのホトトラン
ジスタがＯＮすると、トランジスタＱ５がＯＦＦするこ
とにより、トランジスタＱ３がＯＮし、パワートランジ
スタＱ１にベース電流が供給され、パワートランジスタ
Ｑ１はＱＮする。
ジスタがＯＮすると、トランジスタＱ５がＯＦＦするこ
とにより、トランジスタＱ３がＯＮし、パワートランジ
スタＱ１にベース電流が供給され、パワートランジスタ
Ｑ１はＱＮする。
この時、Ｃ４のトランジスタのベース・エミッタ間′覗
圧は負にバイアスされ、トランジスタＱ４はＯＦＦ
ｌ、ている。Ｃ３のトランジスタは飽和領域で使用され
、完全にＱＮしているため、発熱は小さい。
圧は負にバイアスされ、トランジスタＱ４はＯＦＦ
ｌ、ている。Ｃ３のトランジスタは飽和領域で使用され
、完全にＱＮしているため、発熱は小さい。
次ニ、パワートランジスタＱ１をＯＦＦする動作を説明
する。ホトカプラＰｈ１のホトトランジスタをＯＦＦす
ると、トランジスタＱ５がＯＮし、トランジスタＱ３＆
びＣ４のベース・エミッタ電圧は逆転し、トランジスタ
Ｑ４がＱＮし、トランジスタＱ３は逆バイアス状態とな
ってＯＦＦする。
する。ホトカプラＰｈ１のホトトランジスタをＯＦＦす
ると、トランジスタＱ５がＯＮし、トランジスタＱ３＆
びＣ４のベース・エミッタ電圧は逆転し、トランジスタ
Ｑ４がＱＮし、トランジスタＱ３は逆バイアス状態とな
ってＯＦＦする。
この時、パワートランジスタＱ１のベース・エミッタ間
にはコンデンサＣ１の両端電圧により逆バイアス電圧が
印加され、−よりがトランジスタ０４及びＣ５を通って
流れるが、この際Ｑ４のトランジスタは、一種のエミッ
タホロワとして使用されているため、活性領域（不飽和
状態）にある。
にはコンデンサＣ１の両端電圧により逆バイアス電圧が
印加され、−よりがトランジスタ０４及びＣ５を通って
流れるが、この際Ｑ４のトランジスタは、一種のエミッ
タホロワとして使用されているため、活性領域（不飽和
状態）にある。
これは重大な特長で、トランジスタＱ４は出力インピー
ダンスが低く、又、動作スピードも非常に高速である。
ダンスが低く、又、動作スピードも非常に高速である。
従って、トランジスタＱ５がＯＮＬり瞬間に、まずトラ
ンジスタＱ ４７＞Ｋ○Ｎし、パワ。
ンジスタＱ ４７＞Ｋ○Ｎし、パワ。
−トランジスタＱ１に逆バイアス電圧を高速で印加でき
、大きな−よりを流すことが出来る。トランジスタＱ３
は飽和頭載で使用しているため、ＯＦＦ するスピード
がやや遅いが、トランジスタＱ４の出力インピーダンス
が低いため、トランジ；ｌ’Ｑ４の動作が優先され、ト
ランジスタＱ３ｔ７）ＯＦＦ する際の時間遅れは影
響しない。
、大きな−よりを流すことが出来る。トランジスタＱ３
は飽和頭載で使用しているため、ＯＦＦ するスピード
がやや遅いが、トランジスタＱ４の出力インピーダンス
が低いため、トランジ；ｌ’Ｑ４の動作が優先され、ト
ランジスタＱ３ｔ７）ＯＦＦ する際の時間遅れは影
響しない。
寸だ、Ｃ５のトランジスタのスピードであるが、このト
ランジスタには小さな電流しか流れないため、高速に動
作し問題とならない。
ランジスタには小さな電流しか流れないため、高速に動
作し問題とならない。
次ニ、ハワートランシスタＱ１（７）ベース・エミッタ
間に印加される逆バイアス電圧の大きさであるが、ここ
で、ダイオードＤＩ、Ｄ２の逆方向電圧降下をそれぞれ
■ｆ１．■ｆ２とし、トランジスタの０４のベースエミ
ッタ間電圧を（−ＶＢＥ ）とじトランジスタＱ５のコ
レクタエミッタ飽和電圧を ■ＣＥ （ｓａｔ ）とす
ると、パワートランジスタＱ１に印加される逆バイアス
電圧ＥＲは ＥＲ＝Ｖｆ、＋Ｖ７２（’ＢＥ） ”ＣＥ（ｓａｔ）と
なる。ここで、ダイオードＤＩ、Ｄ２と直列にダイオー
ドを追加すれは、パワートランジスタＱ１に印加する逆
バイアス電圧を上げることが可能である。
間に印加される逆バイアス電圧の大きさであるが、ここ
で、ダイオードＤＩ、Ｄ２の逆方向電圧降下をそれぞれ
■ｆ１．■ｆ２とし、トランジスタの０４のベースエミ
ッタ間電圧を（−ＶＢＥ ）とじトランジスタＱ５のコ
レクタエミッタ飽和電圧を ■ＣＥ （ｓａｔ ）とす
ると、パワートランジスタＱ１に印加される逆バイアス
電圧ＥＲは ＥＲ＝Ｖｆ、＋Ｖ７２（’ＢＥ） ”ＣＥ（ｓａｔ）と
なる。ここで、ダイオードＤＩ、Ｄ２と直列にダイオー
ドを追加すれは、パワートランジスタＱ１に印加する逆
バイアス電圧を上げることが可能である。
抵抗Ｒ３は、コンデンサＣ１の電圧が、０とならない様
にするためのものである。
にするためのものである。
抵抗ＩＲ４に流れる電流は、トランジスタＱ３がＯＦＦ
している時間は流れないため、第１図に示す従来例
の回路に比べ消費電力は小さくなる。
している時間は流れないため、第１図に示す従来例
の回路に比べ消費電力は小さくなる。
発明の詳細
な説明した様に本発明によれは、非常に高速に動作し、
低消費電力で安価なインバータ用ベース゛厄流ドライブ
回路を提供することができる。
低消費電力で安価なインバータ用ベース゛厄流ドライブ
回路を提供することができる。
第１図は従来のベース電流ドライブ回路の一例を示す回
路図、第２図は一般的なパワートランジスタのベース電
流波形図、第３図は本発明の一実施例を示すベース電流
ドライブ回路の回路図である。 Ｑｌ・・・・・・パワートランジスタ、Ｃ３・・・・・
第１トランジスタ、Ｃ４・・・・・第２トランジスタ、
Ｃ５・・・・・・第３トランジスタ、Ｃ１・・・・・・
コンデンサ、Ｄｌ。 Ｄ２・・・・・ダイオード、Ｒ３，Ｒ４，Ｒ５・・・・
・・抵抗。
路図、第２図は一般的なパワートランジスタのベース電
流波形図、第３図は本発明の一実施例を示すベース電流
ドライブ回路の回路図である。 Ｑｌ・・・・・・パワートランジスタ、Ｃ３・・・・・
第１トランジスタ、Ｃ４・・・・・第２トランジスタ、
Ｃ５・・・・・・第３トランジスタ、Ｃ１・・・・・・
コンデンサ、Ｄｌ。 Ｄ２・・・・・ダイオード、Ｒ３，Ｒ４，Ｒ５・・・・
・・抵抗。
Claims (1)
- トランジスタインバータにおける主回路パワートランジ
スタのベース電流ドライブ回路において、エミッタ及び
ベースをそれぞれ共通接続したＮＰＮタイプの第１トラ
ンジスタ及びＰＮＰタイプの第２トランジスタと、前記
第１及び第２トランジスタのベースに直接接続されたＮ
Ｐ ｘｑタイプの第３トランジスタと、主回路パワー
トランジスタのエミッタとベース電流ドライブ回路用マ
イナス電源との間に接続された逆バイアス印加相′改源
を備工、前記第２トランジスタのコレクタとｎｑ記第３
トランジスタのエミッタをベース電流ドライブ回路用マ
イナス電源に接続し、前記第１及び第３トランジスタの
コレクタをそれぞれ抵抗を介″してベース電流ドライブ
回路用プラス゛成源に接続し、共通接続された第１及び
第２トラスジスタのエミノメ紫玉回路パワートランジス
タのベースに接続したインバータ用べ°−ス電流ドライ
ブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054417A JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054417A JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178980A true JPS59178980A (ja) | 1984-10-11 |
| JPH0669297B2 JPH0669297B2 (ja) | 1994-08-31 |
Family
ID=12970122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054417A Expired - Lifetime JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669297B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181787U (ja) * | 1984-10-31 | 1986-05-30 | ||
| JPS61236367A (ja) * | 1985-04-11 | 1986-10-21 | Nippon Electric Ind Co Ltd | スイツチングレギユレ−タ |
| DE3625689A1 (de) * | 1985-07-30 | 1987-02-12 | Mitsubishi Electric Corp | Basissteuerschaltung in einem transistor-wechselrichter |
| US5347444A (en) * | 1992-10-30 | 1994-09-13 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter |
| US5535115A (en) * | 1992-10-30 | 1996-07-09 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter wherein floating time is reduced |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742589U (ja) * | 1980-08-20 | 1982-03-08 |
-
1983
- 1983-03-29 JP JP58054417A patent/JPH0669297B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742589U (ja) * | 1980-08-20 | 1982-03-08 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181787U (ja) * | 1984-10-31 | 1986-05-30 | ||
| JPS61236367A (ja) * | 1985-04-11 | 1986-10-21 | Nippon Electric Ind Co Ltd | スイツチングレギユレ−タ |
| DE3625689A1 (de) * | 1985-07-30 | 1987-02-12 | Mitsubishi Electric Corp | Basissteuerschaltung in einem transistor-wechselrichter |
| DE3625689C2 (de) * | 1985-07-30 | 1997-09-11 | Mitsubishi Electric Corp | Basissteuerung in einem Transistor-Wechselrichter |
| US5347444A (en) * | 1992-10-30 | 1994-09-13 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter |
| US5535115A (en) * | 1992-10-30 | 1996-07-09 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter wherein floating time is reduced |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669297B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755741A (en) | Adaptive transistor drive circuit | |
| JPH0669297B2 (ja) | インバータ用ベース電流ドライブ回路 | |
| JPS6159566B2 (ja) | ||
| JPH0482319A (ja) | 論理回路 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| US4598244A (en) | Switching regulator | |
| JPH0669141B2 (ja) | 入力回路 | |
| US5850158A (en) | Actively regulated totem pole TTL output stage | |
| JPH028550Y2 (ja) | ||
| JPH0575438A (ja) | 相補型エミツタフオロワ | |
| RU2073935C1 (ru) | Комплементарная биполярная схема и-не | |
| JP2564054Y2 (ja) | スイッチング電源 | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JPS591007B2 (ja) | パワ−スイツチングトランジスタクドウカイロ | |
| JPH03268609A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| JP2853278B2 (ja) | 駆動回路 | |
| JPH0158757B2 (ja) | ||
| JPS60140926A (ja) | 論理回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JP2805949B2 (ja) | スイッチング出力回路 | |
| JPH0610414Y2 (ja) | 低飽和電圧型シリーズレギュレータ | |
| JPH02183320A (ja) | 電圧安定化回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JPS59151526A (ja) | スイツチング回路 |