JPS59181564A - 集積回路半導体装置の製造方法及びそれにより作られた集積回路半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本元明は半導体装＋ｔ、殊にセルファラインされ／こコ
ンタクトを其える集積回路の製造方法に関するものであ
る。

従来技術の説明 大規模ＭＯ８集積回路は、しばしば−・っの半導体チッ
プ上に数十個の尺ｏ　Ｓ　Ｆ　Ｅ　Ｔを肩するが、これ
は半導体材料の表面上に横たわるＦ２緑ノ鐸を貫通して
この半縛体伺利の能動領がｊ及び受動領域に至る多数の
祷８電注コンタクトを有し、回路ライン間並びに個々の
トランジスタ髄累のソース−ドレイン領域及びゲート電
極に必要な電気接続を与えるようにする必要がある。し
かし、従来技術を用いたのでは、半導体材料内に過大な
寸法の導電区域を設け、これらの２：４竜区域上に横た
わる絶縁層を貫ぬく可！戎、り大きなコンタクト開口を
設け、マスクの整列の公差を与えるようにする必要があ
る。

この結氷、集積密度が低くな９、可成ｐ大きなチップ面
積を必−冴とする。

大規模集積回路装置でＭＯ３ＦＥＴ要素の数が、急速に
増大すると共に、各ＭＯ３ＦＥＴ浪素の寸法合手さくす
るだけでなく、必要なコンタクトの寸法を小さくする努
力が払われてきた。

；Ｐ、　ｉ７ｐ体装：）べ、の品度を１胃大させ、マス
ク整列の問題を軽減するー・っの方法は、過大な寸法の
コンタク（゛−７スタを用いて１セルフアライン」され
たコンタタト開「Ｊを形成するものである。一般に、セ
ルファラインきれたコンタクトは過大な寸法のコンタク
トマスクを用いてマスク整列の固唾すヲ除去することに
よ多形成される。コンタクトはコンタクトマスクのコン
タクト開口内にコンタクトが完全にコンタクトすべき領
域内に納するように形成し、隣接する区域と短絡しない
ようにする。

漠Ｍ”Ｔ　ｔｌ−１４、過大な寸法のコンタクトマスク
カコノタタトすべき領域を取υ囲む領域を露出させるに
しても、形成されるコンタクトはコンタクトすべき領域
内に完全に納まるため、コンタクトはセルファラインさ
れる。しかし、従来技術では、過大な寸法のコンタクト
マスクがコンタクトに隣接するフィーベルト酸化物の、
一部を露出させるにしても・コンタクト開口の周縁は少
なくとも］側で（し２ばしば３個の側で）フィールド酸
化物により境界つけされていた。このような半導体装置
は、例えば、米国特許第３．［ｉ４８，１２５号第５フ
欄第５９〜６６行並びに米国特許第：３　、９　］　３
　、２　］　］号及び第ａ、９３１３．８５８号に言己
載されている。しかし、このような従来技術の半２Ｎ一
体装置では、フィールド酸化物によシ境界づけされたコ
ンククト縁でしかセルフアラインメントの％徴が活かせ
ない。これらの従来技術の方法ではゲート領域に瞬接す
るコンタークト縁又は相互接続ラインに隣接するコンク
クト縁はセルファライン風には形成できない。

この問題の一部を解決する第２の試みが、Ｊ。

Ｅｉｅｃｔｒｏｃｈｅｍ、　　Ｓａｃ、　　５ｏｌｉｄ
　　５ｔａｔｅ　　５ｃｉｅｎｃｅ　　ａｒ＋ｄＴｅｃ
ｈｎｏｌｏｇｙ　ｉ　］、　２５　答ｉ　３号、］９７
８年３月、第・Ｊ・７１〜４・７２頁に記載され−Ｃい
るが、これはゲート材料を多結晶シリコンとし、この側
面と上面に薄い二酸化ノリコン（５ｉｎ２）　Ｊ苫をコ
ーディングし、この二酸化ンリコン層を多結晶シリコン
ケートとゲート領域の上方に形成されるメタライゼイシ
ョン相互接続ラインとの間の電気絶縁として役立てる。

しかし、これは不満足なことが判明している。盈し、こ
れは後の処理時にできる８１０２Ｊビ１の降服や破損の
ために生ずる短絡を除去できないからである。なお、ゲ
ート電極の側面や上面に薄い酸化物；箭を用いることは
米国特許第・ル、１０３，４１５号及び第４．１．６９
，２７０号にも開示されている。

本発明は上述した問題及び他の問題を克服し、ＭＯＳ）
ランジスタ敦累幽シの面積が従来可能であったのよシも
相当拠小さい集積密度の高い大規模集積回路装置を作る
手段を提供するのに加えていくりかの他の利点も提供す
る。また、不発明は、ＭＯ３ＦＥＴ要素のンースードレ
イン領域を拡散技術又はイオン注入技術で形成できるこ
のような高集積密度装置を製造できるようにする。

本発明の原理によれば、セルファラインされたコンタク
ト金具え、集積回路装置を形成するＭ　ＯＳ　Ｉｉ’　
Ｅ　Ｔ要素がゲルト材料を覆う内部保護層が形成される
方法により半導体基板内に作られる。

この保護層ハ後のプロセス工程の時ゲートを保護し、ゲ
ート絶縁層を無傷に保ち、これによりゲートと４電性の
相互接続ラインとが短絡するのを防ぐ。

セルファラインされ／Ｃコンククトを用いる従来技術の
装置と異々シ、本発明により形成されるソースコンタク
ト及びドレインコンタクトは、過大な寸法のコンタクト
マスクＺ５≦フィールド酸化物、ゲート電極及び相互接
続ラインを露出させることがあっても、全ての１ｎ（］
而でセルファラインされる。

このように＋個の全ての側面でソースコンタタ）・及び
ドレインコンタクトがセルファラインされる結果、ソー
ス及びドレインを一層近芒くできると共にゲート電極に
直接隣接させることができ、これににり各トランジスタ
の寸法を実′λ的に小さくでき、得られる集積回路のバ
ソギング密度を実質的に筒めることができる。

本発明方法の予備工程は従来の製造技術を用いる。フィ
ールド酸化物区域にトランジスタ゛冴累用の活性区域開
口を形成した後、この活性区域開口内にポリシリコンゲ
ート区域を形成する。多に？ｉ晶シリコン（しげしげ「
ポリシリコン」又は「ボ１月□と呼ばれる）７８酸性相
互接続ラインも同時且つ選１１〈的に七由シ活性区域開
口に近接又は隣ジ合わせて一ノーｆ−ルド酸化物上に形
成する。

・本発明の一実ｌ？ｉｔｉ例（嬉３Ｃ〜１１．Ｃ図９で
は、ポリシリコンゲートと導Ｐｌｆ、性の相互接況ライ
ンの−Ｉ翻ｔｆｊに薄い作画窒化シリコン（「窒化物」
と称する）層を設ける。この窒化物はゲート及び−万の
ソース−、ドレイン領域にしようと意図する区域から１
ｔｉｔ去する。θζにイオン拡散技術によりソース−ド
レイン領域を形成する。この時周知の態様でポリシリコ
ンゲートがマスクとして働らく。この次に、ゲー　トと
ンースードレイン領域の島田されたシリコン＋Ｉ′＋ｉ
−，１：に厚い保護酸化物層を形成−Ｊ−る。この厚い
保護酸化物層は絶縁ＰｖＸ層内に過大な寸法の孔が形成
さ！しる時内部で短絡が生ずるのを防１にする。

本発明のもう一つの実施例（第３ｄ〜１．３　ｄ図）で
ｔ」二、ポリシリコンゲートと導電性の相互接続う・ｆ
ノとをその一ヒ面及び（ｊｌ１１面上に形成された窒化
シリコン層で保護する。次に、拡散技術によシンー゛ス
ートレイン領域を形成し、その後で全チノグーヒに酸化
物エッチストッパの薄い保護層を設ける。

次に全チップにリンを含浸させ／こガラス（’ＰＶＸ）
の標準的な層全塗布し、このＰＶＸ　ノ曾土にコンタク
トマスクをのせてＰＶＸ及び酸化％）エソチス）・ツバ
とをエッチし去り、保護窒化物層を残し、必要なソース
−ドレインコンタクト開口を形成する。

この長いＰｖＸエッチの間ポリゲート区域は薄い窒化物
保：４層により侵蝕てれるのが防がれる。

本発明のもう一つの実施例（第３ｅ〜１４・０図）で（
・、土、ポリゲートとボリイ目互接続ラインとを保護す
る厚い酸化物壁を形成する新しい技術が開示される。こ
れらの厚い保護酸化物壁は、先ず多＆ｆ晶シリコン層に
トレンチ全形成し、次にこのトレンチ内のポリ層の島田
した部分を１裳化することによシ形成される。次に下１
ｔｉｌｌのポリ層の部分を除去し、ポリ層の残っている
部分が厚い保護酸化物壁を有するポリゲートとポリ相互
接続ライ／とを形成する。

ソース−ドレインコンタクｌ−開［ｉを形成するの１Ｖ
′Ｃ１吏月」さ扛る７５スタも、ポリシリコン什互接キ
光うイフ／：Ｉノタクト開「」を形成するのに使用σれ
る“７スクもυ」成す大きな開１コを用い、ｌり１望の
コンタクト１．（域と整合ν１ｊちセルフアラインメン
トできるようになっている。作歌ｊ（はコンタクト１Ｊ
ｉｊ口の月４成時にゲート区域（〆こ対する保護を刀え
、メクラ・［セーションコンタクト、ゲート、ポリシリ
コン　ライン及びノース−ドレイン領域間の短絡を防＋
）−する。このｊＨ’）３の何カ［１的々内１１シ保護
により、ポリシリコンゲート、ポリシリコン　ライン及
びコンタクト１５ｉ’ｉ　Ｉ−１を正しく整列きせるの
に牧求さイする−７ス電′ノダ公点は従来技術における
よりもずつと９咬し２く・７くなり、コンタクト開１コ
を形成するため（ＩＣコンタクトマスクを置く場合異常
に近くするべく公差（ｒよ必要でＣよなくなる。このよ
うに本発明はＪＡｉ位面偵当り侠素が一！１７Ｊ密にパ
ックされ、それでいて歩市せりが一］Ｔｈ７．ｕ、；い
集４（ＩＦ（回路装置を製造する上での問題η・太’ｕ
ｉ；ｉに軽減する。

゛し”ｒｆ’Ｊ　’ｊ−ると、本足明の目的（は、コン
タクトが全、ての側面でセルファラインされている半導
体装置を形成する改良された方法を提供し、コンタクト
、ケート、ソース−トレイン領域及び魯′五Ｖ４二の相
互接続ライン間の間隔を小さくし、これにより一層密に
バックされた半導体装置の製造を容易にする方法を提供
し、標準的な拡散技術又はイオン注入技術を用いてソー
ス−トレイン領域にドープする方法を提供し、標準的な
半導体製造設備で容易にｉ！ＩＩ　１ＩＩＩＩでさる方
法を提供し、セルファラインされたコンタクトを具え、
集槓督度が筒い大規模半導体装置の生産歩止まりを著し
く高くする万１去を提供するにある。

図面につき本発明を評却１に説明する。

第１図は従来技術のＭＯＳ　）ランジスタ１０の平面図
を示したものでろるが、この従来技術のＭＯ３ｔ・ラン
ジスタ１０はセルファラインされていないソースコンタ
クト１２、ドレインコンタクト１４・及びゲートコンタ
クト１６を有する。各ソ−スコンタクト１２．ドレイン
コンタクト１．４及びゲー　ト　コンタクト］６は面積
をできるだけ小さくし、１汀頼注のある低抵抗の市気接
銃を与えるようにしなければならない。従来技術の裂ノ
魚技術でこのようなコンタクトを形成するに当っては整
合公差を−りえるために、下側に延在するソース−ドレ
イン領域］８を最小コンタクト面積よりも（口当に太き
くし、コンタクトの正しい位置合せができるようにする
必要がある。例えば、従来からの製造技術を用いる時は
、必要最小限のコンタクトマスタを有−ｒるドレインコ
ンタクト］４を作るために、このコンタクトの全側面の
周りに（Ｌ。

及びＬ２で示ず〕均一な公差を設けることが必要どなる
。同じように、従来技術の製造技術を用いる時は、ドレ
イン領域１４・とゲート電極２０との間が電気的に短絡
ターるのを防ぐために、コンタクト縁とポリシリコン縁
との間に予じめ定められた最小間隔（Ｌ８）をとるノ必
要がある。このようにこれらの従来技術では公差を必要
とするため、第」図に示す」：うにＭＯ３半導体装置は
可成９太きくなる。そしてこのような従来技術の半導体
装置を含む乗積回路を作ると、大きな、東積冶度の低い
乗積回路しか得られない。

本発明に係るセルファライン　コンタクト？＋１いて作
られた単一のＭＯＳ　）ランジスタ１０　ａ　ｃ４成で
きるチップ面積の減少を第２図に示す。図示したように
コンタクトマスタ１７ａはウェハ上に形成される。重要
なことは、図示（７たように、ノースコンタクト１２ａ
とドレインコンタクトＪイａとは信頼できる低抵抗ｍ、
気接続を与えるために必要な最小間接を准するが、ンー
スードレイン頭Ｊヴ１８ａの境界及びポリゲート領域２
０ａの境界と目動的に整列させられることである。回じ
ように、ゲートコンタク）１６ａも必９最小限度の面積
を有するが、ポリゲート領域２０ａと自動的に整列させ
られる。公魚Ｌ□、Ｌ２はゼロになり、ソース−ドレイ
ン領域１８ａとポリ領域２０ａとは各々これまで従来技
術の製造技術でＩコ］’　ｆｊトであった幅と長さに比
較して幅と長さの寸法を小さくできている。

また、各コンタクトは−こルファライン（ｉｌｌチ、過
大なζｊ−法の一７スクがコンタクトすべき領域を囲む
区域を露光するにしても、完全にコンタクトすべ＠’ｐ
ｊｆ４或内に納する）であるから、コンタクトどうしの
間の間隔々びコンタクトと隣接する導電区域との間の間
ｌく肖は従来技術の装置で必要とされ／こ間隔よりも小
さくでき、これによシ本発明により作られる半？、ｑ体
模１”ハ嗜て必要な全チップ面積は更に小さくなる。

以下第３ａ〜１８ａ図につき、本発明の第１のＶ（施例
によるセルファラインされたコンタク）・ヲ貝える牛轡
体装置の製造１：文術と、得られる構造と全説明−丈る
。

第３ａ図に示すように、＜１００＞結晶力位を有し、抵
抗率が２５〜５０Ω・ぼの範囲内にちるＰ形つ−Ｃハの
ような半導体基板２２を出発材料として；１」いる。他
の適当な基板を用いることもできる。

基板２２を周知のり７セ様で約５００〜１．００ＯＡ厚
の第］の酸化物層２４で覆う。この第１の酸化物層２４
は例えば、乾燥しｆＣ酸素雰囲気内で約１０〜１５分間
約１０５０°で熱酸化することにより基板２２上に形成
することができる。この第１の酸化物層２４の上に、周
知の態様で、はぼ等しい厚さの第２のシリコン窒化物層
２６全形成する。この第２のシリコン窒化物層２６は半
導体技術で周知の通例の低圧化学気相類Ｍ（ＣＶＤ）技
術で形成する。なお、こ九については５ｏｌｊ−ｄ　Ｓ
ｔａｔｅＴｅｃｈｎｏｌｏｇｙ　、　ｌ　９　ｑ　７年
４月Ｍ、＠６３〜７０頁にのっているＲｏｓｉｅｒの”
　Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　０ｖＩ）Ｐｒｏｄｕｃｔ
ｉｏｎ　Ｐｒｏｃｅｓｓｅｓ　ｆｏｒ　Ｐｏ１ｙ　、　
Ｎ１−ｃｒｉｄｅ　ａｎｄＯχｉｄｅ　”と題する論文
に記載されており、この論文をこ＼で参考文献として引
用する。

フィールド酸化物マスク（図示せず〕を用いて、第１の
酸化物層２４と第２のシリコン窒化物１輪２６をパター
ニングする（第４ａ図）。先ず、周知の技術（汐すえば
、リンｈψで選択エツチングする）を用いてフィールド
区域から窒化物層２６をとり除く。次に、所望とあらば
、緩衝剤を加えたフッ化水素酸でエツチングするような
周知の技術を用いてフィールド区域から酸化物層２４を
取シ除く。

次に、（点線２８で示すように）ホウ素のような】第１
当なドーパントをドーピングする。ドーピング１ノベル
は所望のフィールドしきい値レベルが達成さ７するりに
適当７ｔものとする。所望とあらば１．−知の拡散技術
又はイオン注入技術によシフイールド全ドーピングする
。重要なととは、酸化ｖ！Ｊ層２４をフィールド区域か
ら塩９除かない場合は、この酸化物ｌ？々２４を貝ぬく
イオン注入によシフイールドを・ドーピングすることで
ある。典型的なフィールドしきい値レベルは１２Ｖであ
シ、ドーピングレベルは約５．３　Ｘ　１０　　イオン
／ＣＩＩｔ２？！ｌ−用いる。

次に、第５ａ図に示すように、例えば、湿った酸素内で
約１０００　”Ｏで約９０分間熱酸化することによシ、
フィールド区域内に可成ｐ厚い（約８　、　ＯＩ）　（
１〜］０．（１００Ａ）の゛フィールド酸化物３０を成
長させる。このフィールド酸化物の成長はフィールドド
ーパント２８を更にフィールド酸化物３０の下で基板２
２内に押しやる。典型的な半導体構造では、゛フィール
ド酸化物３０は第５ａ図に示すような構造をしており、
孔、活件区域９９を画成する開口を有し、この活性区域
９９内にＭＯ８＋−ランジスタが形成される。このタイ
プの代表的なフィールド酸化物の形ｆＪｚについては、
例えば、米国竹許第８，９３６，８５８号）で記載があ
る。

フィールド酸化物８０が形成でれた後、前述したように
、適当なエッテャントで元の窒化物層２６と元のゲート
酸化物層２・）とを取シ除く（図示せず）。この後で、
例えば、小−臓（例えば２〜３嘱）の１ｌＧ１１に：含
む乾燥した酸素′５プ囲気内で約１０５０−０で約２０
分間ウェハを酸化し、活性区域内に約５０ＯＡ厚の新ら
しいゲー　ト酸化物鳩３２を形成する。この酸化中にフ
ィールド酸化物３０の厚さも僅かながら増大する。しか
し、このフィールド酸化物の厚さの増大は重装ではない
。

第６ａ図に示すように、例えば、通ｎの低圧蒸着技術を
用いて、ダート酸化物層３２とフィールド酸化物３０と
を含む半導体装置の全表びｒ＋　１に傳い（例えば、１
５０〜．３０ＯＡ、）のンリコン窒化物層３４を形成す
る。半導体装置の安定性を増しく即ち、′１６：萌が窒
化物層内にトラップされるのを減らす９．１ａ次のホト
レジスト層が一ノ＠容易にウェハに固着するようにする
ため、窒化物Ｉｆｊ３４の上面を乾燥した酸素雰囲気−
内で約９５’０”Ｏで約３〜Φ時間酸化し、蟹化物層３
４の面上に薄い（約５０〜］００’Ａ）の酸化物層を形
成する。後に一層詳細に説明するように、この薄い酸化
物層はまた導電性の多結晶シリコン　ラインに対するコ
ンタクト開口を形成する際にも使用される。しかし、図
面を明瞭ならしめるため、この薄い酸化物層は図示して
いない。斯くして、第６ａ図は所望の厚さの新しいゲー
ト酸化物層３２と窒化物層３４を示す。しかし、第８ａ
図に示した適当な厚さの元のゲート酸化物層２４と窒化
物層２６とはゲート誌竜体として用いることもできるこ
とを理Ｍ−Ｊれたい。

更に第６ａ図につき述べると、こ＼でマスキングと、適
当なエンハンスメント注入及びディプレッション注入を
行ない、形成されつつあるトランジスタのしきい値電圧
を確定することもできる。

本発明のこの実施例の次の段階では、第７ａ図に示すよ
うに、ウェハの全面上例約３０００〜５０００Ａ犀の多
結晶シリコン（ポリ）奢３６ｉ、（Ｊ形成する。このポ
リ層３６は、例えば、半導体産業で周知の標準的な蒸着
プロセスで形成する。次にこのポリ層３６に適当なドー
パント（例えば、リン）をドーピングし、そのｊ３　？
Ｉｊ：率を約２０〜３０Ω／口迄上げる。

次に周知のマスキング技術とエツチング技術とを用いて
不所望なボｌＪ　ノｍ　、’４６の部分を除去し、これ
により（第８ａ図に示すように）活性区域内にゲート電
極３８を画成し、フィールド酸化物３゜の上に］１固又
は複数個のゲーＦ　’ｉＮｉ’、極３８に１毀接する相
互接続ライン４０を１■１成する。ポリ層３Ｉ３は、例
えば、ＯＦ、プラズマでエツチングする。ゲート３８を
マスクとして用いて周知ｊのイオン注入技術によｐ１第
９ａ図に垂直な矢印で示したように、ドーパントイオン
を基板２２に注入し、ゲート酸化物８２の直下の基板２
２内に多結晶ノリコンゲート３８０両側にンース領域４
．２とドレイン頭１４７ｖ　４−１・とを形成する。

次の工程では、第１．　Ｏａ図に示すように、窒化物層
３４：　’ＩＣより酸化から保護されているウニ・・の
部分を除いて他の全てのＭ（５分と共にポリグーＨ８と
ポリ相す接続ライン４０を酸化する。このようにして全
ての側面と、ポリゲート区域３８及び隣接するポリ相互
接続ライン４０を含む全てのボリノＨ電注区域の上に二
酸化シリコンの層４・６が成長する。この酸化物層１・
６の厚さは約３０００Ａであり、ゲート酸化物８２の厚
さ５００Ａよりも（（４当ｔこ厚い。この酸化物層４・
６は次の処理時にポリグ−１−３８とポリ相互接続ライ
ン４０とを保軸する。

この酸化物層４６は、例えば、湿った酸素内で約！Ｊ　
！ｉ　０　’（、Ｅで約６０〜９０分間熱酸化すること
により形成される。これと同時に窒化物層３・ルの上に
ｉｌ、ｌさが約５０〜］　００　Ａの薄い酸化物層（図
示せず）が形成される。この薄い酸化物層は、後に詳し
く説明するように、相互接続コンタクトを形成する時に
役立つ。

これ′まだ第１（）ａ図に示すように、次の工程では、
例えば、前述した低圧ＯＶＤ技術を用いて・約］００〜
３００Ａ厚の薄い保護窒化物Ｊ＠４８を形成する。この
窒化“吻層１・８はフィールド酸化物３０、ソース領域
＋２、ドレイン領域１４、ポリゲート３８及びポリ相互
後続ライン４・Ｏを含む全構体を覆う。この窒化物層４
・８は鏝に以后の５７Ｊ￥理Ｉ程時にフィールド酸化物
３０及び保護ポリ酸［ヒ物Φ６を保護する上で大事な役
目を果たす。

窒化物層４８を形成した後、周知の技術を用いて相当に
厚い（杓１．０，０ＯＯＡ　）のホスホシリケートガラ
ス（ＰＶＸ）の層５０で覆う　（第１１ａ図ふＰＶＸ、
５０はその下側の区域をプごに形成されるメタライズ層
力・ら’？ｔＬ気的に絶縁グーるのに役立つ。このＰＶ
Ｘ５０は、しＩ］えば、半導体並業で周知の通常の蒸着
技術により形成する。

ソース−ドレインコンタクト用の第１のコンタクト　マ
スク（図示せず）をｐｖｘ４５ｏにつけ、適当なエッチ
ャント（例えば、緩衝剤を加えたフッ化水素酸）を用い
て、第１．２　ａ図に示すよウニ、ンースードレインコ
ンタクト区域内のＰＶＸ屏５（）を取り除く。ＰＶＸ／
ｅ５０全エッチするのＱこ使用される緩衝剤を加えたフ
ッ化水素酸は窒化物層３４．及び４８には影響せず、こ
のため酸化物層３２及び４・６並びに窒化物層３４・上
に形成された薄い酸化物層（図示せず）は可成シ長い（
即ち、約３分間）　Ｐ　Ｖ　Ｘ　Ｊ’（’４５０のエッ
チの際保、冷される。

従来技術の方法ｔ」、このエラグ一時に酸化物層：３２
及び・１．６を保護せず、これらの酸化物層３２及び４
６をｊｔ日易するおそれがあった。次に適当なエッチャ
ント（例えば、ＣＦ、プラズマ）を用いて、第１８ａ図
に示すように、ノース−ドレイン　コンタクト開口内の
窒化物層３李及び４・８をエッチする。重沙なことは、
窒化物に対するエッチャントとしてＯＦ、プラズマを用
いても、ｐｖｘ７ｇ５ｏ、フィールド酸化物３０又は保
護酸化物４６はあまり侵されないことである。蓋し、こ
れらは町成り厚いからである。このグラズマエツチャン
トは〜またコンタクト開１０内の窒化物層３４上に形成
された薄い酸化物層（図示ぜ）“）も取り除くが、ゲー
ト酸化′彷３２には損傷紮与えない。薔し、このゲート
酸化物３２は窒化物層３４が取り除かれた後の非濱に旬
い期間を除いて、エツチング時には蝦什物膚３４によシ
保獲ハれるからである。

次に、例えば、約１分間、援価削を刈１え／こフッ１ヒ
水累酸によりエツチングすることに上り、第１」・ａ図
に示すように、コンタクト区域からグー）・酸化物３２
を取り除く。取残なことに、ポリグー）・３８を保ａ咳
する酸化物層４６は取り除かえするゲート酸化物３２よ
ｐ著しく　ｉ、’１．　＜、このためゲート酸化物３２
を除去する際保護酸化物４６が損傷されることはないこ
とである。この無傷ｑ）保ＹＯ？Ｊ化物４・６全用いて
、後に、ポリゲート３８に短絡することなしにソース−
ドレイン　コンタクト　メタライズ鳩をデポジットする
。保、ｉ！傘化物層４８を用いないと、時間がか＼るＰ
ＶＸ層５ｏをエツチングする詩作１化物４６が損傷され
、後に形成されるソースコンタタ陣メタライズ層とゲー
トＸ（８との間に短路を生ずる２それがある。

今＆　Ｆｉｉｌのコンタクト　マスク　と同じ態様でウ
ェハに第２のコンタクトマスク（図示せず）・を゛つけ
、ポリ相互接続ライン４ｏに対する電気接Ｕ；のための
コンタクト開口を形成する。この第２のコンタクト　マ
スクは同時に前に形成されたンースードレイン　コンタ
クト開口に」：９ｈ出されたＲ４を冶い、保護する。例
えば、緩衝剤を加えたフン化水素酸のような適当なエッ
チャントを用いて相ｌｒ１接続コンタクト開口からＰＶ
Ｘ層５ｏを取や除く（第１５ａ図）。この可成り長い（
例えば、３分）ＰＶＸ層５ｏのエツチングの際、窒化物
層３４・及び４８はケート酸化物８２、−フィールド鹸
化物３０及び相互接続保護酸化物４６を保護する。

次に、例えば、リン酸のような適当々エンチャントを１
月いて窒化物層４Ｉ８を取９除く（第１．６　ａ図）。

前述したように第１のフンタクト　マスク　との関保て
使用されたに　Ｉ！’　プラズマではなく、リン酸を用
いるとＶ化物層４−８はエツチングされるが、窒化物層
３４・上に形成された薄い酸化物層（図示せず）はエツ
チングされない。このようにして窒化物層３４上に形成
された薄い酸化物層（図示ぜず）は窒化物層・１・８を
取り除く際窒化物層３４がエラ・ナンダされないように
し、窒化物層４８は除去され、斯くして保護酸化物４６
は露出きれるが、窒化物層３４は無傷のまメ残る。次に
、例えば、緩衝剤を加えられたフン化水素酸を用いて、
ボリイ１１互接続ライン４０から保護酸化物層４６を取
り除き、ポリ相互接続ライン４，０を露出させる（躯１
７ａ図９゜これと同時に前にポリ層３４上に形成きれて
いた薄い酸化物層（図示ぜず〕も取り除かれる。重要な
ことは、保護酸化物層・多６を取り除く際、窒化＊＃３
＋がゲート酸化物３２とフィールド酸化物３０に損傷が
及ぶのを保護し、斯くして後に形成すべき金嬉相互接続
線とンースードレイン領域４４とが市、気的に短絡する
のを防ぐ。

これにより第１７８１図に示したように、ＰＶＸ７ｎ５
０、窒化物層４８及び保強酸化物層４６で保護されたポ
リゲート８８を具える半導体装置が残る。

コンタクト開口はソース領域４．２とポリ相互接Ｕｒ。

ライン４０とを露出させる。勿論、所望とあらば、ンー
スードレイン　コンタクト　開口を形成する？？ｉＪに
ポリ相互接続ライン用コンタクト開口を形成してもよい
。

今度は標準的な製造技術を用いてコンタクト区域に金属
のような導電性材料をデポジットし、第１８ａ図に示す
ように、半導体装置上の所望の相互接続パターン（典型
的には金属）の一部としてコンタクト５２及び５４を形
成する。一般に、メタライゼイシミンは装置の表面上に
置かれた金属（典型的にはアルミニウム又はアルミニウ
ム合金うを蒸発させ、この金属を適渦なマスキング技術
とエツチング技術とを用いてバターニングすることによ
り半導体装置上に形成する。金属をバターニングするだ
めの適当なエッチャントは酢酸、硝酸及びリン酸に周知
の金属を溶かしたエツチング液を含む。次に周知の態様
で半導体装置の表面上にスクラッチ保護層（図示せず〕
を形成する。次に１−１１知の態様でこのスクラッチ保
護層に開口を形成し、外ｇＢの装置と電気的に相互接続
できるようにする。

第２の実施例 第３ｂ、−１８’ｉ１図により示す本発明の第２の実施
例では、第３ｂ〜６ｂ図の初期工程は第３ａ〜６ａ図の
工程と同じである。しかし、この第２の実施例はソース
領域及びドレイン領域を形成するのに周知の拡散技術を
Ｈ４いている。第】の実施例につき前述したプロセスを
用いて棟々の層が形成され、取り除かれる。従って、こ
れらの工程の説明は繰り返さない。

第７ｂ図に示すように、基板２２上にフィールド酸化物
３０とゲート酸化物３２とを形成する。

学化物屓３４の上のウェハ上に、例えば、周知の通例の
低圧ＣＶＤ法により、代表的厚烙が３０００〜５０００
　Ａのボリノ→８６を形成する。次にＭｉＪ述・したよ
うにこのポリ層３６にドーピングしてその導電率を高め
る。この後で８１Ｊ述したように多結晶シリコン層３６
の上に厚さが約１０００〜２０００Ａの、従ってゲート
窒化物Ｊ＠３４よりも相当に厚い窒化物層５６を形成す
る。

次に、第８ｂ図に示すように、ポリマスク（図示せず）
と周知のエツチング技術とを用いることにより２個の工
程プロセスで多結晶シリコン層８６にパターンをつけ、
ゲート区域と相互接続ラインと全形成する。先ず、例え
ば、リン酸によりエツチング］２て♀化物層５６の不所
望な部分を除去し、次に、例えば、ＯＦ４プラズマによ
シエッチングしてポリ層３６の不所望な部分を除去する
。こうするとフィールド酸化物３０によシ囲せれた活性
区域内にドーピングされた多結晶シリコンゲート８８を
有し、フィールド酸化物８０上に隣接するポリ相互接続
ライン４メ０を有する第８ｂ図に示したような構造が得
られる。ポリゲート３８とポリ相互接続ライン４０とは
いずれも上面に窒化物層５６を残している。

仄の工程では、第≦）９図に示すように、ポリゲート：
３８とポリ相互接続ライン４０とを酸化して、それらの
側面に厚さが約８００ＯＡの酸化物／ｅ　４・６を形成
する。この酸化は、例えば、周知の技術を用い、チェン
バ内で単純な熱酸化を行なうことに今度は、拡散技術を
用いることによシソース領域４２とドレイン領域４４と
を形成する。先ず、適当々周知のマスキング技術とエツ
チング技術とを用いて、第１０ｂ［ｌＫ示すように、ポ
リゲート１つ８とポリ相互接続ライン４０との一トを除
いて全表面からゲート酸化物ルで３４をエソナし去る。

この時ゲート酸化物３８と相互接続ラインづ・０との上
面には厚い窒化物層５６が残る。次に、第１１１）図に
示すように、ポリゲート３８を囲む全ての区域からゲー
ト酸化？／Ｉ層３２を除去する。次に、周知の拡散技術
金剛いてソース領域４．２とドレイン領域４４とを形成
する。この拡散に絖いて、第１２ｂ図に示すように、拡
散されたソース領域４２とドレイン領域４４との上に、
厚さが約５０ＯＡの新規の薄いゲート酸化物層５８を形
成する。

第］−２１）図に示すように、この構体の上に薄い（例
えば、１５０〜３００Ａ）保護窒化物層６０を設けるが
、この窒化物層６０はこのように窒化物層５６よりもず
っと薄く、前の実施例におけるのと同じように、フィー
ルド酸化物３０、ソース領域・１・２・　ドレイン領域
４４並びに窒化物層５６でキ”り１つれたポリゲート３
日及びポリ相互接続ライン、１□０とを含むチップの全
面上に延在する。

今度は、周知の技術を用いて゛約１０，０ＯＯＡ厚のＰ
ｖｘ層５０を設ける（第１３ｂ図ン。次に、本発明の第
１の実施例につき前述したのと同じ態様でコンタクトマ
スクを用い、第］、　４９図に示すように、ソースード
レインコンタタトを形成ずべきＰＶＸＪ％５０の部分を
取り除く。この時フィールド酸化物３０、Ｐ’ＶＸ５０
、ゲート酸化物５８及び保護酸化物４・６に悪影響を及
ばず、窒化物層を取り除くエッチャントを用いることな
く、第１の実施例につき前述したのと同じ態様でコンタ
クト区域から窒化物Ｊ＠６０も除去きれる（第］５ｂ図
ン。矢に、前述した第］の実施例で用いられたのと同じ
方法でコンタクト区域からゲート酸化物層５８を除去す
る（第Ｊ６ｂ図）。重要なことは、ゲート酸化物５８は
ポリ領域３８を保護する酸化物層４・６よりも著しく薄
く、このため、ゲート酸化物５８全除去する際保護酸化
物＃４６は損傷されないことである。

ポリ相互接続ライン４．０の選択された部分にコンタク
ト開口を設け、且つ、ソースルドレインコンタクト開口
によシ露出させられた層を保護するために、半導体装置
の辰面に第２のコンタクトマスク（図示せず〕を設ける
。先ず、第１７ｂ図に示すように、ポリ相互接続ライン
コンタクト区域からＰＶＸ　５０を取シ除く。次に、第
１８ｂ図に示すようにポリ相互接続ラインコンタクト区
域から窒化物層６０及び５６を取り除く。重要なことは
、窒化物層を除去するために使用されるエッチャントは
酸化物を侵蝕しないから保護窒化？！１層３４を除去す
る際もポリ相互接続ラインコンタクト開口内に位置する
ゲート酸化物５８の部分が損傷を受けることがないこと
である。

第１９１）図に示すように、このようにして形成された
コンタクト開口を用いて周知の態様で金属コンタクト５
２及び５４を形成する。ポリゲート３８を保護する酸化
物４６はこのコンタクトの形成時にＪｔ４傷されること
はないから、メクライズ層５２とポリゲート電極３８と
が短絡することはない。同じようにドレイン４４上のゲ
ート酸化物５８はポリ相互接続ラインコンタクトの形成
時に損傷されることはないから、メ・タライズ／？１ｉ
ｉ５４．とドレイン４４とが短絡することはない。

第３Ｃ〜１８０図に示す本発明の第３の実施例では、第
３Ｃ〜７Ｃ図の初期の工程が第３ｂ〜７ｂ図の工程と同
じであり、従ってこれらの工程の説明は繰り返さない。

この第３の実施例では、第８ｂ図に示すような過大なポ
リ　コンタクトマスクを用い、多結晶シリコン相互接続
ライン４０と電気的にコンタクトさせたい場所を除いて
窒化物層５６を除去する。窒化物層５６の不所望の部分
を除去するには、例えば、熱リン酸によるエツチングを
行なう。次に、第９Ｃ図に示すようにポリ　マスクを用
いてポリ層４，０をバターニングし、ポリゲート８８と
ポリ相互接続ライン４０とを画成する。

ポリコンタクトマスクを正しい位置に置くと、ポリコン
タクトマスクが過大なものを使用したため残っている窒
化物層５６の不所望なバ［３分を、例えば、熱リン醗に
よるエツチングで除去することができる。次に、例えば
、ＣＦ、グラズマでエツチングすることによりポリ層４
ｏのマスクされていない部分を除去する。

次に、周知の態様で過大な寸法のコンタクトマスク（図
示せず）を形成し、数工程後不純物を拡散してソース−
ドレイン領域４・２を形成する予定の領域を保藤する。

次に、四フッ化炭素プラズマのような適当なエッチャン
トを用いてコンタク）・マスクによシ保護されていない
全ての領域がら窒化物Ｎ３Φを取υ除く。こうして露出
されたゲート酸化物３２を、例えば、約１分間緩衝剤を
加えたフッ化水素酸でエツチングすることによりＮ　ソ
ース−ドレイン領域４４を形成すべき区域から除去する
。Ｍ２Ｏ３図に示すように、ソース−ドレイン領域４２
上には窒化物層３４と酸化物層８２とが残る。

次に、第１００図に示すように、代表的には標準的な拡
散又はイオン注入プロセスによシ基板２２の露出してい
る部分にＮ＋領域４４を形成する。このＮ　４’拡散の
後、湿った酸素内で約９７５”Ｃで約２０分間１犬化す
ることにより、鼎出しているノリコン１区域（＝１．４
　）及び多結晶シリコン区域（３８及び４・０）の全面
上に約３００ＯＡ厚の厚い酸化物層６２を形成する。こ
の時フィールド酸化物３０も厚さを増すが、これは東゛
〃ではない。斯くし−Ｃ１第１１Ｃ図に示すように、窒
化物層５６で憶われているポリ相互Ｊ’＆　ＮＳ６ライ
ン４０及び拡散領域（図示せず）にコンタクトを形成す
べき°区域を除いで、グー）　：３８　、ｔＬｌ互接続
ライン４０及びソース−ドレイン領域４１４・が厚い保
護酸化物屓で覆われる。

次に、第１．２０図に示すように、例えば熱リン酸でエ
ツチングすることによシ窒化物３４・及び５６の残って
いる露出した層を除去する。次に、例えば、緩（Ｍｊ斉
りを力［１えたＨＦでエツチングすることにより向いゲ
ート酸化物層８２の露出している部分を除去する。この
時厚い酸化物層６２はあまシ減少しない。次Ｋ、例えば
、領域４・４につき前に用いたのと同じ標準的な拡散又
はイオン注入技術によシ露出さ７″ｌまたソース−ドレ
イン領域４２を形成する。この領域４．２の形成時に、
相互接続ライン４．０の露出された部分にもドーパント
が入るが、これは重要ではない。この段階の構造を第１
３Ｃ図に示す。

今度は、例えば、周知の蒸着技術を用いて、ウェハの表
面に約１０．００ＯＡ厚のＰｖＸｆ脅５ｏ全５ｏジット
する。次に、このＰＶＸ層５ｏをマスタし、例えば、緩
衝剤をカロえたＨＦでエツチングするこ、！：　Ｋ　ヨ
５　バターニングし、金属をデポジットさせるためのマ
スクを形成する。

今度は、標準的なＷ造技術を用いて金属のような導電性
材料をコンタクト区域にデポジットし、半導体装置上の
所望の相互接続パターンの一部としてコンタクト５２及
び５４・を形成する。一般に、メタライゼイションは装
置の表面上に置かれた金属（代表的には、アルミニウム
又はアルミニウム合金〕を蒸発させ、この金属を適当な
マスキング・丁シ術とエツチングゴー女術とでバターニ
ングすることにより行なう。金属をパターニングするだ
めの適当なエラグヤントは周知の酢酸、硝酸及びリン酸
を含む金属エッチ溶液である。ｙＸｌ、　４　Ｃ図に示
す？４）られた構造はＮ″−領域４２に対するセルフア
ライノされたコンタクト５２と、ポリ相互＝ａライン４
０に対するセルファラインされたコンタクト５づ・と金
有する。酸化物層６２のためポリ区域、３８に対するコ
ンタクトとポリ区域４０に対するコンタクトとを短絡を
防ぎながら、従来よりも一層近接させて形ノ戎すること
ができる。次にスクラッチ保内層と、金属相互接続の選
択された部分に対する外部電気ｗ絖のための開口とを形
成する周知の技術により半導体装置が完成する。

第８ｄ〜１−３　（１図に示す本発明の第４の実施例で
は、第３ｄ〜５ｄ図の初期工程が第３ａ〜５ａ図の工程
と同じであり、それ故、これらの工程の８兄１叫は１丁
シψり返さない。第４の実施１９１Ｊ−Ｃは、を北５ｄ
図に示すようなフィールド酸化物３０金形成する工程の
後、前述したように、適当なエッチャントによ）窒化物
層２６とゲート酸化物１層２４（第４・ｄ図）を除去す
る。その後で、例え汀、乾燥した［つｊ累雰囲気内で約
１０５０’ｃで約２０介１ｕ］ウニ・・を１衣化し、活
性区域９９内に約５０ＯＡ　厚の新しいゲート酸化物層
（３２を形成する。この酸化の際フィールド酸化物３０
の厚さも僅かながら増すが、このフィールド酸化物の厚
ざの増大は重要ではない。

第３ｄ図に示す適当な厚さの元のゲート酸化物２４を正
しい位置に残し、ゲート誘′亀体３２として用いること
ができることを理解すべきである。

所望とあらば、こ＼で周知の態様でエンハンスメント及
びデイグレソション注入を行ない、活性区域９９内に所
望のしきい値電圧を作る。

８６ｄ図に示す次の工程では、ウェハの全面上に埋さ約
３０００〜５０００　Ａの多結晶シリコン（ポリ）　７
輌３６を形成する。このポリ層８６は、例えば、半導体
産業で周知の標準的な蒸着プロセスによ）形成する。次
にこり）ポリ層３６に適当なド、Ｃント（例えげ′、、
！７んンをドーピングしてその得嘗率全約２０〜３ｏΩ
冷迄上げる。

次に、周知のマスキング技術とエツチング技術とを用い
てポリ層；う６の不所望な部分を除去し、これにより（
第７ｄ図に示すように９活性区域内にゲート電極３８を
形成し、フィールド酸化物８゜の上に１個又は複数個の
ゲートを極３８に隣接して相互接続ライン李Ｏを形成す
る。

次に、周知のイオン注入技術、例えば、エネルギーレベ
ル５０〜１５０ＫｅＶで窒素イオンを基板２２に注入し
くこれまた第３ｄ図に示す〕、ポリゲート３８とポリ相
互接続ライン４ｏの上面に十分な窒素イオンを与え、次
の処理工程で窒化シリコンを形成できるようにする。

次の工程では、例えば、窒素雰囲気内で１１００〜１２
００’Ｏで３０分間注入された窒素イオンをアニールす
る。このプロセスの結果、多結晶シリコンカ→暮出して
いる部分、例えば、第８ｄ図に示すようにゲート３８と
相互接続ライン４ＩＯの上に厚でか１０００〜２００Ｏ
Ａの窒化シリコン層４７が形成される。他の場所は、酸
化物表面３ｏ及び８２が窒化物の形成を妨げる。

次に、例えば、緩衝剤を力日えたＨＦで約２〜３分基板
２ｚをエツチングし、窒化物Ｊｖｉ４・７を侵蝕した９
、フィールド酸化物３ｏの厚さを著しく減らしたりする
ことなく、ンースードレイン領域」二のゲート酸化物３
２を除去する。次に、周知の拡散又はイオン注入技術を
用いてソース−ドレイン領域４２及び４４を形成する。

このソース−ドレイン領域４２及び４４の形成に続いて
、例えば、湿った酸素内で約９５０’Ｏで約１５分間酸
化することによυ、第９ｄ図に示すように、拡散された
ソース領域４２とドレイン領域４４との上に約５０ＯＡ
厚の新しい薄いゲート酸化物層５８を形成する〇重要な
ことは、ソース−ドレイン領域４・２及び４手をイオン
注入により形成する場合は、ケート酸化物３２を取９除
く必要はなく、この場合は酸化物５８の代シにゲート酸
化物３２を使用できることである。

次に、第１０ｄ図に示すように、周知の技術、例えば、
ＣＶＤ法又は蒸着法によシ基板の全表面上に杓１０００
　Ａ厚の酸化物エッチストツノζ層６］をテホジットす
る。この酸化物エッチストツノく層（１１は、例えば、
炭化シリコン、多結品シリコン若しくは酸化アルミニウ
ム又は酸化物や窒化シリコンに損傷を力えずにエツチン
グできる任意の他の適当な桐材とする。炭化シリコン、
多に’Ｓ品シリコン及び酸化アルミニウムは、しＩＪえ
ば、適当なプラズマで酸化物や窒化物に悪影響を力えず
にエツチングすることができる。今度は、例えば、前述
した周知の蒸着技術を用いて、第１０ｄ図に示すように
、約１．０，０ＯＯＡＪすのＰＶＸＶ６Ｏ１３成する。

次に、本発明の第１の実施例につき前述したのと同じ態
様でコンタクトマスク６９を用いて、ｐｖｘ　ｔ※５０
の一部を除去し、ソース−トレイン領域４＋２土にソー
ス−ドレインコンタクト窓を形成する。次に、フィール
ド醇化物３０　、ＰＶＸ５０、ノー　ト酸化物５８又は
保朦窒化物４７に悪影響を及ぼすエッチストッパを取ｐ
除くのに使用されるエッチャントを用いずにコンタクト
区域内のエッチストッパ６１を除去する。次に、例えば
、窒化物４７に悪影響を及ＬＹ　Ｌ、たり、ＰＶＸ５０
？−７（−ルド酸化物；３０をあまシ侵食したりしない
緩衝剤を加えたＨＦでエツチングすることによりコンタ
クト区域からゲート酸化物層５８を除去する。この結果
第１１ｄ図に示す構造のものが得られる。

ポリ相互接続ライン・ｊ・０の選ばれた部分に対しコン
タクト開口を画成し、ソース−ドレイン　コンタクト開
口により露出された層を保護する目的で、半導体装置の
表面に第２のコンタクト　マスク７０をのせる。第１に
、例えば、緩衝剤を加え／こＨｌｉ’でエツチングする
ことによジボリ相互接続ライン４０のコンタクト区域か
らＰＶ）１ｍ５０を除去する。第２に、例えば、前述し
／こように適当々プラズマエッチを用いることにより酸
化物エッチストッパ層６１を除去する。そして第８に、
例えば、熱リン酸でエツチングすることによりポリ相互
接続ライン’Ｌ　Ｏのコンタクト区域から窒化物ノー４
７ｆ：除去する。こうすると、第１２ｄ図に示した購奄
のものがイ刊られる。重要なことは、保護窒化物層４・
７を除去する際ポリ相互接続ラインコンタクト開口内に
位置するゲート酸化物５８の部分は１ｉ傷を受けないこ
とである。蓋し、窒化物を除去するのに使用さＪするエ
ッチャントは酸化物（Ｉｌ−侵蝕（ッ々いからである。

また、ゲートｔツ化物５８＆１ＰＶＸＩ脅５０とストッ
パ６１とによっても保護される。

次に、第２のコンタクト　マスク７０を取り除く。そし
てこのようにして形成されたコンタクト開口を用いて周
知の態様でコンタクト５２及び５４を形成する。ポリゲ
ート８８を保護する窒化物４７はコンタクト５２や５４
の形成時に損傷を受けていないから、メタライゼイショ
ン５２とポリゲート３８とが短絡すること（徒ない。形
成された金属コンタクトを具える構造を第１．３　Ｃ１
図に示す。次に、前述したようにスクラッチ保護層を形
成し、このヌクラッチ保護層に外部と電気接続するだめ
の開口を形成することにより半導体装置は完成す第・シ
の実施例の変形例では、窒素イオンを注入する（第７ｄ
図）前に、後にソース−ドレイン領ｖ４２及び４４１全
形成すべき置敷からゲート酸化物３２を除去する。次に
、周知の技術を用いてソース−ドレイン領域４２及び４
手を形成する。次にポリゲート３８、ポリ相互接続ライ
ン４０並びにンースードレイン領域４２及びΦ４・の表
面に窒素イオンをイオン注入し、半導体装置をアニール
し、これによシン−スートレイン領域４・２及び＋４の
表面−Ｈに薄い窒化物層を形成する。次に、周知の技術
を用いてポリケート３８とポリ相互接続ライン・１，０
との（１１１７面を醇化し、これによシでひる酸化物で
ポリゲート３８とポリ相互接続ライン４・０の１則面を
保護する。このｆ＆で、ソース−ドレイン領域４２及び
４４から窒化物を取り除き、周知の技術を用いてンース
ードレインＨ（＜　ｉ或４・２及び４・１上に新しいゲ
ート酸化物を形成する。以后の工程は第１．０　（ｉ〜
１３ｄにつき前述したところと同じである。

第５の実施例 第３ｅ〜１２０図に示した本発明の第５の実施例では、
第３ｅ〜６ｅ図の初期工程が第８ｄ〜６ｄ図の工程と同
じでちり、従って、これらの工程の説明は繰り返さない
。第６ｅ図に示した工程に続いて、ポリｒｆｉ３６ｆ：
覆うように約２０００Ａ厚（７）’ｆｆｌｆｆｌ化物全
７５する（第７ｅ図）。この窒化物層７５は、例えば、
前述したように、低圧ＯＶＤ法のような周知の技術で形
成する。

次に、半導体装置の表面にマスク（図示せず）を設け、
ポリゲートとポリ相互接続ラインとを形成すべき区域７
７を画成する。このポリゲートとポリ相互接続ラインと
を形成すべき区域で、窒化物層７５を除去し、ボリノ偕
３６を露出させる。次に、このポリ層３６の露出された
部分の上に薄い（約２００〜５０（ＩＮ）酸化物）＠’
１８を形成する。

この薄い酸化物層７８は、例えば、湿った酸素内で約９
５０℃で約５分間酸化することにより形成する。得られ
た構造を第８ｅ図に示す。

第９ｅ図に示すように、例えば、熱リン酸で窒化物７５
をエツチングすることにより窒化物層７５の一部を除去
する。これらの開ロア９０幅Ｗは代表的には約５００〜
１０００　Ａであり、これにより酸化物層７８に隣接し
てポリ層３６の一部が露出される。このエツチングによ
ｐ　ｆｌ化物ｐ４７５の他の部分も厚さが約５００〜１
００ＯＡ減るが、この厚さの減少は重要ではない。

次に、例えば、硝酸、酢酸及びフン化水素酸の溶液を用
いてエツチングすることによシ、ポリ層８６の嬉出して
いる部分をポリ層３６の厚さの約３７４の深さく即ち、
約２５００〜３０００　Ａの深さ）迄エツチングする。

次に、ポリ層３６の露出した部分を酸化し、第１．　Ｏ
８図に示すように、酸化物領域８１を形成する。この酸
化は、例えば、半導体装置を約２０〜２５分間約９５０
”Ｃの湿った酸累葬囲気にさらすことによ９行なう。次
に、第１００図に示すように、例えば、熱リン酸でエツ
チングすることによシ窒化物層７５を除去する。

次に、例えば、ＯＦ、プラズマでエツチングすることに
よりポリ層３６の露出している部分を除去する。第１１
８図に示すように、ポリゲート領域８２とポリ相互接続
ライン８３の各々の上面と４１４１１面を夫々酸化物領
域７８及び８１で保護する。次に・本発明の他の実施例
で前述したように、ＰｖＸ層５０を形成し、このＰＶＸ
層５層内０内ンタクト開口を形成し、メタライゼイショ
ン相互接続コンタクト５２及び５４を形成することによ
り第１２ｅ図に示したこれらの工程により半導体装置の
製造が完成する。

本発明を用いれば、セルファラインされたコンタクトを
有し、それ放音にノ（ツクされたアレー内でチップ面積
が小さくてすむ多数のＭＯ３ＦＥＴ要素を具える大規模
半導体装置が作れる。例えば、従来技術を用いて作られ
た代表的なランク“ムアクセスメモリ（ＲＡＭ）では、
一つのメモリセルが必要とする面積は１３４４．μ２で
あるが、本発明を用いることにより可能となったセルフ
ァラインされたコンタクトを用いれば、同じメモリセル
が占める面積は９５０μ２にすぎず、面積の減少は約３
０φである。また、本発明方法を用いれば、セルファラ
インされたコンタクトを具えるこのような密にバックさ
れた半導体装置の歩止まり力（従来技−の半導体装置よ
りもむしろ高くなる。薔し、内７ｆ３保護窒化物層４７
（第１．　Ｏａ〜］８ａ図）、６０（第１．２ｂ−１９
ｂ図）及び４７（第８ｄ〜Ｉａｄ図９並びに厚い酸化物
６２（第１２０〜１５０図９及び８１（第１０ｅ〜］２
ｅ図）妙；過去において種々のプロセス工程中に生じた
短絡や故障を防く゛ことにより危いプロセス工程時でも
回路の完全さを保つからでちる。

常住シリコンと厚い酸化物とは保護層として好適な材料
であるが、炭化シリコン、酸化アルミニウム及び多結晶
シリコンのような他の材料も使うことができる。

本発明が関係する技術分野の当業者ならば多くの点で構
造を変えることができ、本発明の精ネ申と範囲を逸脱せ
ずに本発明の大幅に異なる実施秒；ｊ−セ用途に想到す
るでおろう。こＸに開示し、説明したものは全くの説明
用であって、如伺なる意味τも本発明の範囲を限定する
ものではない。

【図面の簡単な説明】

第１図は従来技術で形成されたコンタクトを具える代表
的なＭＯＳトランジスタ構造の平面図、第２図ｄ、セル
ファラインされたコンタクトを具えるＭＯＳ　トランジ
スタ構造の平面図、第１３ａ〜］８ａ図は本発明の第１
１７）４４施例による半導体装置のセルファラインされ
たコンタクトを形ｆｊＶ、する諸工程の説明図、 ２４Ｇ　３　ｂ〜１９ｂ図は第２の実施例、の諸７［程
の説明図、 第３Ｃ〜］４Ｃ図は第３の実施例の諸工程の説明図、 第３ｄ〜１３ｃｊ図は第４・の夷於１例の諸工程の説明
図、 第３８〜１．２６図は第４・の実施例のＨイエ程の説明
図である。 １０・ＭＯＳ　）ランジスタ１２−・・ソースコンタク
トＪ４・・ドレインコンタクト １６・・ゲート　コンタクト １８・・ソース−ドレイン領域 ２０・・ゲート電極　　　　２２・・・基板２４・・第
１の酸化物層 ２６　　・第２のシリコン窒化物層 ２８・トーヒ／グを示す点線（フィールド　ドーパント
） Ｘ３０・フィールド酸化’４’／Ｊ　　８２・・グー）
　（４１化物層３＋・・シリコン窒化物層 ３６・・・多結晶シリコン（ポリ）層 ３８・・ゲート電極　　　　４０・・・相互接続ライン
・４（２・ソース領域（ソース−ドレイン領域〕４．４
　　ドレイン領域（ソース−ドレイン領域）・１６・・
二酸化シリコン層　暫・・窒化シリコン層４８・・薄い
保膿窒化物層 ５０・・・ＰＶＸ　（ホスホシリケート　ガラス）層５
２　、５４シ・・コンタクト　５６・・・窒化物層５８
・・新規の薄いゲート酸化物層 ６０・薄い保護窒化物層 ６］・・酸化物エッチストッパ層 ６１トコンタクト　マスク ７０・・・第２のコンタクトマスク ７５・・窒化物層 ７７・ボ１′ｊゲート等を形成すべき区域７８・・薄い
酸化物層　　　７９・開口８１・酸化物領域　　　　８
２・・ポリゲート領域８３・・ポリ相互接続う・ｒノ １〕１ン　・活性区域。 特Ｗｒ　出願人　゛アメリカン・マイクロシステムズ・
インコーホレーテッド 代理人弁理士　　杉　　利　　暁　　力量　　弁理士　
　杉　　伺　　興　　作ＦＩＧ、　５　ａ、ｂ、ｃ、ｄ
、ｅ ＦＩＧ、６　ａ、ｂ、ｃ 手続補正書（方式ン 昭和５９年　３　月２２［コ １事件の表示 昭和５８年　特　許　願力１Ｌｆ３５３３７号３、補正
をする者 事件との関係　特泪出願人 名　称　　アメリカン・マイクロシステムズ・インコー
ホレーテッド。 第７ｂ及び第７Ｃ図をｆＶｉだに提出する。 １明細方力６８頁第第７〜１７行を次のとおりに訂＋Ｈ
する。 「　第３ａ、　４ａ、　５ａ、　ｉｉａ、、　７ａ、　
’８ａ、　＜ｌａ、　ＩＬｌ＆＋　月ａ。 １２ａ＋　ＩＪａ＋　ＩΦａ、　１５ａ、　１６ａ、　
１７ａ及び１）３ａｅｌＪ本発明の第１の実施例による
！１′−導体装置のセルファラインされたコンタクトを
形成する諸工程の説明図、 第　３ｂ、　４・ｂ、　　５ｂ、　　６ｂ、　　７ｂ、
　　８ｂ、　　リｂ、　　　ＨＩｂ、　　ｌｌｂ。 ＋２ｂ、　　］Ｘ（ｂ＋　　ト１．ｂ、　　＋５ｂ、　
　＋（ｉｂ、　　＋７ｂ、　　］８ｂ　　及び　Ｈ）ｂ
図は第２の実施例の諸工４５ｊの説明図、第ａｃ、　４
０１５Ｃ，６０，７Ｃ，８Ｃ，！ＩＯ，１００，１１Ｃ
。 １２Ｃ，＋３０及び１４・０図は第３の実施例の１′！
＆工程の説明図、 第３ｄ、　４．ｄ、　５ｄ、　Ｏｄ、　７ｄ、　ｓａ、
　！ｌｄ、　１０ｄ、　１１６゜＋２ｄ及び１３ｄ図は
第イ・の実Ｍａ例の、ｉｆ？王程工程明図、 第３６．４Ｂ、　５ｅ、　６ｅ、　１ｅ、　ｓｅ、　！
ｌｅ、　Ｈｌｅ、　］Ｉｅ及び＋２ｅ図は第・１．の実
施例の北二１１　Ｐｉｔの説明図である。」 代理人弁理士　　杉　　刊　　暁　　秀外１名 ＦＩＧ、３ａ　　　　　（Ｕ　ｒＥ　ｒＭ　）ＦＩＧ、
３ｂ ＦＩＧ、４ａ いｉｌ　１ｌ−１＜！ノ ）”ｌ（、ｓ、５ａ （訂１１：図） ＦＩＧ、６ａ ＦＩＧ、６ｂ ＦｆＧ、６ｃ

Claims (1)

1. 【特許請求の範囲】 】　ソース−ドレイン領域上と装置相互接続ライン上と
   に自己整合させられた電気コンタクトを具える複数個の
   電界効果トランジスタ（ＦＥＴ）要素“を有する集積回
   路半導体装置を製造するために、以下の諸工程、即ち、
   第１の導電形の半導体基板上にフィールド酸化物層を形
   成するとと＼、 このフィールド酸化物層をバターニングし、基板表向上
   に前記ＦＥＴ要素を形成するだめの酸化物を欠く活性区
   域を形Ｊ攻することＸ。 この活性区域内に可成シ薄いゲート誘電体層を形成する
   こと＼、 ｉｉＪ記集積回路装置の各々の上面を覆う第１の保護材
   料層を形成すること−２ この第１の保護杓科層の表面上に導電材料層を形成する
   こと＼、 この導電材料層上に第２の保護材料層を形成するととメ
   、 後に形成する予定の相互接続ラインの部分上を除くこの
   第２の保護句料層の電気コンタクトを設けようと思う部
   分を除去すること＼、前記導電材料層をパターニングし
   、前記活性区域上に導電性のゲート電極を形成し、前記
   フィールド酸化物領域−にに相互接続ラインを形成する
   こと＼、 前記第１の保護材料層の、電気コンタクトを設けるべき
   後に形成きれる予定のソース−ドレイン領域上に横たわ
   る部分を除いて前記第１の保護材料層を除去するととメ
   、 前記ゲート誘電体層の露出すべき部分を除去することメ
   、 このゲート誘電体層を除去し終った前記活性区域の各々
   の中に、前記第】の導電形と反対の第２の導電形材料か
   ら成るドーピングされたシリコンソース−ドレイン領域
   を形成しこれらのノース−ドレイン領域の境界を前記フ
   ィールド酸化物の縁と、前記ゲート電極の縁とによシ決
   めること＼、 前記基板と前記導電材料層の全ての露出された区域−に
   に１Ｊ成り厚い８ｇ３の保護材料層を形成するとと＼、 前記第１の保詠層の残っている露出された部分と、前記
   第２の保護層の残っている部分とを除去するとと＼、 前ＨＬ：ゲート誘電体層の捲出された部分を除去するこ
   とＸ、 このグーｈａｓ体層の除去された前記活性区」汐の各々
   の甲に、前記第１の導電形と反対の第２の導電形材料か
   ら成り、ドーピングてれたシリコンソース−ドレイン領
   域を形成しこれらのソース−ドレイン領域の境界をＡ１
   丁記フィールド酸化物の縁と、前記ゲートＭｉ＆の憾と
   ンζより決めること＼、 全半導体装向上に第４の保護拐料層を形成すること５１ 前ｉに相互接続ライン上と前記ソース−ドレイン領域上
   との電気コンタクトを形成すべき部分の士でこの第４・
   の保護月相層を其ぬいて過大な寸法のコンタタト開目を
   形成すること１ ウェハの表面上に導′￥６．性のラインパターンを形成
   し、この導′１（１、注のラインパターンをこのコンタ
   クト開口内に延在さ一伊、これによりこのコンタクト開
   口内の前記ソース−ドレイン領域とカｊｌａピア１（Ｊ
   力、接続ライ／と電気接続を形成すること とから成ることを特徴とする年端１！〕イ路半導体装置
   の製造方法。 ２、＠記載］と第２の保膜材料層を１０ＯＡないし３０
   ０Ａの範囲内の厚さに形成された窒［ヒシリコンとする
   ことを特徴とする萄ｒｌ錆求の範囲第１項記載の集積回
   路半導体装置の製造方法。 ８、　　ＭｉＪ記の導眠性のゲート室枠を多結晶シ１７
   　：：７ンとし、これらの縛電件のゲート’ｆｕ極の各
   々のｉ＋＋＋を面と一ヒＩＴＩｊにつけられるＡｉＪ記
   のＪｌい第３の保護拐料層を二酸化シリコンとすること
   を特徴とする特許請求の範囲第１項記載の集積回路半導
   体装置の一製造方法。 １、　＾Ｉ［シＦＥＴＬ７）各々のソース−ドレイン領
   域金拡散プロセスにより形成することを特徴とする時Ｗ
   １−請求の範囲第１項記載の集積回路半導体装置の製造
   方法。 ５　％許潤求の範囲第１．２．３又は４項に記載の集積
   回路半導体装置の製造方法で作られた集積回路半導体装
   ｆｔ。 ＋５　　各々がンースードレイン領域と、装置相互ｆ＆
   　絖ライン上とにセルファラインされた電気コンタクト
   を具備する電界効果トランンスタ（ＦＥＴ、ｌｆｉ累の
   アレーを有し、以下のもの、１．４１ち、 第１の導１＋Ｔ；、形のドーピングされた半導体系板と
   、 この基板の表面上にある前記ＦＥＴ　要素用の活＋３１
   区域を囲むフィールド酸化物領域と、この活ｉ生区域内
   にあってケート昂：）１ケを形成する予じめ定められた
   形状と埋さをイ１するパターンをつけられた導電材料層
   と、 前記ゲート電極と前記基板との間に位置するゲート誘電
   体材料層と、 前記ゲート′厩極の各々の側面と」−面」二とにある可
   成り厚い保護＋Ａ料層と、 前記ゲート電極の両側に位置する、肯Ｊ記第１の導電形
   に反対の第２の導′酸形のドーピングされたシリコンン
   ースードレイン領域で凸って、これらのソース−ドレイ
   ン領域の各々の境界が関連するゲート電極の縁と、ｆ８
   ｉｌ記フィールド酸化物の縁とにより決゛まるドーピン
   グされたノリコンソースートｌ／イン領域と、前記コン
   タクト開口内に延在し、上記ソース−ドレイン領域と１
   ｊＪ記相互接玩ラインと電気接続を行なう半２．す２体
   装置上にある金属タイプの５ｔ（１のラインパターンと を具えることを特徴とする集積回路半導体装置。 ７、　ソース−ドレイン領域表、装Ｈグ相互接続ライン
   との一ヒに自己”整合した電気コンタクトを具備する＋
   Ｍ数個の電界効−果トランジスタ（ＦＥＴ）要素を有す
   る集積回路半導体装置を作るために、以下の工程、即ち
   、 第］の埒−室形の半導体基板上にフィールド酸化物層を
   形成するとと＼、 このフィールド酸化物層をパターニングして基板表面−
   ヒに前記ＦＥＴ要素を形成するだめの酸化物を欠く活性
   区域を形成するとと＼この后１住区１或内にｒｉＪ成り
   厚いゲート誘准体１１゛＜を形成するととヌ、 基板の表向上に導電材料層を形成すること＼　、 との導耽、イ」別層全バターニンダして前記活１勺−区
   域内で前記ゲート誘覇：体層の一ヒに導↑σ性のゲート
   電極を形成し、前記フィールド酸化物領域−）二に相互
   接続ラインを形成することＸ、前；杷導電注のゲート電
   極の各々と、前記相（７扱恍う・ｆンの各々の側面と上
   面上と七に第］の保護材料層を形成すること＼、 前記活性区域の各々の中に、前記第】の導電形と反ｌ」
   の第２の導’ｔＦ！、形のドーピングされ／こシリコン
   ンースードレイン領域を形成し、これらのンースードレ
   イン領域の境界を前記フィールド酸化物の縁と、前記ゲ
   ート電極の派とにより決めること５１ 全半導体装置上に第２の保護材料ノにを形成すること＼
   、 上記半導体装置上のこの第２の保護材料ノ曽を開成ｐ厚
   い絶縁イ珂科で覆うこと＼、前古己ノースードレイン領
   域に対する眠気コンタクトを形成する予定の場ｌツテで
   この絶縁イオ料を貫ぬく第１の過大々寸法のコンタクト
   開口を形成するとと＼、 この第１の過大な寸法のコンタクト開口内の前記第２の
   保護材料層を除去することＮ、前記第］の過大な寸法の
   コンタクト開［］内で前記ンースードレイン領域の表面
   がらＭｉＪ　’：；ピゲート６電体ＪＶｉを除去すると
   と＼、ｒｉｉ■ｆ：ｊ−：　１：ｔ’ｊ互接続ラインに
   対する′を電気コンタクトを形ｂＹＪ、　′ｆる予定の
   場所で前記絶縁材料を貰ぬいてｉＸ　２の過大な寸法の
   コンタクト開口を形成−すること＼、 この第２の過大な寸法のコンタクト開１］内の前記第１
   の検討４Ａ料層を除去するとと−、ウェハの表向上に、
   前記第ｊと第２のコンタクトミニ：Ｗ口内に帆在し、こ
   れによりこれらのコンタクト開口内で前記ソース−トレ
   イン領域及び前ｉ己相互接続ラインと屯気接１ｆを形り
   又できる梼電注のラインパターンを形成するとと とを含１ｒことを特徴とする集積回路半導体装的゛の製
   造方法。 ８　前群：導電（牛材料層を厚はが１．ＯＯＡ　　ない
   し３００Ａの範囲で形成されだ斧結晶シリコンとするこ
   とを特徴とする特許請求の範囲第７　−項１１１：載の
   集積回路半導体装置の製造方法。 ９　前ｂ１シ第１の保護材料層を窒化シリコンとするこ
   と全特徴とする特許請求の範囲、爪７項記載の集積回路
   半導体装置の製造方法。 」０　前記第２の保訴刊料層を酸化アルミニウドとする
   ことｆｆ、Ｉ＋！ｆ徴とする特許請求の範囲第７す」記
   載の集槓回路半２厚体ギ暑Ｉヱの４１η造力法。 ’　”　　７ｚ’Ｊ　ｈａ　Ｊ　２　ｔｙ）保Ｗ”）　
   Ｆ／４’　＄４’　９’２を炭化ノＩＪ　コア　ト−ｊ
   ることを９・与゛徴とする４了Ｍ′Ｔ＋　Ｒ求の１ｌｉ
   ｉ）、山（・も７　Ｉ’ｒ”Ｉ記載の集積回路半導体装
   置の１ｑ奄方法。 Ｌλ　ｉＩＪ記ゲ−１−誘１［］；体層を二酸化シリコ
   ンとすることを特徴とする特許θ〜カンの範囲第７項記
   ｎｉｌ！の集積回路半導体装置の製造方法。 ＋２．　　前記のυ！′ｆ況ＩＬ＋：、のゲート１０、
   極な多貯ｌ晶シリコンとし、この導℃１″＋のゲート′
   」ｉ極の１ｆｉ１１面及び上側に設ける前記第ｊの保護
   桐ｉｉ’＋、　！曽を窒化シリコンとすることを特谷又
   とする’ＶＪｊ￥■請求のＦｌｉｆｉ囲第７項館′、載
   の集積回路半導体装ｂ〜の製造方法。 １＋　前記ソース〜トレインも［“ｊ域をイオン注入に
   よ、Ｑ形成すること全特徴とする特許請求の範囲第７頓
   ８己載の集４ｇ＋回路半４す２体装置ｉｑの製〕ち一方
   法。 １艮　前Ｈ１２り゛−ト電極と前言ｆ２フィールド酸化
   物とにより境界づけられる前記活性区域の一部から前記
   ゲート銹取体層を除去し、前記ＦＥＴの各々の前記ソー
   ス−ドレイン領域をこのソース−ドレイン領域内に選択
   された不純物を拡散することにより形成し、前記ゲート
   誘電体層を静云した区域に新しノいゲート絶縁体層を形
   １戎することを特徴とする特許請求の範囲第７項記載の
   葉槓回路半導体装ｉ直の製造方法。 １．６．　　（ｐ、ｆ許８１′イ求の範囲第７　、８　
   、９　、１．０　、１１　。 １２　、１３　、１４・又は１５項に記載の集積回路半
   導体装置の製造方法によｐ作られた集積回路半導体装置
   。 １７、　　各々がソース−ドレイン領域と装置相互接続
   ラインとの上にセルファラインされた電気コンタクトを
   具備−ノーる電界効果トランジスタＣＢ’　Ｆ’：　Ｔ
   、’　）　Ｊり：累のアレーを有し、次のもの、即ち・ ８ｉ；＋；　］のみｔｉｌ形のドーピングされた半導体
   基鈑と、 基板表面上の前記ＦＥＴ要素のだめの活性区域を囲むフ
   ィールド酸化物領域と・ 上記活性区域内に前記ゲート電極を形成し、このフィー
   ルド酸化物領域上に前記相互接子ラインを形成するバタ
   ーニングされた導電材料層と、 前記ゲート電極の各々とＭｉ前記装置相互接続ラインの
   各々の側面と上面上に設けられる第１の保設拐料層と、 前記ゲート電極の両側にある、前記第］の導電形と反対
   の第２の導電形を有するドーピングされたノリコンンー
   スードレイン領域であって、これらのソース−ドレイン
   ＩＪＩの境界が前記ゲート′岨極の縁と、前記フィール
   ド酸化物の縁とにより決まるドーピングされたブリコン
   　ソース−ドレイン領域表、 集積回路装置の各々のほぼ全上面を覆い、前記相互接続
   ラインの選択された部分の上と、前記ソース−ドレイン
   領域の選択された一部の上とに位置する過大な寸法のコ
   ンタクト開口を有する可成り薄い第２の保護材料層と、
   この薄い第２の保護材料層を覆い、前記相互接続された
   ラインの上記の選択された部分の上と、前記ソース−ド
   レイン領域の上記の選択された一部の上とに位置する過
   大な寸法のコンタクト開口を有する可成シ厚い絶縁材を
   １層と、 半導体装置上にあって、前記コンタクト開口内に延在し
   、前記ソース−ドレイン領域の前記の選択された一部及
   び前記球１府相互接伏ラインの前記の選択でれた部分と
   電気接続を行なう導？ｌｊ性のラインノくターンとを具
   えることを特徴とする集積回路半導体装＠０ １８、　　前記第１の保護材料層を窒化シリコンとした
   ことを特徴とする特許請求の範囲第１７項記載の集積回
   路半導体装置。 １９　　ソース−トレイン領域及び装置相互接続ライン
   上に自己整合電気コンタクトを具備する複数個の電界効
   果トランジスタ（ＦＥＴ）要素を有し、以下の諸工程、
   即ち、 第】の導電形の半導体基板上にフィールド酸化物層を形
   成するとと＼、 このフィールド酸化物層を・ζターニングし、基板表面
   上に前記ＦＥＴ’Ｑ素を形成するだめの酸化物を欠く活
   ｉ生区域を形成すること＼、この活性区域内に可成り助
   いゲート誘電体層を形成すること＼、 前記基板の表出］上に、８Ｊｑ、電１生拐相の層を形成
   するとと＼、 との梼電性情料の表面上にｉｌの保護層を形成するとと
   ＼、 この第１の保護ｊ＠ｉをバターニングし、これによりこ
   の第１の保護層の一部を除去してこの第１の保護層内に
   ゲート電極と４（」互接続ラインとを形成するための開
   口を画成すること１ 前記第１の保護層内の、この開口の中に第２の保膜層を
   形成すること＼、 前記第１の保護層の露出されている表面残部を」二記第
   ２の保護層を囲む前記導電材料層の狭い部分を露出する
   のに足る限られた深さ迄除去することメ、 この導電拐料層の露出された部分を酸化するとと＼、 前記第１の保護層の全ての残りの部分を除去すること＼
   、 ＡｉＪ記専電拐伺層の全ての露出している部分を除去し
   、前記ケート誘電体層の一部を露はさせるととべ１ 前記ゲート誘電体層の全ての霧出している部分を除去す
   るととＸ、 前記フィールド酸化物によＩＩれた前記活性区域の各々
   の中に、前記第１の導電形と反対の第２の４　Ｎ形のド
   ーピングされたシ１）コンノース−トレイン領域を形成
   し、これらのソース−ドレイン領域の境界を前記フィー
   ルド酸化物の縁と、前記導′賀層の前記の酸化された部
   分の縁とによシ決定するとと＼、前岩己ソースードレイ
   ン領域上にソース−トレイン酸化物層を形成するとと＼
   、 半導体装置を可成シ厚い絶縁材料１曽で覆うとと＼、 電気コンタクトを形成する予定の場所で、前記相互接続
   ラインと前占己ソースードレイン領域との上の前記絶縁
   材料を貝ぬいて過大な寸法のコンタクト開口を形成する
   とと＼、電気コンタクトを形成する予定の場所で上記の
   過大な寸法のコンタクト開口内の前記ンースードレイン
   ′頑域の表面から前記のンースードレイン酸化物を除去
   すること−、 ウェハの表面上に導ｉｔ生のラインパターンを形成し、
   この８％注のラインパターンを前記コンタクト開口内に
   延在させ、これによりこのコンタクト開口内の前記ンー
   スードレイン領域と前記相互接続ラインとに電気接続を
   形成すること と金含むことを特徴とする集積回路半導体装置の製造方
   法。 ２０、　　前記導１注材料層を多結晶シリコンとするこ
   とを特徴とする特許請求の範囲第１９項記載の集積回路
   半導体装置の製造方法。 ２Ｌ　　前ｆｆ１ｅ第】の保護層を窒化シリコンとする
   ことを特徴とする特許請求の範囲第１９項記載の集積回
   路半導体装置の製造方法。 ２２、　　ＭｉＪ記第２の保應層を酸化物が二酸化シリ
   コンエッチャントを通き々い材料とすることを特徴とす
   る特許請求の範囲第１９項記載の集債回路半碑体装１ａ
   の製造方法。 ２、特許請求の範囲第１０　、２０　、２］又は２２項
   記載の集積回路半導体装置の製造方法で作られた集積回
   路半導体装置。