JPS61131488A - 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法 - Google Patents

不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法

Info

Publication number
JPS61131488A
JPS61131488A JP60259941A JP25994185A JPS61131488A JP S61131488 A JPS61131488 A JP S61131488A JP 60259941 A JP60259941 A JP 60259941A JP 25994185 A JP25994185 A JP 25994185A JP S61131488 A JPS61131488 A JP S61131488A
Authority
JP
Japan
Prior art keywords
silicon layer
polycrystalline silicon
transistor
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60259941A
Other languages
English (en)
Other versions
JP2525144B2 (ja
Inventor
ダニエル・カンタレーリ
ジウセツペ・クリセンツア
ピエランジエロ・パンサナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS61131488A publication Critical patent/JPS61131488A/ja
Application granted granted Critical
Publication of JP2525144B2 publication Critical patent/JP2525144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、自己整合ケイ素層を有する不揮発性メモリセ
ル及び関連トランジスタを含む集積構造体の製造方法に
係る。
ＥＰＲＯＭもＩ！’　ＰＲＯＭも含めた不揮発性メモリ
セルで周知のものは、適宜ドープした活性領域を有する
単結晶質基板上に重合した、第１層と第２層の多結晶質
ケイ素を含んでいる。基板に近い方にある第１ケイ素層
は、メモリセルの浮動ゲートを構成しており、基板から
遠い方にある第２ケイ素層は、前記セルの制御ゲートを
構成している。誘電機能をもつケイ素酸化物を前述の２
層の間に介在させる一方、第１多結晶質ケイ素層と単結
晶質ケイ素基板との間にはゲート酸化物を挟んでいる。
これら２つの多結晶質ケイ素層は、必要に応じて共に整
合しても良い。
すなわち一般に言われる自己整合をさせても良い。
自己整合した層を有するメモリセルを数個槽に並べたも
のと関連トランジスタを備えた集積構造の形成を必要と
する製造技術についても周知となっている。
現在実施されている前記技術によると、２つの異なるマ
スク、すなわち１つめは第２層のエツチング用、２つめ
は次に行う第１層のエツチング用と、２種類のマスクを
順次用いることによって、２つの多結晶質ケイ素層の自
己整合が保証されている。２種類のマスクを用いる結果
、コスト上の問題が生じるが、第１層のエツチング中に
、ドープ領域が不要なデ、イギング効果を壺けて、損傷
することのないようにすることも重要な問題である。
現在の製造技術では、メモリセルの２つの重合層の間で
誘電機能を果すのと同じ酸化物によって単結晶質ケイ素
基板から分離されている多結晶質ケイ素層を用いてトラ
ンジスタを形成しているタトについても考えてみる必要
がある。
この場合必要以上に優れた特性を有する酸化物が眉間に
も使用されることになるわけだが、トランジスタに優れ
た品質の酸化物が必要である以上、止むを得ないことで
ある。
従って本発明の目的は、自己整合させたケイ素層−を有
する不揮発性メモリセルと関連トランジスタの製造方法
でも、マスクを１つ省くと同時にメモリセルの２層の多
結晶質ケイ素の間に挟んだ酸化物とは異なる酸化物を用
いてトランジスラダを構成する方法を達成することであ
る。
本発明によると、前記の目的は、周知のように、（ａ）
プラノソクス法により単結晶質ケイ素基板上に活性領域
を形成すること、（ｂ）基板構造全面にゲート酸化物層
を成長させることと、（Ｃ）第１多結晶質ケイ素層を堆
積してこれをドープすることとを含み、（ｄｌこの第１
多結晶質ケイ素層にマスクを施して、後にメモリセル及
びトランジスタ領域を構成することになる区域の両側で
マスクの除去を行い、（ｅｌ誘電性酸化物層を成長させ
、（ｆ）この誘電性酸化物層をトランジスタ領域から除
去し、（ｇ）第２多結晶質ケイ圭層を堆積し、（ｈｌマ
スクを施し、どの第２多結晶質ケイ素層とその下層の誘
電性酸化物・を、セル及びトランジスタ領域の両側でエ
ツチングし、（１１次にセル及びトランジスタ領域の両
側で、ドレン領域とソース領域が露出するまで第１多結
晶質ケイ素層と蔓の下層のゲート酸化物層とを、同一の
マスクを用いてエツチングすることを特徴とする自己整
合したケイ素層を有する不揮発性メモリセル及び関連ト
ランジスタを含む集積構造体の製造方法を提供すること
により達成される°。・換言すると、本発明による方法
では、第２多結晶・質ケイ素層と第１多結晶質ケイ素層
を連続的にエツチングするために使用する必要のあるマ
スクが１つだけであり、つまり従来の方法に比べてマス
クを１つ省けるということである。
これは、第２多結晶質ケイ素のエツチングの際、ゲート
酸化物に活性領域を保護させておくという事実による。
さらに、トランジスタ領域は２つの多結晶質ケイ素に挟
まれている様な酸化物の上ではなく、ゲート酸化物上に
重合された多結晶質ケイ素層で形成されている。これに
よって、前述の２層の間にある酸化物とは種類の異なる
、またそれよりも良く適合したトランジスタ酸化物を選
択することが可能となっている。
本発明の特徴については、添付図面を参照することによ
って、より良（理解できよう。
図面中に図解された方法ではまず第１に、正にドーピン
グされておりかつフィールド酸化物３により保護されて
いる絶縁領域２を通常のプラノックス法によって、単結
晶質ケイ素基板１の上に形成することが必要となる（第
１図）。
構造の全表面にゲート酸化物４を成長させる（第２図）
、その厚さは、Ｉ！２ＦＲＯＭセルについては５０〜１
００　Ａ、　ＥＰＲＯＭセルについては１５０〜４００
Ａである。トランジスタ及びメモリセルを構成するべき
領域を＋”形注入と関係マスクによってドープする。
続いて、メモリセルの浮動ゲートを形成するべき第１多
結晶質ケイ素層５（第３図）を堆積する。前記層の厚さ
は１５００Ａから３０００人の間で変動して良い、前記
層をＰまたはＡｓイオンを注入するか、またはｐｏｃ１
３を用いてドープするドーピング動作を第３図中、−“
符号と共に矢印Ｆで示す。
適当なマスクを施すことにより、第４図に示すように、
将来メモリセルとなる領域６とトランジスタとなる領域
７の両側において、前記多結晶質ケイ素層５を除去する
。深接触領域８にも拡大して除去を行う。
次いでこの全面に、メモリセルの２つのゲート間で誘電
体として作用することになる酸化物層９を成長させる（
第５図）、厚さは２００　Ａから６０ＯＡの間で良い。
これを成長する代わりに、あるいはこれを成長させた後
さらに、別の誘電体層を堆積しても良い。
適当なマスクを施して、トランジスタ領域の誘電性酸化
物９を除去すると共に、深接触領域８のゲート酸化物４
も除去する（第６図）。この動作は従来の方法で深接触
領域の形成に用いるマスクと同じものを用いて行う、こ
の動作を終了し、た後では、浮動ゲートの上にあるセル
領域６にのみ、誘電性酸化物９が残る。
次にその全面に、メモリセル６と関連トランジスタ７の
制御ゲートとして機能することになる第２多結晶質ケイ
素層１１（第７図）を堆積する。このケイ素の厚さは３
００人から５０００＾の間で良いが、これを“−“にド
ープすることによって、メモリセル６の２つのケイ素層
１１．５の間に誘電性酸化物９を挟んだままで、深接点
８の領域１０の多結晶質ケイ素及びトランジスタ７、、
の第１ケイ素層５と直接接触させることができる。
最後にセル、トランジスタ、及び深接触領域用の保護マ
スク１２を施して、２つのケイ素＃１１゜５の間に挟ま
れた誘電性酸化物９が露出するところまで、第２ケイ素
層１１をエツチングする。
誘電性酸化物９の上では、第１ケイ素Ｊｉｉ５に達する
までエツチングを続ける。この時点で構造体は第８図に
示したような状態になる。
さらにエツチングを行って、セル及びトランジスタ領域
のマスクされた区域の両側で第１ケイ素層５を除去する
。また、負にドープした後メモリセル６及びトランジス
タ７のソース領域及びドレン領域となる領域１３．１４
を露出させるべく、前述の区域の両側にあるゲート酸化
物４も除去する。−例として、自己整合した！１１゜５
を有する３つのメモリセル６と、１つのトランジスタ７
と、１つの深接点８とを備えた最終的な構造を第９図に
示す。
【図面の簡単な説明】
第１〜９図は、本発明による方法のいろいろな段階を示
す説ｉ図である。 ｌ・・・単結晶質ケイ素基板、２・・・活性領域、３・
・・フィールド酸化物、４・・・ゲート酸化物層、５・
・・第１多結晶質ケイ素層、６・・・メモリセル、７・
・・トランジスタ、８・・・深接点、９・・・誘電性酸
化物層、１１・・・第２多結晶質ケイ素層。

Claims (1)

  1. 【特許請求の範囲】 １、（ａ）プラノックス法により単結晶質ケイ素基板上
    に活性領域を形成すること、（ｂ）この基板構造体の全
    面にゲート酸化物層を成長させること及び（ｃ）第１多
    結晶質ケイ素層を堆積してそのドーピングを行うことを
    含み、（ｄ）この第１多結晶質ケイ素層にマスクを施し
    て、後にメモリセル及びトランジスタ領域を構成するこ
    とになる区域の両側でマスクの除去を行い、（ｅ）誘電
    性酸化物層を成長させ、（ｆ）この誘電性酸化物層をト
    ランジスタ領域から除去し、（ｇ）第２多結晶質ケイ素
    層を堆積し、（ｈ）マスクを施し、この第２多結晶質ケ
    イ素層とその下層の誘電性酸化物を、セル及びトランジ
    スタ領域の両側でエッチングし、（１）次にセル及びト
    ランジスタ領域の両側で、ドレン領域とソース領域が露
    出するまで第１多結晶質ケイ素層とその下層のゲート酸
    化物層とを、同一のマスクを用いてエッチングすること
    を特徴とする自己整合したケイ素層を有する不揮発性メ
    モリ・セル及び関連トランジスタを含む集積構造体の製
    造方法。 ２、トランジスタ領域から誘電性酸化物層を除去する際
    に、後に深接触領域となる区域から誘電性酸化物層を除
    去し、第２多結晶質ケイ素層を堆積し、この第２多結晶
    質ケイ素層のマスキングによって深接触領域を区画して
    該深接触領域を形成することを含むことを特徴とする特
    許請求の範囲第１項記載の自己整合したケイ素層を有す
    る不揮発性メモリセル及び関連トランジスタを含む集積
    構造体の製造方法。
JP60259941A 1984-11-26 1985-11-21 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法 Expired - Fee Related JP2525144B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT23737A/84 1984-11-26
IT8423737A IT1213249B (it) 1984-11-26 1984-11-26 Processo per la fabbricazione distrutture integrate includenti celle di memoria non volatili con strati di silicio autoallineati ed associati transistori.

Publications (2)

Publication Number Publication Date
JPS61131488A true JPS61131488A (ja) 1986-06-19
JP2525144B2 JP2525144B2 (ja) 1996-08-14

Family

ID=11209566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259941A Expired - Fee Related JP2525144B2 (ja) 1984-11-26 1985-11-21 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法

Country Status (7)

Country Link
US (1) US4719184A (ja)
JP (1) JP2525144B2 (ja)
DE (1) DE3540422C2 (ja)
FR (1) FR2573920B1 (ja)
GB (1) GB2167602B (ja)
IT (1) IT1213249B (ja)
NL (1) NL193394C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1196997B (it) * 1986-07-25 1988-11-25 Sgs Microelettronica Spa Processo per realizzare strutture includenti celle di memoria non volatili e2prom con strati di silicio autoallineate transistori associati
KR890001957B1 (ko) * 1986-08-22 1989-06-03 삼성전자 주식회사 디램셀의 제조방법
IT1225873B (it) * 1987-07-31 1990-12-07 Sgs Microelettrica S P A Catan Procedimento per la fabbricazione di celle di memoria eprom cmos con riduzione del numero di fasi di mascheratura.
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
JPH02211651A (ja) * 1989-02-10 1990-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
IT1235690B (it) * 1989-04-07 1992-09-21 Sgs Thomson Microelectronics Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia.
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5229631A (en) * 1990-08-15 1993-07-20 Intel Corporation Erase performance improvement via dual floating gate processing
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
CA2107602C (en) * 1992-10-07 2004-01-20 Andrew Jan Walker Method of manufacturing an integrated circuit and integrated circuit obtained by this method
DE69313816T2 (de) * 1993-02-11 1998-03-26 St Microelectronics Srl EEPROM-Zelle und peripherer MOS-Transistor
DE69312676T2 (de) * 1993-02-17 1997-12-04 Sgs Thomson Microelectronics Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
DE69631879D1 (de) * 1996-04-30 2004-04-22 St Microelectronics Srl Herstellungsverfahren für einen integrierten Dickoxydtransistor
DE69739045D1 (de) 1997-08-27 2008-11-27 St Microelectronics Srl Herstellungsverfahren für elektronische Speicherbauelemente mit virtueller Masse
WO2001047012A1 (en) * 1999-12-21 2001-06-28 Koninklijke Philips Electronics N.V. Non-volatile memory cells and periphery
ITTO20021118A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Dispositivo mos e procedimento di fabbricazione di
ITTO20021119A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Dispositivo mos e procedimento di fabbricazione di

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591877A (en) * 1978-12-30 1980-07-11 Fujitsu Ltd Manufacture of semiconductor device
JPS58196053A (ja) * 1982-05-11 1983-11-15 Mitsubishi Electric Corp 半導体装置の製造法
JPS5974677A (ja) * 1982-10-22 1984-04-27 Ricoh Co Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116670A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS577162A (en) * 1980-06-17 1982-01-14 Toshiba Corp Nonvolatile semiconductor memory and manufacture therefor
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
JPS5837701B2 (ja) * 1980-12-29 1983-08-18 富士通株式会社 半導体装置の製造方法
JPS5852871A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体記憶装置
FR2535525A1 (fr) * 1982-10-29 1984-05-04 Western Electric Co Procede de fabrication de circuits integres comportant des couches isolantes minces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591877A (en) * 1978-12-30 1980-07-11 Fujitsu Ltd Manufacture of semiconductor device
JPS58196053A (ja) * 1982-05-11 1983-11-15 Mitsubishi Electric Corp 半導体装置の製造法
JPS5974677A (ja) * 1982-10-22 1984-04-27 Ricoh Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE3540422A1 (de) 1986-05-28
IT8423737A0 (it) 1984-11-26
GB2167602B (en) 1988-12-07
JP2525144B2 (ja) 1996-08-14
DE3540422C2 (de) 2001-04-26
FR2573920B1 (fr) 1988-10-07
US4719184A (en) 1988-01-12
GB8526959D0 (en) 1985-12-04
FR2573920A1 (fr) 1986-05-30
NL193394B (nl) 1999-04-01
IT1213249B (it) 1989-12-14
NL8503197A (nl) 1986-06-16
GB2167602A (en) 1986-05-29
NL193394C (nl) 1999-08-03

Similar Documents

Publication Publication Date Title
US5534455A (en) Method for protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
US4420871A (en) Method of producing a monolithically integrated two-transistor memory cell in accordance with MOS technology
JP2933902B2 (ja) 不揮発性メモリ及びロジック構成要素を一体型不揮発性メモリを得るために０．３ミクロン以下の単一の製造プロセスに組み込むための方法
US4103415A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
US5352619A (en) Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices
JPS61131488A (ja) 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法
US4808261A (en) Fabrication process for EPROM cells with oxide-nitride-oxide dielectric
JPH0587031B2 (ja)
JPS58147072A (ja) Ｍｏｓ半導体装置の製造方法
US4458407A (en) Process for fabricating semi-conductive oxide between two poly silicon gate electrodes
JPS61179568A (ja) 半導体記憶装置の製造方法
US4169270A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
US4675982A (en) Method of making self-aligned recessed oxide isolation regions
US4229755A (en) Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements
US4455742A (en) Method of making self-aligned memory MNOS-transistor
US5393684A (en) Method of making thin oxide portions particularly in electrically erasable and programmable read-only memory cells
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
JPS59211282A (ja) 集積回路の製造方法
JP3297937B2 (ja) 半導体装置及びその製造方法
US4534104A (en) Mixed dielectric process and nonvolatile memory device fabricated thereby
US6579763B1 (en) Methods of forming an array of FLASH field effect transistors and circuitry peripheral to the array
US6759298B2 (en) Methods of forming an array of flash field effect transistors and circuitry peripheral to such array
JP3783240B2 (ja) フラッシュメモリの製造方法
KR930004347B1 (ko) 불휘발성 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees