JPS5918509Y2 - 電源制御方式 - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は電子機器、例えば電子式卓上計算機等の電源制
御装置に係わり、特に演算制御部への電源の供給を制御
する装置に関する。

従来技術 従来、電池駆動式の卓上計算機等に於ては、電源の有効
活用を図るために、とくに表示部にニキシー管や白熱球
等を用いた場合、表示部での電力消費が大きく、電池寿
命に影響を及ぼすという点に鑑み、表示部への電源の供
給を制御することにより実質上電池の寿命を伸ばし得る
という技術思想の基に節電対策が提案されて来た。

しかしながら、近年、卓上計算機等に例えば液晶表示装
置が採用されるに至り、考案者はこのような表示装置を
用いれば消費される電力が極めて小さく（例えば３〜１
μＡもしくはそれ以下）殆んど無視できる程度であるこ
とを見い出した。

しかも、卓上計算機等の小型化、薄型化に伴ないむしろ
電力消費の大きいＣＰＵ（中央処理装置）等を含む演算
制御部での電源を如何に有効に制御し電力消費を低減で
きるかが重要な課題であることを見い出した。

すなわち、この課題は演算制御部への電源の供給が行わ
れていないオフ時、キー人力がなされた事を如何にして
検知するが、電源供給オフ時の電力消費を如何に低減す
るかという問題であった。

また、従来の如く表示部への電源の供給を制御する方式
の場合、表示部への電源が遮断されているとき、通常、
演算制御部への電源が供給されているか否かを判別でき
ないという欠点が存在した。

目 的 本考案はこれら従来の欠点を一掃するために威されたも
ので、特に電源の有効活用を図る目的で演算制御部への
電源の供給を制御するようにした電源制御装置を提供す
るものである。

本案によれば、電源制御のために例えば電源制御回路と
して特にＣ−ＭＯＳトランジスタを利用した回路構成を
採用でき、Ｃ−ＭＯＳトランジスタを用いることによっ
て電源制御に基づく電力が非常に少なくて済み、しかも
微少電力のため主スィッチをも必要としないものである
。

実施例 以下、本考案による装置の一実施例を図面を参照して詳
しく説明する。

第１図は本案の具体的な回路構成図である。

図中、実施例の電子機器、例えば卓上計算機は、主とし
て表示部２１．演算制御部２２、キー操作部２３、電源
２４．２４’及び演算制御部２２へ電源の供給を制御す
る電源制御回路２５から構成される。

上記電源２４の端子には０電位が、電源２４′の端子に
は−Ｖ定電位供給されている。

■〜＠はＰチャンネル或いはＮチャンネルのＭＯ８形電
界効果トランジスタ（以下ＭＯ８−ＦＥＴと略称する。

）であり、ａ。ｂ、 ｓ、 を並びにに１．に２．
に３は夫々後述する信号である。

電源制御回路２５は複数のＭＯＳ−ＦＥＴから構成され
ており、制御信号或いはキー信号（Ｋ１．に２．に３な
ど）によって記憶状態を反転するＭＯＳ−ＦＥＴ■〜０
よりなる制御回路と、この回路出力に応答するＭＯＳ−
ＦＥＴ＠よりなる演算制御部２２の電源供給を制御する
ための電源供給制御用のスイッチング素子から構成され
る。

上記制御回路はキー信号（Ｋ１．に２．に３など）によ
りスイッチング素子をオンにして演算制御部２２への電
源の供給を開始させ、一方キー操作に基づく信号が印加
されてから所定時間経過後に演算制御部から発生する制
御信号Ｓにより制御回路の反転出力で上記スイッチング
素子をオフにして演算制御部２２への電源の供給を遮断
するものである。

上記ＭＯ３−ＦＥＴ ＠がオンしているとき、電源２４
−２４’から演算制御部２２ヘ−■電位（ＶＤで示す）
が供給される。

またキー操作部２３には抵抗を介して−■定電位ＶＤで
示す）が常時供給され、この電位ＶＤはＭＯＳ−ＦＥＴ
＠のソース電極に加えるように構成される。

また、キー操作部２３は複数のキーを有するキーマトリ
ックスで構成され、キーの操作に基づき複数のキー信号
（例えばに１゜Ｒ２，に３で示す如き）が出力される。

例えばキー信号に１はＭＯＳ−ＦＥＴ■に加えられ、Ｒ
２はＭＯ３ＦＥＴ■に、キー信号に３はＭＯＳ−ＦＥＴ
■にそれぞれ加えられる。

また、第２図にはキー人力部の回路構成が示され一点鎖
線内のバッファＢＦ及びＰチャンネル型ＭＯ８−ＦＥＴ
＠は演算制御部内に構成され、第１図に示すｔ信号を演
算制御部２２へ供給し、第２図に示す演算制御部内のＭ
Ｏ３ＦＥＴ＠をこのｔ信号により制御する。

またＳＷはキースイッチでありキー操作部２３に設けら
れ、その一端にはバッファＢＦを介して演算制御部２２
からキーストローブ信号が印加され、他端からキー信号
に１が取り出され、またキースイッチＳＷの他端には常
時、抵抗を介して−Ｖ定電位ＶＤ）を供給し、を信号に
よりＭＯＳ−ＦＥＴ＠がオンしない限り−Ｖ定電位より
ＭＯＳ−ＦＥＴ■はオフ状態に保たれる。

他のに２．に３のキー信号についても同様に構成できる
。

この構成において演算制御部２２への電源２４．２４’
の供給がなされていないとき、信号ｔは一■電位となる
ように構成されるため、このときＰチャンネルＭＯ５−
ＦＥＴ＠はオンしているので、キーストローブ信号端子
の電位は０電位となり、任意のキースイッチＳＷをオン
するとキー信号（例えばに１）がＯ電位となるように構
成されている。

つまり演算制御部２２への電源が遮断（オフ）しても、
あらかじめ定めた電位（例えば０電位）が電源制御回路
２５のＭＯＳ−ＦＥＴ■〜■のいずれかに加わる様にし
て、演算制御部のオフ時にキーを押したことを如何にし
て検知するかを解決している。

第３図は電源制御回路２５を制御する信号Ｓの発生回路
の一例を示しており、タイマー回路２６Ｍ０８−ＦＥＴ
で構成されるＲ８型フリップフロップ２７と、オアゲー
トＯとから構成される。

これらタイマー回路２６、フリップフロップ２７、オア
ゲート０と共に演算制御部２２内に構成され演算制御部
２２から信号Ｓが発生する。

演算制御部２２へ電源２４、２４’が供給されている場
合は、キーを操作するとオアゲート０を介してＲ３型フ
リップフロップはリセットされ、同時にタイマー回路２
６もリセットされる。

このとき、Ｒ３型フリップフロップ２７の制御信号Ｓは
一■電位となるように構成されるため、電源制御回路２
５内のＭＯＳ−ＦＥＴ■をオンし、ｂ点にはＯ電位が現
われ、ＭＯＳ−ＦＥＴ■をオンし、電源が供給されてい
るときＭＯＳ−ＦＥＴ＠はオンでｔ信号は０電位である
ため、ＭＯ３−ＦＥＴＯもオンであり、ａ点には−Ｖ定
電位現われて、ＭＯＳ−ＦＥＴ［相］をオンし、を点の
信号を０電位に保ち電源から〜■電位（ＶＤ）をＭＯＳ
−ＦＥＴＯを介して演算制御部２２へ供給し続ける。

一方、所定時間キー操作がなされないと、タイマー回路
２６からＳ′信号が発生してＲ５型フリップフロップ２
７をセットし、信号ＳはＯ電位となるため、この信号は
電源制御回路２５内のＭＯＳ−ＦＥＴＯをオンして、ｂ
点には−■定電位現われ、ＭＯＳ−ＦＥＴＯをオンし、
ａ点にＯ電位が現われ、ＭＯＳ−ＦＥＴＯをオンし、前
述した如く、このＭＯＳ−ＦＥＴＯのソース電極に−Ｖ
定電位ＶＤで示す）が供給されているため、を端子に現
われる一■電位のｔ信号によりＭＳＯ−ＦＥＴＯをオフ
となし、演算制御部２２への電源供給を終了させるもの
である。

タイマー回路２６はＣＲ等の遅延回路やカウンタ等を用
いてもよく、タイマーの時間設定は予め任意に設定して
おけばよい。

第４図は第１． ２． ３図におけるＳ、ｔ、ａ。

ｂの各信号のタイミングチャート図であって、演算制御
部２２への電源２４．２４’の供給のオン・オフとタイ
マーセット、キー押圧操作の関係を表わすものである。

次に本考案装置の動作を説明する。

今電源２４．２４’が演算制御部２２に供給されていて
、キー操作が遂行されている状態にあるとする。

この状態において、一定時間キー操作が行なわれないこ
とが継続すると、上述した第３図の動作で電源制御信号
Ｓは一■電位から、Ｏ電位に変化する。

該信号ＳによりＮチャンネルＭＯ８−ＦＥＴＯはオンし
、その出力信号すは−Ｖ定電位なりＰチャンネルＭＯ３
−ＦＥＴＯがオンし、ａ点はＯ電位となり、Ｎチャンネ
ルＭＯ５−ＦＥＴＯをオンし、ソース電極に加えられる
ーＶ定電位ＶＤ）がＮチャンネルＭＯ５−ＦＥＴＯのゲ
ート電極にｔ信号として現われ、ＮチャンネルＭＯ５−
ＦＥＴ［相］をオフとなし、これにより演算制御部２２
への電源供給が終了する。

この電源の供給が終了している状態ではｔ信号が一■電
位であるので、ＰチャンネルＭＯ３ＦＥＴ■がオンし、
そのことによってＮチャンネルＭＯ３−ＦＥＴ ＠がオ
ンしＮチャンネルＭＯ３−ＦＥＴＯのオフ状態を持続す
ることとなり、演算制御部２２への電源の供給は中止さ
れ続ける。

次に演算制御部２２への電源の供給される過程を説明す
る。

演算制御部２２に電源が供給されていない状態で、キー
操作が行なわれると、−上述した第２図の動作によって
例えばキー信号に１がＮチャンネルＭＯ３−ＦＥＴＯに
加わり、該ＭＯ３−ＦＥＴ■をオンさせる。

すると、その出力信号ａが−Ｖ定電位なって、Ｐチャン
ネルＭＯ３−ＦＥＴ［相］をオンさせる。

該ＭＯ５−ＦＥＴ［有］の出力信号ｔが０電位となり、
ＮチャンネルＭＯ５−ＦＥＴ ＠がオンされる。

該ＭＯ８−ＦＥＴ［相］のオンにより、電源が演算制御
部２２及び表示部２１に供給されることになる。

キー操作時には、電源制御信号Ｓは一■電位にあるので
゛、ＰチャンネルＭＯ３−ＦＥＴＯはオンしその出力信
号すは０電位となる。

該信号すによりＮチャンネルＭＯ５−ＦＥＴＯはオンす
る。

この時、を信号は０電位であるので、ＮチャンネルＭＯ
８−ＦＥＴＯがオンしていて、ａ信号は−■となる。

するとＰチャンネルＭＯ５−ＦＥＴＯのオン状態は持続
される。

即ち、演算制御部２２及び表示部２１への電源２４、２
４’の供給が継続されることになる。

キー操作が一定時間存在しないと、既述したように、第
３図のタイマー回路２６からＳ′の信号が出力されて、
演算制御部２２への電源２４．２４’の供給が終了する
。

効果 以上説明したように本考案の電源制御装置によれば、所
定期間以上キー操作が行われないとき、演算制御部への
電源を自動的に遮断し、電源の切忘れなどを防止し、無
駄な電力消費をなくすことができる。

また、演算制御部への電源の供給が遮断されていても、
キーが操作されたことを検知することができ、また、演
算制御部に電源の供給がなされていない時にも常時電源
が供給される電源制御回路を設け、この回路をＭＯＳ−
ＦＥＴ ｌ−ランジスタで構成すれば演算制御部への電
源供給の遮断時における電力消費を最小限に抑えること
ができる。

また、演算制御部への電源を制御することによって、演
算制御部によって間接的にコントロールされるキー操作
部、表示部等の他の装置を制御できる。

さらに、特に電力消費の少ない液晶等の表示装置を用い
る電池駆動式のキー制御式電子装置を採択して有効であ
るなどの利点がある。

【図面の簡単な説明】

第１図は本考案による電源制御装置の一実施例の回路構
成図、第２図はキー人力部の回路構成図、第３図は電源
制御信号発生回路、第４図は各信号のタイムチャートで
ある。

Claims (1)

1. 【実用新案登録請求の範囲】 電源と、キーストローブ信号もしくはキー操作に基づく
   信号が印加されてから所定時間経過後に発生する制御信
   号を出力する演算制御部と、上記電源と上記演算制御部
   との間に挿入される電源供給制御用のスイッチング素子
   を具備するキー制御式電子演算装置に於て、 上記キーストローブ信号が発生しない電源供給遮断時に
   キー操作に応答してキー信号を発生させるためのキー信
   号発生手段と、常時電源に接続され、上記キー信号もし
   くは上記制御信号の入力に応答してオン・オフ動作し、
   その動作出力に基づいて上記スイッチング素子をスイッ
   チング制御するための制御回路を設け、 キー信号又は制御信号に関連して演算制御部への電源の
   供給を開始又は遮断させるようにしたことを特徴とする
   電源制御装置。