JPS59186345A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59186345A
JPS59186345A JP58060140A JP6014083A JPS59186345A JP S59186345 A JPS59186345 A JP S59186345A JP 58060140 A JP58060140 A JP 58060140A JP 6014083 A JP6014083 A JP 6014083A JP S59186345 A JPS59186345 A JP S59186345A
Authority
JP
Japan
Prior art keywords
groove
substrate
pellet
semiconductor
pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58060140A
Other languages
English (en)
Inventor
Isamu Kitahiro
北広　勇
Hiroshi Takahashi
弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58060140A priority Critical patent/JPS59186345A/ja
Publication of JPS59186345A publication Critical patent/JPS59186345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、特
に半導体素子が多数個形成された基板の分割方法に関す
るものである。
従来例の構成とその問題点 従来から半導体ベレットの周縁エツジ部を絶縁材料で被
覆しようとする試みは多くあった。その入 目的とするところは第１図に断面衾ケノチ図を示した如
く、半導体ベレット上の電極にリード付けする際、前記
リードと半導体ベレットの基板が接触することを防止す
ることにあった。第７図において、１は絶縁基板、２は
導体配線、３は半導体ベレット、４は絶縁膜で例えばＳ
１単結晶基板の場合は熱酸化膜、５は裁断領域で絶縁膜
のない領域、６は電極配線例えばＡｌボッディ／グパノ
ド。
７は金属細線である。このようにワイヤボ／ディノグに
より電極配線と単体配線を接続する際、しばしば８０部
分で金Ｒ細線７と半導体基板３の接触が生ずる。他の接
続方式であるフィルムキャリヤ法でも同様の問題が発生
していた３、このような問題を解決しようとし２て第２
図に示す方法が提案されたが、種々の問題があり実用的
ではないＣ第２図は、従来試みられた酸化性雰囲気中で
のレーザースクライビングによるエツジ部の絶縁膜化法
を示した０第２図において、１１は半導体基板、１２は
レーザー光、１３は切り溝、１４は酸化Ｊｌ、ｌｌｉ、
１５（Ｉ−ｊレーザー光を集光（〜だところである。こ
の方法は、レーザー光を照則して半導体基板を溶かした
とき、酸素雰囲気中であれば１４で示す如く酸化膜がで
き、この酸化膜１４にて前記接触をなくしようとするも
のである。
前記方法に」これば溝の深さが制限される上、レーザー
照ろ（１で飛散した跡は非常に凹凸があり、欠は易く、
壕だ酸素のみではシリコンも短時間では薄い酸化膜（数
１０ＯＡ）しかできないＯ発明の目的 本発明はこのような従来の問題に鑑み、分割形成される
半導体ベレット側面全てに厚い絶縁膜を形成できる方法
を提供することを目的とする。
発明の構成 本発明は半導体基板の裁断領域に溝を形成し、この溝に
絶縁物質を充填した後、前記半導体基板を裏面より研削
し、次に個々のベレットに分割することにより、側面が
完全に絶縁物で被覆された半導体素子を製造可能とする
ものである０実施例の説明 第３図は本発明の実施例における工程フローチャー１・
を示す。図中、半導体素子の拡散部分、電極配線部分は
省略した。第３図において、２１は半導体基板、２２は
絶縁膜（通常は５ｉｎ２．　Ｓｉ３Ｎ４等である）、２
３は裁断領域（通常１００μｍ位）２４は第１の溝、２
６は充填された樹脂、２７は第２の溝である。以下第３
図Ａ−Ｄに沿って工程を説明する。第３図Ａの如く、半
導体基板２１の裁断領域２３に第１の溝２４を設ける。
溝２４の深さはベレットの仕上り厚さに等しく設定し、
その幅は分割用の第２の溝２了より広くする。このよう
な溝は回転砥石を用いたダイシング・ソーにより容易に
かつ精度よく形成することができる。
寸だ、裁断領域２３には絶縁膜が被覆されていることが
望捷しいが、ない場合には少し半導体ベレット側を含む
溝を形成するのが良い０ 次に第３図Ｂの如く、前述の溝２４に樹脂２６を充填す
る。一般に樹脂２５は硬化収縮するが特に問題ない。以
」二の加工が終了した半導体基板２１の裏面を研削する
のであるが、例えば前記基板２１の厚さがＳＯＯμｍ第
１の溝２４の深さが１５０μｍでは３５０μｍ削らなけ
ればなら々い。最も良いのは機械的に研削する方法であ
るが、化学エツチングでも艮い。第３図Ｃに裏面研削後
の半導体基板を示した。最後に第３図ＤＫ示す如く、第
２の溝２７の加工を行ない個々のベレットに分割する。
ｔた、必要な場合は第３図Ａと第３図Ｃの間に第４図の
工程を導入しても良い。第４図において第３図と同一箇
所には同一番号を付したが、３丁は溝成形、３２は溝に
突出した絶縁膜である。即ち、゛１６導体ｈ（板２１（
（溝２４の形成後、半導体基板２１のみをエツチングす
ることにより、第４図Ｃに示す如く半導体基板表面の絶
縁膜２２と充填した樹脂２６とが重なり合い、エツジ部
の絶縁がより先金になる。なお、第４図Ｂの溝成形は半
導体基板がシリコン単結晶の場合、ＯＦ４を用いた］。
ラズマエッチ又Ｂ　ＨＦ−ＨＮＯ３ＮＯ３系エッチノブ
る化学エッチ等で容易に実現できる。
発明の効果 以上のように本発明（は第１の溝を分割用の第２の溝に
比ベニ広くし、そこに絶縁物を充填することにより、容
易に周辺側面を絶縁膜で被覆した半導体装置を得ること
ができる。このような半導体装置では第１図に示した金
属細線のエツジ接触があっても全く問題にならないため
、ワイヤボ／ディノグ法、フィルムキャリヤ法で結線す
る際非常に有利である。
【図面の簡単な説明】
第１図は従来の問題点を説明するための半導体ベシ／ノ
ド周辺の断面図、第２図は従来のレーザスクライブ法を
示す部分断面斜視図、第３図Ａ　−Ｄは本発明の第１の
実施例の工程断面図、第４図Ａ〜吾は本発明の第２の実
施例の要部工程断面図である０ ２１・・・・・・半導体基板、２３・・・・・・裁断領
域、２４・・・・第１の溝、２５・・・・・樹脂、２７
・・・・第２の溝０第１図 ７ ３　　／ 第２図 第３図 ？３ １ ？Ｌ５′ ／ ６ 第４図

Claims (2)

    【特許請求の範囲】
  1. （１）多数個の半導体素子が形成された基板の裁断領域
    に第１の溝を形成する工程少なくとも前記第１の溝の側
    壁部を覆って前記第１の溝部を絶縁物質で充填する工程
    、裏面より前記基板を研削し前記絶縁物質の一部が露出
    する丑で前記基板を薄くする工程、前記裁断領域の略中
    心線に決 沿−）で前記第１の溝より季い第２の溝を形成して前記
    基板を個々のベレットに分割する工程を含むことを特徴
    とする半導体装置の製造方法。
  2. （２）基板の裁断領域に形成された第１の溝に充填する
    絶縁物質が樹脂であることを特徴とする特許ｔｉ％求の
    範囲第１項記載の半導体装置の製造力θξ０
JP58060140A 1983-04-06 1983-04-06 半導体装置の製造方法 Pending JPS59186345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58060140A JPS59186345A (ja) 1983-04-06 1983-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58060140A JPS59186345A (ja) 1983-04-06 1983-04-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59186345A true JPS59186345A (ja) 1984-10-23

Family

ID=13133531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58060140A Pending JPS59186345A (ja) 1983-04-06 1983-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59186345A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883771A (en) * 1986-11-13 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Method of making and separating semiconductor lasers
US5064771A (en) * 1990-04-13 1991-11-12 Grumman Aerospace Corporation Method of forming crystal array
WO1992009098A3 (en) * 1990-11-05 1992-07-09 Harris Corp Process for forming extremely thin integrated circuit dice
FR2687779A1 (fr) * 1992-02-20 1993-08-27 Sextant Avionique Micro-capteur capacitif a protection laterale et procede de fabrication.
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
EP1014444A1 (de) * 1999-05-14 2000-06-28 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
KR20230043428A (ko) * 2021-09-24 2023-03-31 주식회사 루츠 형광체의 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883771A (en) * 1986-11-13 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Method of making and separating semiconductor lasers
US5064771A (en) * 1990-04-13 1991-11-12 Grumman Aerospace Corporation Method of forming crystal array
WO1992009098A3 (en) * 1990-11-05 1992-07-09 Harris Corp Process for forming extremely thin integrated circuit dice
FR2687779A1 (fr) * 1992-02-20 1993-08-27 Sextant Avionique Micro-capteur capacitif a protection laterale et procede de fabrication.
US5418681A (en) * 1992-02-20 1995-05-23 Sextant Avionique Capacitive micro-sensor with a lateral protection and manufacturing method
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5527744A (en) * 1993-01-07 1996-06-18 Texas Instruments Incorporated Wafer method for breaking a semiconductor
US5925924A (en) * 1995-07-26 1999-07-20 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
EP1014444A1 (de) * 1999-05-14 2000-06-28 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
US6879029B2 (en) 1999-11-17 2005-04-12 Denso Corporation Semiconductor device having element isolation structure
KR20230043428A (ko) * 2021-09-24 2023-03-31 주식회사 루츠 형광체의 제조방법

Similar Documents

Publication Publication Date Title
US6051875A (en) Semiconductor chip
US3608186A (en) Semiconductor device manufacture with junction passivation
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US6524890B2 (en) Method for manufacturing semiconductor device having element isolation structure
US3994009A (en) Stress sensor diaphragms over recessed substrates
JP2001144121A (ja) 半導体装置およびその製造方法
JPS59186345A (ja) 半導体装置の製造方法
IL108359A (en) Method and apparatus for producing integrated circuit devices
US6046073A (en) Process for producing very thin semiconductor chips
US3838501A (en) Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JP3166122B2 (ja) ワークプレートを使用して結晶を切断する方法
JPH06275684A (ja) 半導体装置及びその製造方法
US3357871A (en) Method for fabricating integrated circuits
US4040084A (en) Semiconductor device having high blocking voltage with peripheral circular groove
US4883773A (en) Method of producing magnetosensitive semiconductor devices
JPH09306872A (ja) 半導体装置
JP2932469B2 (ja) ホール素子及びその製造方法
JPS6134974A (ja) シリコン半導体素子及びその製造方法
JP2644069B2 (ja) 半導体装置の製造方法
GB1569931A (en) Manufacture of semiconductor devices
JPH0728044B2 (ja) ガラス被覆半導体チツプの製造方法
JPS61280660A (ja) 半導体装置の製造方法
JPS58138086A (ja) 半導体デバイスの製造方法
JPS58121673A (ja) 不動態化半導体装置およびその製造方法
US4320571A (en) Stencil mask process for high power, high speed controlled rectifiers