JPS58121673A - 不動態化半導体装置およびその製造方法 - Google Patents
不動態化半導体装置およびその製造方法Info
- Publication number
- JPS58121673A JPS58121673A JP57123111A JP12311182A JPS58121673A JP S58121673 A JPS58121673 A JP S58121673A JP 57123111 A JP57123111 A JP 57123111A JP 12311182 A JP12311182 A JP 12311182A JP S58121673 A JPS58121673 A JP S58121673A
- Authority
- JP
- Japan
- Prior art keywords
- moat
- semiconductor device
- laser beam
- passivated
- respect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
Landscapes
- Thyristors (AREA)
- Dicing (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の不動態化に関するものである。
半導体装置のアクティブ接合の周囲部に誘電体材料の層
を付加して不動態化することは、装置の動的動作特性を
安定化させる公知の技術である。
を付加して不動態化することは、装置の動的動作特性を
安定化させる公知の技術である。
誘電体は一方または両方の主要面から半導体本体内に切
り込んだモートの表面上に被覆として設けられる。
り込んだモートの表面上に被覆として設けられる。
化学的にエツチング処理したモートを備えた装置では、
モートの壁は電圧阻止能力を最大圧させるため高電圧接
合面を不適当な角度で交差し、その結実装置の破壊が早
々に起きることになる◎この領域における装置の縁部が
二重ｌジテイブベベルで適当に面取シした輪郭をもつ改
良型の装置が提案され、そのような装置は英国特許第１
，２１１゜６２７号明細書に開示されている。
モートの壁は電圧阻止能力を最大圧させるため高電圧接
合面を不適当な角度で交差し、その結実装置の破壊が早
々に起きることになる◎この領域における装置の縁部が
二重ｌジテイブベベルで適当に面取シした輪郭をもつ改
良型の装置が提案され、そのような装置は英国特許第１
，２１１゜６２７号明細書に開示されている。
二１にポジティブベベル技術は一般に、多数の装置を単
一半導体薄片上に形成する製造プロセスでは薄片を個々
のｇレットに分離する必要があるので適さない・さらに
、既存のモート エツチング技術は多装置薄片製造には
適するが、為電圧特性に適した縁輪郭を形成できない・ この発明は高電圧装置に適した縁輪郭を形成しそして多
数の装置が同時に形成される半導体薄片に適当に適用さ
れる半導体装置の不動態化方法を提供することにある。
一半導体薄片上に形成する製造プロセスでは薄片を個々
のｇレットに分離する必要があるので適さない・さらに
、既存のモート エツチング技術は多装置薄片製造には
適するが、為電圧特性に適した縁輪郭を形成できない・ この発明は高電圧装置に適した縁輪郭を形成しそして多
数の装置が同時に形成される半導体薄片に適当に適用さ
れる半導体装置の不動態化方法を提供することにある。
この発明によれば、活性領域の周囲に隣接したモートを
不動態化誘電体で被覆する半導体装置の不動態化方法に
おいて、活性領域の表面に対しである傾斜角で入射する
レーザビームによる切断でモートを形成することを１！
！ｉ徽とする半導体装置の不動態化方法が提供される。
不動態化誘電体で被覆する半導体装置の不動態化方法に
おいて、活性領域の表面に対しである傾斜角で入射する
レーザビームによる切断でモートを形成することを１！
！ｉ徽とする半導体装置の不動態化方法が提供される。
好ましくけ、この方法は、レーザで切断したモートを幅
および深さの要求された寸法まで化学的エツチング処理
で拡げることを包含する〇以下この発明およびその実施
例を単に例として添附図面を参照して詳細に説明する。
および深さの要求された寸法まで化学的エツチング処理
で拡げることを包含する〇以下この発明およびその実施
例を単に例として添附図面を参照して詳細に説明する。
さて第１図を参照すると、それぞれＰ”、 Ｎ−、Ｎ”
導電性の三つの重ねて配置された半導体層１，２゜６か
ら成る半導体ダイオードが断面図で示されておシ、層１
，２間の接合は符号４で示すアクティブダイオード接合
である・ 通常のモートエツチング不動態化法によれば、角度を成
した側部を備えたモー）ＦｉＰ＋層１の上側露出面から
下方へ接合を通ってＮ”’４２のほぼ中鵬の深さまでエ
ツチングされる。そしてモートの露出面は誘電体ガラス
、化学的な真空蒸着膜、少なくとも部分的にモートに充
てんした樹脂またはゴムで被覆される・モートの壁とダ
イオード接合４との交差角度は高電圧動作のための接合
の最良の縁輪郭をもたらさない。問題は、化学的エツチ
ング混合物が方向上選択的でなく、その結果モートが深
くなるにつれて口部において広くなる傾向がある点にあ
る。
導電性の三つの重ねて配置された半導体層１，２゜６か
ら成る半導体ダイオードが断面図で示されておシ、層１
，２間の接合は符号４で示すアクティブダイオード接合
である・ 通常のモートエツチング不動態化法によれば、角度を成
した側部を備えたモー）ＦｉＰ＋層１の上側露出面から
下方へ接合を通ってＮ”’４２のほぼ中鵬の深さまでエ
ツチングされる。そしてモートの露出面は誘電体ガラス
、化学的な真空蒸着膜、少なくとも部分的にモートに充
てんした樹脂またはゴムで被覆される・モートの壁とダ
イオード接合４との交差角度は高電圧動作のための接合
の最良の縁輪郭をもたらさない。問題は、化学的エツチ
ング混合物が方向上選択的でなく、その結果モートが深
くなるにつれて口部において広くなる傾向がある点にあ
る。
この発明によれば、モートは最初に傾斜したレーザビー
ムによって切断され、第１図に符号５゜６で示すモート
外形を作る。この最初のレーザによる切断はほぼモート
の全深さまで達するが、モートの要求された最終幅よシ
幾分狭い。モートの内部すなわち傾斜壁７は最初の切断
段階でレーザビームの相応した方向決めＫよってアクテ
ィブダイオード接合の縁部に好ましい面取シ角を形成す
るようにされ得る・第２の段階では、モートは通常のエ
ツチング法を用いて第２図に示すように最終寸法までエ
ツチングされる。これによってレーザビームによって損
傷されたシリコンは全て除去されるが、付随される材料
は極めて少ないので、エツチングによって完全にモート
を形成する場合より実質的に速い。レーザビームはモー
トの位置決めを非常に正確に行なうことができる。レー
ザビームによって生じる表面損傷の量は少ないので、モ
ートを直接その最終）法まで切断しない方が好ましい◎
切断し九モートの幅はレーザビームの幅によって決ｔｂ
、従ってビームの焦点を調整することによって変えるこ
とができる。またビームは最初の切断を広くするため横
方向に僅かに変位させて一度以上モートの通路上を通さ
れ得る。生の半導体薄片の寸法に対する仕上シダイオー
ドの寸法を考慮して第３図の平面図で示すように配置し
た単一装置上に多数のダイオードが形成され、すなわち
薄片１７上に七つのダイオード１０〜１６が形成され、
各装置の活性領域を包囲するモートの位置は点線１８で
示す。最終的には薄片１７は各々一つのダイオードを備
えた個々のはレットに分割される・英国特許！１．２１
１，６２７号明細書に開示され九縁面取り技術ではイレ
ットは面取シ段階の前に分離する必要がある。これに対
してこの発明によれば縁外形は、イレットがまだ薄片の
部分を成している間に作られ、その結果その後に続く処
理段階に対する装置の操作の点で有利となる。
ムによって切断され、第１図に符号５゜６で示すモート
外形を作る。この最初のレーザによる切断はほぼモート
の全深さまで達するが、モートの要求された最終幅よシ
幾分狭い。モートの内部すなわち傾斜壁７は最初の切断
段階でレーザビームの相応した方向決めＫよってアクテ
ィブダイオード接合の縁部に好ましい面取シ角を形成す
るようにされ得る・第２の段階では、モートは通常のエ
ツチング法を用いて第２図に示すように最終寸法までエ
ツチングされる。これによってレーザビームによって損
傷されたシリコンは全て除去されるが、付随される材料
は極めて少ないので、エツチングによって完全にモート
を形成する場合より実質的に速い。レーザビームはモー
トの位置決めを非常に正確に行なうことができる。レー
ザビームによって生じる表面損傷の量は少ないので、モ
ートを直接その最終）法まで切断しない方が好ましい◎
切断し九モートの幅はレーザビームの幅によって決ｔｂ
、従ってビームの焦点を調整することによって変えるこ
とができる。またビームは最初の切断を広くするため横
方向に僅かに変位させて一度以上モートの通路上を通さ
れ得る。生の半導体薄片の寸法に対する仕上シダイオー
ドの寸法を考慮して第３図の平面図で示すように配置し
た単一装置上に多数のダイオードが形成され、すなわち
薄片１７上に七つのダイオード１０〜１６が形成され、
各装置の活性領域を包囲するモートの位置は点線１８で
示す。最終的には薄片１７は各々一つのダイオードを備
えた個々のはレットに分割される・英国特許！１．２１
１，６２７号明細書に開示され九縁面取り技術ではイレ
ットは面取シ段階の前に分離する必要がある。これに対
してこの発明によれば縁外形は、イレットがまだ薄片の
部分を成している間に作られ、その結果その後に続く処
理段階に対する装置の操作の点で有利となる。
この発明によって提案された不動態化半導体装−の製造
方法は、モート形成段階で第６図に符号１７で示すよう
な半導体薄片を普通のホトレジスト材料の層で被覆し、
そしてレーザビームをモートの輪郭をたどって点線１８
で示す通路に沿って薄片表面に対して横方向に動かして
ホトレジスト績を通って薄片に切シ込むことを包含する
。この目的に適したレーザとしては１．０６μｍで作動
するネオジム ドープト イツトリウム アル２ニウム
ガーネツトレーザを挙げることができる。
方法は、モート形成段階で第６図に符号１７で示すよう
な半導体薄片を普通のホトレジスト材料の層で被覆し、
そしてレーザビームをモートの輪郭をたどって点線１８
で示す通路に沿って薄片表面に対して横方向に動かして
ホトレジスト績を通って薄片に切シ込むことを包含する
。この目的に適したレーザとしては１．０６μｍで作動
するネオジム ドープト イツトリウム アル２ニウム
ガーネツトレーザを挙げることができる。
好ましくは未切断薄片は垂直すなわち２軸線に対して傾
斜して設けたレーザビームに対して水平Ｘ、Ｙ軸線のま
わシで動くことのできるテーブル上に水に取シ付けられ
る。代シ、に半導体薄片は固定して保持されてもよく、
またレーザ組立体はモート通路の輪郭をたどるように動
かされまたはレーザビームはレーザ源を固定にして同じ
作用をもたらすように光学的に操作するようにして本よ
い。
斜して設けたレーザビームに対して水平Ｘ、Ｙ軸線のま
わシで動くことのできるテーブル上に水に取シ付けられ
る。代シ、に半導体薄片は固定して保持されてもよく、
またレーザ組立体はモート通路の輪郭をたどるように動
かされまたはレーザビームはレーザ源を固定にして同じ
作用をもたらすように光学的に操作するようにして本よ
い。
七の後レーザで切断した薄片は氷酢酸（ＣＲ２Ｃ００Ｈ
）を添加した硝酸（ＨＮＯｘ）とフッ化水素酸（ＨＦ）
との混合物を含んだ溶液中でエツチング処理される。
）を添加した硝酸（ＨＮＯｘ）とフッ化水素酸（ＨＦ）
との混合物を含んだ溶液中でエツチング処理される。
適当す溶液は例ｊｌｔハ１（Ｎｏ５ ： ５ｍ 、
）ＩＦ ： １ ｍ 。
）ＩＦ ： １ ｍ 。
ＣＨ３ＣＯ０Ｈ： １部から成る。この処理に続いて
ガラス、化学的真空蒸着膜、樹脂またはゴムのような普
通の不動態化材が付加される。低圧化学的沈着層不動態
化材は不規則な表面に一様に沈着され得るので特に適し
ている。
ガラス、化学的真空蒸着膜、樹脂またはゴムのような普
通の不動態化材が付加される。低圧化学的沈着層不動態
化材は不規則な表面に一様に沈着され得るので特に適し
ている。
あらゆる型式の高電圧出力半導体装置を取扱うことがで
き、すなわち上述のように８１．１．２ 、５図には半
導体ダイオードを示す。添附図面の第４図にＦｉＮ、Ｐ
、Ｎ、Ｐ と交互に重ねて配置された四つの層を備え
たサイリスタ２０を示し、第１の傾斜モート２１は上方
カソード表面２２から切断されエツチングされて符号２
３で示す接合を不動態化する。同様な第２の傾斜モート
２４は下方アノード表面２５から切断され符号２６で示
す接合を不動態化する◎ 第５図にはサイリスタ′５０の断面を示し、逆方向阻止
接合は順方向阻止接合に内部的に短絡されている。この
形態において接合２３．２５０両方を不動態化するため
、はぼ逆Ｖ字形のモート２７が頂面に切断される。有効
にはこれは同一表面入口スロットを用いて切断したモー
ト２１．２４（第４図）を組合せたものである。
き、すなわち上述のように８１．１．２ 、５図には半
導体ダイオードを示す。添附図面の第４図にＦｉＮ、Ｐ
、Ｎ、Ｐ と交互に重ねて配置された四つの層を備え
たサイリスタ２０を示し、第１の傾斜モート２１は上方
カソード表面２２から切断されエツチングされて符号２
３で示す接合を不動態化する。同様な第２の傾斜モート
２４は下方アノード表面２５から切断され符号２６で示
す接合を不動態化する◎ 第５図にはサイリスタ′５０の断面を示し、逆方向阻止
接合は順方向阻止接合に内部的に短絡されている。この
形態において接合２３．２５０両方を不動態化するため
、はぼ逆Ｖ字形のモート２７が頂面に切断される。有効
にはこれは同一表面入口スロットを用いて切断したモー
ト２１．２４（第４図）を組合せたものである。
この発明は第４，５図に示すものと同様にしてトライア
ックにまた第１〜３図に示すようにしてトランジスタに
も適用され得る。
ックにまた第１〜３図に示すようにしてトランジスタに
も適用され得る。
最終製造段階例えば金属化、ベレットダイスイングおよ
び包体内への包み込みは普通の方法で行なわれる。
び包体内への包み込みは普通の方法で行なわれる。
第１図は半導体ダイオード用の傾めに切断したモートを
示す断面図、第２図はモートの寸法をエツチング処理で
拡げた状態を示す第１図と同様な図、第６図は単−薄片
上の幾つかのダイオードおよびそれらのそれぞれのモー
トの位置を示す平面図、第４図はサイリスタの傾めに切
断しエツチング処理したモートを示す薄片の部分の断面
図、第５図は、逆方向阻止接合を順方向阻止接合と内部
で短絡したサイリスタを示す断面図である。 図中、 ｉ、２．３：半導体層、 ４：ダイオード接
合、５．６：モート輪郭、 ７：モートの内壁・ 手続・、補正書（方式） 昭和５１年 ８月１２日 特許庁長官殿 １、事件の表示 昭和５７年 特許願 第’１２３’ｌｌ’１号３、補正
をする者 事件との関係 特許出願人 名称 ウェスティングハウス・ブレイク・アンＰ
・シグナル・カムパニー・リミテッド ４、代理人 〒１０５ 住所 東京都港区西新橋１丁目１番１５号
物産ビル別館 電話（５９１） ０２６１６、補正の内
容 明細書の浄書内容に変更なし 手続ブ補゛正書（方式） ％式％ １、事件の表示 昭和５７年 特許願 第１２３１１１号２、発明の名称 不動態化半導体装置およびその製造方法３、補正をする
者 事件との関係 特許出願人 名称 巳′ン２にちｒこう−てン↓う一、７７トａ４、
代理人 〒１０５住所 東京都港区西新橋１丁目１番１５号物産
ビル別館 電話（５９１） ０２６１昭和５８年 １月
５日 ６、補正の対象 図面 ７、補正の内容
示す断面図、第２図はモートの寸法をエツチング処理で
拡げた状態を示す第１図と同様な図、第６図は単−薄片
上の幾つかのダイオードおよびそれらのそれぞれのモー
トの位置を示す平面図、第４図はサイリスタの傾めに切
断しエツチング処理したモートを示す薄片の部分の断面
図、第５図は、逆方向阻止接合を順方向阻止接合と内部
で短絡したサイリスタを示す断面図である。 図中、 ｉ、２．３：半導体層、 ４：ダイオード接
合、５．６：モート輪郭、 ７：モートの内壁・ 手続・、補正書（方式） 昭和５１年 ８月１２日 特許庁長官殿 １、事件の表示 昭和５７年 特許願 第’１２３’ｌｌ’１号３、補正
をする者 事件との関係 特許出願人 名称 ウェスティングハウス・ブレイク・アンＰ
・シグナル・カムパニー・リミテッド ４、代理人 〒１０５ 住所 東京都港区西新橋１丁目１番１５号
物産ビル別館 電話（５９１） ０２６１６、補正の内
容 明細書の浄書内容に変更なし 手続ブ補゛正書（方式） ％式％ １、事件の表示 昭和５７年 特許願 第１２３１１１号２、発明の名称 不動態化半導体装置およびその製造方法３、補正をする
者 事件との関係 特許出願人 名称 巳′ン２にちｒこう−てン↓う一、７７トａ４、
代理人 〒１０５住所 東京都港区西新橋１丁目１番１５号物産
ビル別館 電話（５９１） ０２６１昭和５８年 １月
５日 ６、補正の対象 図面 ７、補正の内容
Claims (1)
- 【特許請求の範囲】 １、 活性領域の周囲に隣接したモートを不動態化モー
トで被覆する不動態化半導体装置の製造方法において、
活性領域の表面に対しである傾斜角で入射するレーザビ
ームによる切断でモートを形成することを特徴とする不
動態化半導体装置の製造方法。 ２、 レーザで切断したモート全幅および深さのを求さ
れた寸法まで化学的エツチング処理で拡げることを包含
する特許請求の範囲第１項に記載の方法。 五 半導体装置を装置におけるモートの通路に追従する
ように相対的に固定のレーザビームに対して横方向に動
かす特許請求の範囲第１項または第２項に記載の方法。 ４ レーザビームを装置におけるモートの通路を追従す
るように相対的に固定の半導体装置に対して横方向に動
かす特許請求の範囲第１項または第２項に記載の方法。 ＆ 特許請求の範囲１１１〜４項のいずれかの方法によ
って形成された不動態化モートを備え九交互の導電性型
の三つの重ねて配置された層から成る半導体装置。 ＆ 交互の導電性型の四つの重ねて配置された層から成
）、順方向阻止接合に内部で短絡した逆方向阻止接合を
備え、両接合が断面はぼ逆Ｖ字形の七−トで不動態化さ
れ、またモートの各アームが特許請求の範囲第１〜４項
のいずれかの方法によって形成されるサイリスタ型の半
導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8122176 | 1981-07-17 | ||
| GB8122176 | 1981-07-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121673A true JPS58121673A (ja) | 1983-07-20 |
Family
ID=10523336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123111A Pending JPS58121673A (ja) | 1981-07-17 | 1982-07-16 | 不動態化半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0070692A3 (ja) |
| JP (1) | JPS58121673A (ja) |
| ES (1) | ES8305534A1 (ja) |
| GB (1) | GB2102202A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU570309B2 (en) * | 1984-03-26 | 1988-03-10 | Unisearch Limited | Buried contact solar cell |
| FR2579023B1 (fr) * | 1985-03-12 | 1988-06-24 | Silicium Semiconducteur Ssc | Composant semiconducteur a tenue en tension amelioree par sillons peripheriques multiples |
| US4748103A (en) * | 1986-03-21 | 1988-05-31 | Advanced Power Technology | Mask-surrogate semiconductor process employing dopant protective region |
| US4962057A (en) * | 1988-10-13 | 1990-10-09 | Xerox Corporation | Method of in situ photo induced evaporation enhancement of compound thin films during or after epitaxial growth |
| DE4114660C2 (de) * | 1991-05-06 | 1997-09-18 | Telefunken Microelectron | Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente |
| EP1601010A3 (fr) * | 2004-05-26 | 2009-01-21 | St Microelectronics S.A. | Formation de tranchées obliques |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559006A (en) * | 1968-04-11 | 1971-01-26 | Tokyo Shibaura Electric Co | Semiconductor device with an inclined inwardly extending groove |
| US4019248A (en) * | 1974-06-04 | 1977-04-26 | Texas Instruments Incorporated | High voltage junction semiconductor device fabrication |
-
1982
- 1982-07-12 GB GB08220193A patent/GB2102202A/en not_active Withdrawn
- 1982-07-15 EP EP82303718A patent/EP0070692A3/en not_active Withdrawn
- 1982-07-16 ES ES514071A patent/ES8305534A1/es not_active Expired
- 1982-07-16 JP JP57123111A patent/JPS58121673A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2102202A (en) | 1983-01-26 |
| ES514071A0 (es) | 1983-04-01 |
| ES8305534A1 (es) | 1983-04-01 |
| EP0070692A3 (en) | 1984-11-07 |
| EP0070692A2 (en) | 1983-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4224101A (en) | Method of manufacturing semiconductor devices using laser beam cutting | |
| US5185295A (en) | Method for dicing semiconductor substrates using a laser scribing and dual etch process | |
| US5275958A (en) | Method for producing semiconductor chips | |
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
| US4033027A (en) | Dividing metal plated semiconductor wafers | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JPS58121673A (ja) | 不動態化半導体装置およびその製造方法 | |
| CN1097849C (zh) | 半导体芯片及半导体芯片的制造方法 | |
| CN117276099A (zh) | 半导体器件及其制造方法 | |
| JPS59186345A (ja) | 半導体装置の製造方法 | |
| JPS633774Y2 (ja) | ||
| CN118645427A (zh) | 键合晶圆的减薄方法 | |
| JPH0831773A (ja) | 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| CN107895716B (zh) | 用于制造半导体芯片的方法及半导体封装构造 | |
| EP0499752B1 (en) | Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips | |
| US3723210A (en) | Method of making a semiconductor wafer having concave rim | |
| US20250391664A1 (en) | Plasma Dicing for Multi-Tier Die for Die Strength Enhancement and Irregular Shaped Dicing | |
| JPH0653204A (ja) | 半導体装置の製造方法 | |
| TW202524590A (zh) | 具有側壁凹部之半導體裝置 | |
| JPS60253241A (ja) | 半導体ウエハ−のスクライブ方法 | |
| TW202603869A (zh) | 晶圓加工方法 | |
| JP2002076129A (ja) | 半導体装置及びその製造方法 |