JPS59196652A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPS59196652A JPS59196652A JP58070919A JP7091983A JPS59196652A JP S59196652 A JPS59196652 A JP S59196652A JP 58070919 A JP58070919 A JP 58070919A JP 7091983 A JP7091983 A JP 7091983A JP S59196652 A JPS59196652 A JP S59196652A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- signals
- data signal
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 abstract description 5
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
号が,副データ信号によって更に2相PSK変調された
複合PSK−PSK変調波を復調する復調装置に関する
ものである。
複合PSK−PSK変調波を復調する復調装置に関する
ものである。
近年,搬送波々ジタル伝送方式の発達はめざ甘しく,す
でに種々の実用化回線が存在しているが。
でに種々の実用化回線が存在しているが。
最近では求められる伝送方式が多様化する傾向にあシ,
汎用性があって運用効率の高い伝送方式について検討が
なされ始めた。その1つとして本願の発明者等が昭和5
3年3月291−]に出願し7た特願昭53−3700
4号明細書に記載された「搬送波ディジタル伝送方式」
がある。これはPSK変調を用いた主データ回線に2相
PSK変調を加えることによって,副データ信号を複合
伝送させるものて。
汎用性があって運用効率の高い伝送方式について検討が
なされ始めた。その1つとして本願の発明者等が昭和5
3年3月291−]に出願し7た特願昭53−3700
4号明細書に記載された「搬送波ディジタル伝送方式」
がある。これはPSK変調を用いた主データ回線に2相
PSK変調を加えることによって,副データ信号を複合
伝送させるものて。
この方法によると副データ信号の符号伝送速度を主デー
タ信号のそれに比して,ある比率以下とすれば,主デー
タ信号の誤シ率に影響を力えるこ吉なく、副データ信号
を効率よく伝送することができる。ここで、副データ信
号による位相偏移量αは主データ信号の相数を2n(n
=2.3.・・)とすると、α=−の時、一番効率がよ
い。このと2゜ き、変調出力ベクトルは2°+1相PSK信号と同一と
なる。
タ信号のそれに比して,ある比率以下とすれば,主デー
タ信号の誤シ率に影響を力えるこ吉なく、副データ信号
を効率よく伝送することができる。ここで、副データ信
号による位相偏移量αは主データ信号の相数を2n(n
=2.3.・・)とすると、α=−の時、一番効率がよ
い。このと2゜ き、変調出力ベクトルは2°+1相PSK信号と同一と
なる。
このような変調波を位相検波するには、従来用いられる
遅延検波を用いるか、あるいは同期検波を用いればよい
が、同期検波を用いる場合には次のような問題が存在す
る。即ち、主データ信号成分は2°相位相検波し欧けれ
ば彦らないが、基準搬送波を再生するには2n+1相用
の位相同期回路を使用せねばならない点である。2n+
1相位相同期回路ラジアンの2n個の引込安定点が含ま
れる。
遅延検波を用いるか、あるいは同期検波を用いればよい
が、同期検波を用いる場合には次のような問題が存在す
る。即ち、主データ信号成分は2°相位相検波し欧けれ
ば彦らないが、基準搬送波を再生するには2n+1相用
の位相同期回路を使用せねばならない点である。2n+
1相位相同期回路ラジアンの2n個の引込安定点が含ま
れる。
上記不都合な引込位相を避ける方法として知られている
従来例に1本願の発明者等が昭和53年4月7日に出願
した特願昭53−41672号明細書に記載されている
[位相同期回路jがある。これは、変調系において、副
データ信号による位相偏移量αをα〈−に選定して変調
出力のベクトル配n 置を2n+1相PSK波のそれと異なるものとし1月つ
。
従来例に1本願の発明者等が昭和53年4月7日に出願
した特願昭53−41672号明細書に記載されている
[位相同期回路jがある。これは、変調系において、副
データ信号による位相偏移量αをα〈−に選定して変調
出力のベクトル配n 置を2n+1相PSK波のそれと異なるものとし1月つ
。
上記複合PSK変調ンステムの位相同期回路として。
入力信号を位相検波する位相検波器と、前記検波器出力
より、符号伝送速度f2なる副データ信号を再生する第
1の手段と、この第1の手段で再生された副データ信号
を制御信号として、検波器出力から副データ信号成分が
除去された少なくとも2個の直交関係にある信号を得る
第2の手段と、この第2の手段で得られた信号を2月逓
倍処理し1位相誤差信号を得る第3の手段と、この第3
の手段の出力信号で周波数制御される電圧制御発振器と
を含んで構成される。しかし乍ら、このような位相同期
回路によると、不都合な引込位相は避けることはできる
が、その反面、副データ信号の位相偏位量αはα〈−に
選択せねばならず、そのだめn に、副データ信号の雑音に対する耐性を最良状態という
欠点があった。
より、符号伝送速度f2なる副データ信号を再生する第
1の手段と、この第1の手段で再生された副データ信号
を制御信号として、検波器出力から副データ信号成分が
除去された少なくとも2個の直交関係にある信号を得る
第2の手段と、この第2の手段で得られた信号を2月逓
倍処理し1位相誤差信号を得る第3の手段と、この第3
の手段の出力信号で周波数制御される電圧制御発振器と
を含んで構成される。しかし乍ら、このような位相同期
回路によると、不都合な引込位相は避けることはできる
が、その反面、副データ信号の位相偏位量αはα〈−に
選択せねばならず、そのだめn に、副データ信号の雑音に対する耐性を最良状態という
欠点があった。
本発明の目的は、上記の欠点を除去し、副データ信号の
位相偏移量としてFフジアンに選択することができ、か
つ2位相同期復調器がいかなる位相引込状態であっても
正しい主および副データ信号を得ることのできる復調装
置を提供することにある。
位相偏移量としてFフジアンに選択することができ、か
つ2位相同期復調器がいかなる位相引込状態であっても
正しい主および副データ信号を得ることのできる復調装
置を提供することにある。
本発明によれば、符号伝送速度f1なる送シ主データ信
号によシ2°(n=2.3,4.−)相PSK変調され
た信号が、更に符号伝送速度f2(fl>fz)の送シ
副データ信号によって2相PSK変調された変調波を復
調するために、入力信号から直交関係にある少なくとも
2つの復調信号を得る位相同期復調器を備えた復調装置
において、前記復調信号から前記送シ副データ信号に対
応する受は副データ信号を再生する手段と、前記受は副
データ信号に含まれているフレーム信号により前記位相
同期復調器の位相引込状態を判別する引込位相判別手段
と、前記受は副データ信号及び前記引込位相判別手段の
出力信号によシ前記復調信号から前記送り主データ信号
に対応する受は主データ信号を再生する手段とを具備し
たことを特徴とする復調装置が得られる。
号によシ2°(n=2.3,4.−)相PSK変調され
た信号が、更に符号伝送速度f2(fl>fz)の送シ
副データ信号によって2相PSK変調された変調波を復
調するために、入力信号から直交関係にある少なくとも
2つの復調信号を得る位相同期復調器を備えた復調装置
において、前記復調信号から前記送シ副データ信号に対
応する受は副データ信号を再生する手段と、前記受は副
データ信号に含まれているフレーム信号により前記位相
同期復調器の位相引込状態を判別する引込位相判別手段
と、前記受は副データ信号及び前記引込位相判別手段の
出力信号によシ前記復調信号から前記送り主データ信号
に対応する受は主データ信号を再生する手段とを具備し
たことを特徴とする復調装置が得られる。
次に2本発明による復調装置について実施例を誉げ1図
面を参照して説明する。
面を参照して説明する。
第1図は本発明による復調装置の第1の実施例の構成を
ブロック図によシ示したものである。なお、この例は、
第2図の座標系に見られるごとく。
ブロック図によシ示したものである。なお、この例は、
第2図の座標系に見られるごとく。
主データ信号として4PSK波を適用した場合を示して
いる。第1図において、1は直交復調器、2〜5は抵抗
器、6,7.19は加算器、8〜9,20は減算器、1
0〜12は掛算器、]3は低域ろ波器。
いる。第1図において、1は直交復調器、2〜5は抵抗
器、6,7.19は加算器、8〜9,20は減算器、1
0〜12は掛算器、]3は低域ろ波器。
14は識別器、15〜18はアナログスイッチ、2I。
23は否定回路、22は引込位相判別回路である。
このような構成において、入力信号は直交復調器]に入
シ、直交検波されて互に直交関係にある2つの復調信号
PおよびQに変換される。それらの信号は、副データU
再生部と主データ+轡再生部とに供給される。まず、副
データ再生部について説明すると、P’、Q信号は抵抗
器2〜5.加算器6,7.及び減算器8,9にょシ構成
される移相器に入り、ここで、第1表に示される如き位
相関係を有する出力信号101〜]04に変換される。
シ、直交検波されて互に直交関係にある2つの復調信号
PおよびQに変換される。それらの信号は、副データU
再生部と主データ+轡再生部とに供給される。まず、副
データ再生部について説明すると、P’、Q信号は抵抗
器2〜5.加算器6,7.及び減算器8,9にょシ構成
される移相器に入り、ここで、第1表に示される如き位
相関係を有する出力信号101〜]04に変換される。
このうち、信号101と]02は掛算器10に入り、掛
算されて105なる信号、又103と104は掛算器1
1で掛算されて106なる信号となる。
算されて105なる信号、又103と104は掛算器1
1で掛算されて106なる信号となる。
更に、1.05,1.06は掛算器]2にょシ掛算され
て107の信号となる。この107信号は入力信号を4
でい倍したもので、これにょシ主データ信号が除去され
、副データ信号のみとなる。この信号を、雑音成分を除
去する低域ろ波器13を介して識別器14によシ識別す
れば2その出方側の否定回路21を介して副データ信号
(CH3)が得られる。
て107の信号となる。この107信号は入力信号を4
でい倍したもので、これにょシ主データ信号が除去され
、副データ信号のみとなる。この信号を、雑音成分を除
去する低域ろ波器13を介して識別器14によシ識別す
れば2その出方側の否定回路21を介して副データ信号
(CH3)が得られる。
次に、主データ再生部について説明すると、復調信号P
、Qはアナログスイッチ15.16 、加算器J9.減
算器20および否定回路23を経由してそれぞれ出力信
号108〜1]1になる。このうち。
、Qはアナログスイッチ15.16 、加算器J9.減
算器20および否定回路23を経由してそれぞれ出力信
号108〜1]1になる。このうち。
1】0および111信号は後述する引込位相判別回路2
2の出力が゛0″状態のとき、それぞれPおよびQ信号
となる。又、108および109信号はPおよびQ信号
よりそれぞれ−ラジアン遅れだ信号となる。これ等のう
ち、11.0.108信号はアナログスイッチ]7に入
シ、ここで、副データ信号CH3の出力が” o ”の
時、信号110が選択され。
2の出力が゛0″状態のとき、それぞれPおよびQ信号
となる。又、108および109信号はPおよびQ信号
よりそれぞれ−ラジアン遅れだ信号となる。これ等のう
ち、11.0.108信号はアナログスイッチ]7に入
シ、ここで、副データ信号CH3の出力が” o ”の
時、信号110が選択され。
” 1 ”の時、信号108が選択されて、その出力側
に信号112を導出する。同様に、1.1]、1.09
信号はアナログスイッチ18に入シ、ここで、副データ
信号CH3の出力が” o ”の時、信号1】1が選択
され、”]”の時、信号1.09が選択されて。
に信号112を導出する。同様に、1.1]、1.09
信号はアナログスイッチ18に入シ、ここで、副データ
信号CH3の出力が” o ”の時、信号1】1が選択
され、”]”の時、信号1.09が選択されて。
慧
その出力側に信号113を導不する。
第3図は、第1図の実施例における各部の信号波形を示
したものである。この図において、横軸θは入力信号と
基準搬送波との位相関係を表わしており、第2図に示さ
れる変調波が入力された時。
したものである。この図において、横軸θは入力信号と
基準搬送波との位相関係を表わしており、第2図に示さ
れる変調波が入力された時。
復調信号PおよびQはそれぞれa1〜a8およびa1′
〜a8′ の値をもった信号となる。いま、第2図にお
けるMlの変調信号が復調された場合、基準搬送波の位
相不確定さによって第3図におけるal”ag。
〜a8′ の値をもった信号となる。いま、第2図にお
けるMlの変調信号が復調された場合、基準搬送波の位
相不確定さによって第3図におけるal”ag。
a1′〜a8′のうちどれかとなる。そのうち+ a2
(az’)。
(az’)。
a4 (a4’)+ a6 (a5’ ) 、 ag
(a8′)は副データ信号が” ] ”となって送送信
号と異なる。その復調状態では、送シ側において、副デ
ータ信号(CH3)が0→1の変化をしだ時(即ち復調
側では1→0の変化となる)、(i)’におけるCHI
と(g)′におけるCH2のデータ信号に着目すれば(
d)′におけるCH3のデータに対して独立であるべき
ものが、その影響を受けて変化するために正しく復調さ
れないことが判る。
(a8′)は副データ信号が” ] ”となって送送信
号と異なる。その復調状態では、送シ側において、副デ
ータ信号(CH3)が0→1の変化をしだ時(即ち復調
側では1→0の変化となる)、(i)’におけるCHI
と(g)′におけるCH2のデータ信号に着目すれば(
d)′におけるCH3のデータに対して独立であるべき
ものが、その影響を受けて変化するために正しく復調さ
れないことが判る。
15.16が設けられている。引込位相判別回路22は
、副データ信号が送シ信号と一致しているか否かを判定
するものであシ、正しく再生している場合は”o”、反
転している場合には1″を出力する。
、副データ信号が送シ信号と一致しているか否かを判定
するものであシ、正しく再生している場合は”o”、反
転している場合には1″を出力する。
この出力が” 1 ”となった場合、アナログスイッチ
15はQ信号を出力し、アナログスイッチ16けP信号
を出力する。その結果、 CH2,CHI信号は第3図
の(h)における112′および(j)における113
′になり、識別された信号は(h)′におけるCH2’
および(J)′におけるCHI’となる。ここで、 C
H1’、CH2’は。
15はQ信号を出力し、アナログスイッチ16けP信号
を出力する。その結果、 CH2,CHI信号は第3図
の(h)における112′および(j)における113
′になり、識別された信号は(h)′におけるCH2’
および(J)′におけるCHI’となる。ここで、 C
H1’、CH2’は。
送シ側において副データ信号が0→Iに変化をした時、
受信側において1→0の変化として復調されても、副デ
ータ信号CH3にょシ何ら影響を受けておらず、結果と
して正しく復調されていることが判る。このように、第
1図の実施例においては。
受信側において1→0の変化として復調されても、副デ
ータ信号CH3にょシ何ら影響を受けておらず、結果と
して正しく復調されていることが判る。このように、第
1図の実施例においては。
基準搬送波の位相不確定さに影響されず、常に正しい主
信号を再生することができる。
信号を再生することができる。
す1図に見られるように、22−]のフレーム同期回路
と22−2のDタイプフリング70ングとにょディジタ
ルデータ信号には、スクランブルビット。
と22−2のDタイプフリング70ングとにょディジタ
ルデータ信号には、スクランブルビット。
スタッフビット、パリティビット等のアクセザリービノ
トの挿入や抽出を行うため、挿入および抽出位置を確定
きせるフレームパルスが挿入されている。今、第5図(
a)に示されているように、副データ信号にフレームパ
ルスとして2ビツト連続のu OII 、、pルスが挿
入されているとする。このようにすれば、この信号をフ
レーム同期回路22−1に入力して、2ビツト連続とい
う条件でフレーム同期を確立させることができるので、
フレーム同期回路22−1の出力側から第5図(b)の
如きフレームパルスを得ることができる。そこで、Dタ
イプフリップフロップ22−2にタイムチャートに示さ
れるようなタイミングでフレーム同期回路22−1の入
出力信号を与えればDタイプフリソゾ70ノグ22−2
の出力側に連続0レベル信号を得ることができる。ここ
で、第2図におけるM1点が、第3図(a)において!
L+ (’1’) + a3 (a3’) + a5
(a5’) + a7(a7’)で復調されている場合
は、前述の如<、Dタイプフリップフロツノ22−2の
出力は連続Oレベル信号となるが+ a2 (a2’)
、” 4 (”4’) + a6 (a6’)。
トの挿入や抽出を行うため、挿入および抽出位置を確定
きせるフレームパルスが挿入されている。今、第5図(
a)に示されているように、副データ信号にフレームパ
ルスとして2ビツト連続のu OII 、、pルスが挿
入されているとする。このようにすれば、この信号をフ
レーム同期回路22−1に入力して、2ビツト連続とい
う条件でフレーム同期を確立させることができるので、
フレーム同期回路22−1の出力側から第5図(b)の
如きフレームパルスを得ることができる。そこで、Dタ
イプフリップフロップ22−2にタイムチャートに示さ
れるようなタイミングでフレーム同期回路22−1の入
出力信号を与えればDタイプフリソゾ70ノグ22−2
の出力側に連続0レベル信号を得ることができる。ここ
で、第2図におけるM1点が、第3図(a)において!
L+ (’1’) + a3 (a3’) + a5
(a5’) + a7(a7’)で復調されている場合
は、前述の如<、Dタイプフリップフロツノ22−2の
出力は連続Oレベル信号となるが+ a2 (a2’)
、” 4 (”4’) + a6 (a6’)。
aB(aB’)で復調されている場合は、第3図())
)および(d)′の信号を参照すれば明らかなようにD
タイツ。
)および(d)′の信号を参照すれば明らかなようにD
タイツ。
イノチ15および16の制御信号となり得る。
第6図は1本発明による復調装置の第2の実施例の構成
をズロノク図により示したものである。
をズロノク図により示したものである。
この例は、主データ信号が8PSK波の場合を示したも
ので2図の30は直交復調器、:3I〜38.59〜6
2は抵抗器、39〜42 、6 :3〜65は加算器。
ので2図の30は直交復調器、:3I〜38.59〜6
2は抵抗器、39〜42 、6 :3〜65は加算器。
43〜46.66〜68は減算器、47〜5:3は掛算
器。
器。
54は低域ろ波器、55は識別器、56.58は否定回
路、57は引込位相判別回路769〜76はアナログス
イッチである。1ず、副データ再生部について説明する
と、P、Q信号は抵抗器:31〜38゜加算器39〜4
2.減算器43〜46により構成された移相器に入り、
第2表に示すような位相関係を有する出力信号201〜
208を得る。
路、57は引込位相判別回路769〜76はアナログス
イッチである。1ず、副データ再生部について説明する
と、P、Q信号は抵抗器:31〜38゜加算器39〜4
2.減算器43〜46により構成された移相器に入り、
第2表に示すような位相関係を有する出力信号201〜
208を得る。
第 2 表
このうち、信号201と202,203と204゜20
5と206,207と208は掛算器47〜50により
それぞれ掛算され、それぞれの出方側に信号223〜2
26を得る。このうち信号223と224、 、225
と226は次の掛算器51および52によシそれぞれ掛
算され、信号227,228を出力する。これらは、更
に掛算器53により掛算され、出力信号229となる。
5と206,207と208は掛算器47〜50により
それぞれ掛算され、それぞれの出方側に信号223〜2
26を得る。このうち信号223と224、 、225
と226は次の掛算器51および52によシそれぞれ掛
算され、信号227,228を出力する。これらは、更
に掛算器53により掛算され、出力信号229となる。
信号229は。
結局、入力信号を8てい倍したことになり、 5PSK
波の主データが除去されて副データ信号のみとなる。か
くして、この信号を、雑音除去用の低域ろ波器54を介
して識別器55により識別ずれば。
波の主データが除去されて副データ信号のみとなる。か
くして、この信号を、雑音除去用の低域ろ波器54を介
して識別器55により識別ずれば。
その出力側の否定回路56を介して副データ信号230
(CH5)を得ることができる。
(CH5)を得ることができる。
次に、主データ再生部について説明すると、復調信号P
、Qは抵抗器59〜62.加算器63〜65゜減算器6
6〜68により構成される移相器に入り。
、Qは抵抗器59〜62.加算器63〜65゜減算器6
6〜68により構成される移相器に入り。
第3表の位相関係を有する出力信号209〜2]4にそ
れぞれ変換される。
れぞれ変換される。
第 3 表
これ等の出力信号のうち、 21.0 、213 、
PとQ、Pはアナログスイッチ69〜72に入9.引込
り信号が送シ側信号と一致して再生された時” o ”
。
PとQ、Pはアナログスイッチ69〜72に入9.引込
り信号が送シ側信号と一致して再生された時” o ”
。
反転している時”1 ”とする。
また、マイクロスイッチ69〜72の出力信号215〜
218および加算器63,65 、減算器66.68の
出力信号209,211,212,214は図示のよう
れる。以上の操作によれば、得られる信号219〜22
2は基準搬送波の位相不確定さに影響されず。
218および加算器63,65 、減算器66.68の
出力信号209,211,212,214は図示のよう
れる。以上の操作によれば、得られる信号219〜22
2は基準搬送波の位相不確定さに影響されず。
常に正しい主信号となる。
なお、上記第1および第2の実施例b1.主テ゛−タ信
号による変調がそれぞれ4相および8相の場合について
説明したが1本発明は主データ信号が8相以上の場合に
対しても同様に適用できることは明らかである。1だ、
第1および第2の実施例は、いずれも副データ再生部に
第1の移相器群。
号による変調がそれぞれ4相および8相の場合について
説明したが1本発明は主データ信号が8相以上の場合に
対しても同様に適用できることは明らかである。1だ、
第1および第2の実施例は、いずれも副データ再生部に
第1の移相器群。
主データ再生部に第2の移相器群を用いているが。
これらの間の位相関係は示されている値に限定されるも
のではなく、第1図における第1の実施例を例にとると
、第3図(g) 、(h) 、 (i) 、 (j)の
波形が得られる限り、第1の移相器群と第2の移相器群
との位相関係は自由に選択することができる。更に。
のではなく、第1図における第1の実施例を例にとると
、第3図(g) 、(h) 、 (i) 、 (j)の
波形が得られる限り、第1の移相器群と第2の移相器群
との位相関係は自由に選択することができる。更に。
副データ信号に含まれるフレーム・pルスを2ビット連
続の固定パルスとした場合について説明したが、2ビツ
ト連続に限定されるとと々く1例えば。
続の固定パルスとした場合について説明したが、2ビツ
ト連続に限定されるとと々く1例えば。
PNパルスでも適用可能である。
以上の説明により明らかなように2本発明によれば、副
データ信号の位相偏移量として一番効率の良いα=−の
値を選択でき、且つ、その場合にn 位相同期復調器で生ずるであろう不都合な引込位相状態
であっても、正しく、主及び副データ信号を再生するこ
とができる点において、性能および信頼性を向」二すぺ
〈得られる効果は大きい。
データ信号の位相偏移量として一番効率の良いα=−の
値を選択でき、且つ、その場合にn 位相同期復調器で生ずるであろう不都合な引込位相状態
であっても、正しく、主及び副データ信号を再生するこ
とができる点において、性能および信頼性を向」二すぺ
〈得られる効果は大きい。
第1図は本発明による復調装置の第1の実施例の構成を
示すグロ、り図、第2図は、第1図における実施例に主
データ信号として4PSK波を適用した場合の座標系を
示す図、第3図は、第1図の実イムチャート、第6図は
本発明による復調装置の第2の実施例の構成を示すグロ
ック図である。 図において、1.30は直交復調器+6,7+19+3
9〜4.2.63〜65は加算器、8,9.20.43
〜トL66〜68は減算器、10〜1.2.47〜53
は掛算器。 13.54は低域ろ波器、14.55は識別器、21゜
23.56.58は否定回路、22.57は引込位相判
別回路、15〜18.69〜76はアナログスイッチ。 第1図 鬼2図
示すグロ、り図、第2図は、第1図における実施例に主
データ信号として4PSK波を適用した場合の座標系を
示す図、第3図は、第1図の実イムチャート、第6図は
本発明による復調装置の第2の実施例の構成を示すグロ
ック図である。 図において、1.30は直交復調器+6,7+19+3
9〜4.2.63〜65は加算器、8,9.20.43
〜トL66〜68は減算器、10〜1.2.47〜53
は掛算器。 13.54は低域ろ波器、14.55は識別器、21゜
23.56.58は否定回路、22.57は引込位相判
別回路、15〜18.69〜76はアナログスイッチ。 第1図 鬼2図
Claims (1)
- 1 符号伝送速度f1なる送り主データ信号により2”
(n=2 、3 、4 、− )相PSK変調された信
号が、更に符号伝送速度f2(f+>f2)の送り副デ
ータ信号によって2相PSK変調された変調波を復調す
るために、入力信号から直交関係にある少なくとも2つ
のり調信号を得る位相同期復調器を備えた復調装置にお
いて、前記復調信号から前記送り副データ信号に対応す
る受は副データ信号を再生する手段と、前記受は副デー
タ信号に含まれているフレーム信号により前記位相同期
復調器の位相引込状態を判別する引込位相判別手段と、
前記受は副データ信号及び前記引込位相判別手段の出力
信号により前記復調信号から前記送シ主データ信号に対
応する受は主データ信号を再生する手段とを具備したこ
七を特徴とする復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58070919A JPS59196652A (ja) | 1983-04-23 | 1983-04-23 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58070919A JPS59196652A (ja) | 1983-04-23 | 1983-04-23 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59196652A true JPS59196652A (ja) | 1984-11-08 |
| JPH0213985B2 JPH0213985B2 (ja) | 1990-04-05 |
Family
ID=13445389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58070919A Granted JPS59196652A (ja) | 1983-04-23 | 1983-04-23 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59196652A (ja) |
-
1983
- 1983-04-23 JP JP58070919A patent/JPS59196652A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213985B2 (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728573B2 (ja) | 復調装置 | |
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| JPH0626353B2 (ja) | 復調装置 | |
| CA1198170A (en) | Non-pll concurrent carrier clock synchronization | |
| KR0132872B1 (ko) | 디지탈 주파수복조기 | |
| US4608540A (en) | Phase-shift keying demodulator | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JPS59196652A (ja) | 復調装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| US4847578A (en) | Method and device for detecting false locks between a reference signal and a signal to be demodulated by coherent digital demodulation | |
| JPS6313381B2 (ja) | ||
| JP2553103B2 (ja) | 搬送波再生回路 | |
| JPH024184B2 (ja) | ||
| GB2318229A (en) | Costas loop carrier recovery circuit | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH06268702A (ja) | Psk復調方式 | |
| JPH0817408B2 (ja) | 信号系列検出装置 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH0131823B2 (ja) |