JPS6313381B2 - - Google Patents
Info
- Publication number
- JPS6313381B2 JPS6313381B2 JP53041672A JP4167278A JPS6313381B2 JP S6313381 B2 JPS6313381 B2 JP S6313381B2 JP 53041672 A JP53041672 A JP 53041672A JP 4167278 A JP4167278 A JP 4167278A JP S6313381 B2 JPS6313381 B2 JP S6313381B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- data signal
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、主データイ信号によつてPSK
（Phase−Shift Keying）変調された信号が、副
データ信号によつて更に２相PSK変調された複
合PSK−PSK変調波を伝送する変復調システム
に関するものである。
（Phase−Shift Keying）変調された信号が、副
データ信号によつて更に２相PSK変調された複
合PSK−PSK変調波を伝送する変復調システム
に関するものである。
近年搬送波デジタル伝送方式の発達はめざまし
く、すでに種々の実用化回線が存在しているが、
最近では求められる伝送方式が多様化する傾向に
あり、汎用性があり、運用効率の高い伝送方式に
ついて検討がなされ始めた。その一つとして本発
明者等が昭和53年３月29日に出願した「搬送波デ
イジタル伝送方式」がある。
く、すでに種々の実用化回線が存在しているが、
最近では求められる伝送方式が多様化する傾向に
あり、汎用性があり、運用効率の高い伝送方式に
ついて検討がなされ始めた。その一つとして本発
明者等が昭和53年３月29日に出願した「搬送波デ
イジタル伝送方式」がある。
これはPSK変調を用いた主データ回線に２相
PSK変調でもつて副データ信号を複合伝送させ
るもので、この方法によると副データ信号の符号
伝送速度を主データ信号のそれに比して、ある比
率以下にすれば、主データ信号の誤り率に影響を
与えることなく、副データ信号を効率よく伝送す
ることができる。
PSK変調でもつて副データ信号を複合伝送させ
るもので、この方法によると副データ信号の符号
伝送速度を主データ信号のそれに比して、ある比
率以下にすれば、主データ信号の誤り率に影響を
与えることなく、副データ信号を効率よく伝送す
ることができる。
このとき、副データ信号による位相偏位量αは
主データ信号の相数を2n（ｎ＝１，２，…）とす
ると、α＝π／2nの時、一番効率がよい。このと き、変調出力ベクトルは2n+1相PSK信号と同じと
なる。このような変調波を位相検波するには、従
来用いられる遅延検波を用いるか、あるいは同期
検波を用いればよいが、同期検波を用いる場合に
は次のような問題点が存在する。
主データ信号の相数を2n（ｎ＝１，２，…）とす
ると、α＝π／2nの時、一番効率がよい。このと き、変調出力ベクトルは2n+1相PSK信号と同じと
なる。このような変調波を位相検波するには、従
来用いられる遅延検波を用いるか、あるいは同期
検波を用いればよいが、同期検波を用いる場合に
は次のような問題点が存在する。
即ち、主データ信号成分は2n相位相検波しなけ
ればならないが、基準搬送波を再生する位相同期
回路には2n+1相用のそれを使用せねばならない点
である。2n+1相位相同期回路には周知に如く
2π／2n+1ラジアン毎に引込安定点が存在し、2n相位 相検波には不都合な 2π／2n+1（2i＋１） （ｉ＝０，１，…≧（2n+1／２−１）） ラジアンの2n個の引込安定点を含む。このよう
な不都合な引込位相を、避ける手段として知られ
ているものは、変調信号をバースト状にした
TDMA方式がある。この方式はバーストの先頭
にプリアンブルワードと称する固定パターンを配
置するため、この固定パターンによつて、搬送波
抽出回路の引込位相をただ一つに限定することが
できるので、この特性を利用することができる。
しかしながら、この方式が利用できるのは、変調
信号がバースト状になつている場合に限られ、変
調信号が連続となつている方式には適用できない
し、又、この方式に適用できる有効な手段を示す
従来例がない。
ればならないが、基準搬送波を再生する位相同期
回路には2n+1相用のそれを使用せねばならない点
である。2n+1相位相同期回路には周知に如く
2π／2n+1ラジアン毎に引込安定点が存在し、2n相位 相検波には不都合な 2π／2n+1（2i＋１） （ｉ＝０，１，…≧（2n+1／２−１）） ラジアンの2n個の引込安定点を含む。このよう
な不都合な引込位相を、避ける手段として知られ
ているものは、変調信号をバースト状にした
TDMA方式がある。この方式はバーストの先頭
にプリアンブルワードと称する固定パターンを配
置するため、この固定パターンによつて、搬送波
抽出回路の引込位相をただ一つに限定することが
できるので、この特性を利用することができる。
しかしながら、この方式が利用できるのは、変調
信号がバースト状になつている場合に限られ、変
調信号が連続となつている方式には適用できない
し、又、この方式に適用できる有効な手段を示す
従来例がない。
本発明の目的は上述問題点を除去した変復調シ
ステムを提供するにある。本発明の特徴は変調系
において、副データ信号による位相偏位量αをα
＜π／2nに選択し、変調出力のベクトル配置を2n+1 相PSK波のそれと異なるものとし、復調側では、
制御信号によつて制御され前記搬送波を出力する
電圧制御発振器と、前記複合PSK変調波を前記
搬送波で直交位相検波して復調信号を得る復調手
段と、前記復調信号を移相器を介して2nてい倍し
副データ信号を得る副データ再生手段と、前記復
調信号をαラジアン移相する移相手段と、前記副
データ信号出力によつて前記復調信号と前記移相
手段出力のうちどちらかを選択して副データ信号
が除去された主データ信号を含む少なくとも２つ
の出力を得る選択手段と、前記選択手段出力を2n
てい倍して前記制御信号を得る演算手段とで構成
される位相同期回路を含む復調装置を備えてい
る。
ステムを提供するにある。本発明の特徴は変調系
において、副データ信号による位相偏位量αをα
＜π／2nに選択し、変調出力のベクトル配置を2n+1 相PSK波のそれと異なるものとし、復調側では、
制御信号によつて制御され前記搬送波を出力する
電圧制御発振器と、前記複合PSK変調波を前記
搬送波で直交位相検波して復調信号を得る復調手
段と、前記復調信号を移相器を介して2nてい倍し
副データ信号を得る副データ再生手段と、前記復
調信号をαラジアン移相する移相手段と、前記副
データ信号出力によつて前記復調信号と前記移相
手段出力のうちどちらかを選択して副データ信号
が除去された主データ信号を含む少なくとも２つ
の出力を得る選択手段と、前記選択手段出力を2n
てい倍して前記制御信号を得る演算手段とで構成
される位相同期回路を含む復調装置を備えてい
る。
以下詳細に説明する。
第１図は、本発明による変復調システムの変調
系であり、１は送信局部発振器、２はα1位相変調
器、３はπ位相変調器である。送信局部発振器１
の出力信号はα1位相変調器２に供給され、ここで
副データ信号（CH1）によつて位相偏位α1（＜
π／２）の２相PSK変調される。更に、その出力信 号はπ位相変調器３に供給され、ここで主データ
信号（CH2）によつて位相偏位πの２相PSK変
調される。即ち、第１図は主データ信号が２相
PSK変調の場合を表わしている。第２図は第１
図における出力信号ベクトルを表わしており、a0
a1の変化は主データ信号成分、a0b0およびa1
b1は副データ信号成分を表わしている。
系であり、１は送信局部発振器、２はα1位相変調
器、３はπ位相変調器である。送信局部発振器１
の出力信号はα1位相変調器２に供給され、ここで
副データ信号（CH1）によつて位相偏位α1（＜
π／２）の２相PSK変調される。更に、その出力信 号はπ位相変調器３に供給され、ここで主データ
信号（CH2）によつて位相偏位πの２相PSK変
調される。即ち、第１図は主データ信号が２相
PSK変調の場合を表わしている。第２図は第１
図における出力信号ベクトルを表わしており、a0
a1の変化は主データ信号成分、a0b0およびa1
b1は副データ信号成分を表わしている。
第３図は、第１図に対する本発明による位相同
期回路の実施例であり、４は４相位相検波器、５
〜６は減衰器、７は加算器、８は減算器、９は積
回路、１０は低域ろ波器（LPF）、１１は識別
器、１２〜１３はアナログスイツチ（SW）、１
４は加算器、１５は減算器、１６〜１７は減算
器、１８は積回路、１９は低域ろ波器（LPF）、
２０は電圧制御発振器（VCO）である。
期回路の実施例であり、４は４相位相検波器、５
〜６は減衰器、７は加算器、８は減算器、９は積
回路、１０は低域ろ波器（LPF）、１１は識別
器、１２〜１３はアナログスイツチ（SW）、１
４は加算器、１５は減算器、１６〜１７は減算
器、１８は積回路、１９は低域ろ波器（LPF）、
２０は電圧制御発振器（VCO）である。
又、第４図は第３図における各部の出力信号波
形であり、横軸θは入力信号と電圧制御発振器２
０の出力信号との位相関係を表わしている。以
下、第３図の動作を第４図を用いて説明する。入
力信号は４相位相復調器４に供給され、電圧制御
発振器２０の出力信号を基準搬送波として同期検
波され、その出力にS1及びS2なる互いに直交関係
にある出力信号を得る。ここで、入力信号が第２
図で表わされるベクトルで変化していれば、S1，
S2においてa7〜a9及びb7〜b9の点が検波出力信号
となる。次に副データ信号を再生する方法につい
て説明する。まず、加算器７おいて信号S1と減衰
器５を介した信号S2を振幅比１：tanα1／２で加算す ることによつて、信号S1よりα1／２遅れた信号S3を 得る。又減衰器８において、信号S2から減衰器６
を介した信号S1を振幅比１：tanα1／２で減算するこ とによつて、信号S2よりα1／２遅れた信号S4を得る。
形であり、横軸θは入力信号と電圧制御発振器２
０の出力信号との位相関係を表わしている。以
下、第３図の動作を第４図を用いて説明する。入
力信号は４相位相復調器４に供給され、電圧制御
発振器２０の出力信号を基準搬送波として同期検
波され、その出力にS1及びS2なる互いに直交関係
にある出力信号を得る。ここで、入力信号が第２
図で表わされるベクトルで変化していれば、S1，
S2においてa7〜a9及びb7〜b9の点が検波出力信号
となる。次に副データ信号を再生する方法につい
て説明する。まず、加算器７おいて信号S1と減衰
器５を介した信号S2を振幅比１：tanα1／２で加算す ることによつて、信号S1よりα1／２遅れた信号S3を 得る。又減衰器８において、信号S2から減衰器６
を介した信号S1を振幅比１：tanα1／２で減算するこ とによつて、信号S2よりα1／２遅れた信号S4を得る。
上記操作によつて得た信号S3，S4を積回路９にお
いて、２てい倍処理することによつて信号S5を得
る。信号S5はＯ−π位相変化を有する主データ信
号成分が除去されたもので、副データ信号成分の
みとなつている。第４図の信号S5におけるa10，
a11及びb10，b11は副データ信号による変化を表わ
している。更に、信号S5を低域ろ波器１０に通す
ことによつて、受信熱雑音及び主データ信号によ
るジツタ成分を除去し、識別器１１において識別
すれば、その出力で信号S6なる副データ信号を再
生することができる。
いて、２てい倍処理することによつて信号S5を得
る。信号S5はＯ−π位相変化を有する主データ信
号成分が除去されたもので、副データ信号成分の
みとなつている。第４図の信号S5におけるa10，
a11及びb10，b11は副データ信号による変化を表わ
している。更に、信号S5を低域ろ波器１０に通す
ことによつて、受信熱雑音及び主データ信号によ
るジツタ成分を除去し、識別器１１において識別
すれば、その出力で信号S6なる副データ信号を再
生することができる。
次に、副データ信号成分を含まない、互いに直
交関係にある信号S9及びS10を得る方法について
説明する。まず加算器１４において信号S1と減衰
器１６を介した信号S2を振幅比１：tanα1で加算
することによつて、信号S1よりα1遅れた信号S7を
得る。又、減算器１５において信号S2から減衰器
１７を介した信号S1を振幅比１：tanα1で減算す
ることによつて、信号S2よりα1遅れた信号S8を得
る。更に、アナログスイツチにおいて入力信号S1
及びS7のうち制御信号S6が負の場合、入力信号S1
を選択し、又、正の場合入力信号S7を選択すれ
ば、その出力信号としてS9を得る。信号S9は復調
された主データ信号でもあり、a12，b12→a13，
b13が主データ信号となる。一方、信号S10は次の
ように得られる。アナログスイツチ１０におい
て、入力信号S2及びS8のうち制御信号S6が負の場
合、入力信号S2を選択し、又、正の場合入力信号
S8を選択することによつて、出力信号としてS10
が得られる。ここで、信号S9及びS10はあたかも
２相の復調信号の如くになつているので、この出
力信号を利用して２てい倍処理を行なえば、第３
図の位相同期回路として成立する。即ち、積回路
１８において、信号S9およびS10を掛け合わせる
ことによつて、S11の如き位相誤差信号を得るこ
とができるので、その出力を熱雑音及び残留ジツ
タ成分を除去する低域ろ波器１９を介し、電圧制
御発振器２０の制御信号とすれば、第３図の位相
同期回路は動作する。より詳細に説明すると検波
器４の入力に第２図の如き変調波が入力され、電
圧制御発振器２０の出力が入力信号に位相同期し
ている正常状態では、その出力であるS1はa6，
b7，a9，b8の点を１タイムスロツト毎に変化する
４値信号となる。また、S2も同様にa7，b6，a8，
b9の点を１タイムスロツト毎に４値信号となり、
それらの点は誤差信号S11におけるa14，b14，a15，
b15に対応しすべて０振幅の同一レベル信号とな
る。よつて正常動作時においては信号S11は変調
波のトランジエント部分を除けば直流信号とな
り、そのトランジエントを除去するLPF１９を
介した出力はVCO２０の制御信号となる。なお、
S11の波形はVCO２０の出力が入力信号と位相同
期していない非同期状態でのビート波形を表わし
ている。また、S11は位相同期回路の位相比較特
性としても知られている。
交関係にある信号S9及びS10を得る方法について
説明する。まず加算器１４において信号S1と減衰
器１６を介した信号S2を振幅比１：tanα1で加算
することによつて、信号S1よりα1遅れた信号S7を
得る。又、減算器１５において信号S2から減衰器
１７を介した信号S1を振幅比１：tanα1で減算す
ることによつて、信号S2よりα1遅れた信号S8を得
る。更に、アナログスイツチにおいて入力信号S1
及びS7のうち制御信号S6が負の場合、入力信号S1
を選択し、又、正の場合入力信号S7を選択すれ
ば、その出力信号としてS9を得る。信号S9は復調
された主データ信号でもあり、a12，b12→a13，
b13が主データ信号となる。一方、信号S10は次の
ように得られる。アナログスイツチ１０におい
て、入力信号S2及びS8のうち制御信号S6が負の場
合、入力信号S2を選択し、又、正の場合入力信号
S8を選択することによつて、出力信号としてS10
が得られる。ここで、信号S9及びS10はあたかも
２相の復調信号の如くになつているので、この出
力信号を利用して２てい倍処理を行なえば、第３
図の位相同期回路として成立する。即ち、積回路
１８において、信号S9およびS10を掛け合わせる
ことによつて、S11の如き位相誤差信号を得るこ
とができるので、その出力を熱雑音及び残留ジツ
タ成分を除去する低域ろ波器１９を介し、電圧制
御発振器２０の制御信号とすれば、第３図の位相
同期回路は動作する。より詳細に説明すると検波
器４の入力に第２図の如き変調波が入力され、電
圧制御発振器２０の出力が入力信号に位相同期し
ている正常状態では、その出力であるS1はa6，
b7，a9，b8の点を１タイムスロツト毎に変化する
４値信号となる。また、S2も同様にa7，b6，a8，
b9の点を１タイムスロツト毎に４値信号となり、
それらの点は誤差信号S11におけるa14，b14，a15，
b15に対応しすべて０振幅の同一レベル信号とな
る。よつて正常動作時においては信号S11は変調
波のトランジエント部分を除けば直流信号とな
り、そのトランジエントを除去するLPF１９を
介した出力はVCO２０の制御信号となる。なお、
S11の波形はVCO２０の出力が入力信号と位相同
期していない非同期状態でのビート波形を表わし
ている。また、S11は位相同期回路の位相比較特
性としても知られている。
次に疑似引込しない理由について説明すると、
S11における位相安定点（a14，b14，a15，b15）は
通常の４相位相同期回路のようにπ／２毎に存在せ ずπ／２，（π／２＋α1）、３／２π，（３／２π＋
α1）の点に 存在し第２図の変調波に適合したものとなつてい
る。
S11における位相安定点（a14，b14，a15，b15）は
通常の４相位相同期回路のようにπ／２毎に存在せ ずπ／２，（π／２＋α1）、３／２π，（３／２π＋
α1）の点に 存在し第２図の変調波に適合したものとなつてい
る。
そのため今VCO２０の出力にπ／２の位相シフト
が生じたと仮定すると、S1とS2の復調信号は
a6′〜a9′，b6′〜b9′に移ることになり、それに従つ
てS11はa14′b14′，a15′，b15′の値をとることにな
る。
a6′〜a9′，b6′〜b9′に移ることになり、それに従つ
てS11はa14′b14′，a15′，b15′の値をとることにな
る。
その結果S11のとる値は直流信号ではなくなり、
且つ一定方向に変化する制御信号でもなくなり第
３図の位相同期回路は成立しない。このことは
VCO２０の出力がπ／２シフトすることはないこと を表わす。
且つ一定方向に変化する制御信号でもなくなり第
３図の位相同期回路は成立しない。このことは
VCO２０の出力がπ／２シフトすることはないこと を表わす。
また、VCO２０の出力が３／２πシフトすること
も同様に理由で成立しないので結局、Ｏ，πシフ
トのみ存在することになる。
トのみ存在することになる。
以上のように正規の4PSK波に適用される４相
位相同期は信号S11において正確にπ／２毎に振幅Ｏ となる点、即ち位相安定点があつて、VCO２０
出力がnπ／２（ｎ＝０，１，２，３）シフトして も、第４図におけるa14′，b14′，a15，b16に相当す
る点は、振幅Ｏとなる。即ち４つの引込状態が存
在する。しかしながら、第２図に適用する第３図
の位相同期回路は第４図におけるS11に示されて
いるようにπ／２毎に位相安定点をもつていない。
位相同期は信号S11において正確にπ／２毎に振幅Ｏ となる点、即ち位相安定点があつて、VCO２０
出力がnπ／２（ｎ＝０，１，２，３）シフトして も、第４図におけるa14′，b14′，a15，b16に相当す
る点は、振幅Ｏとなる。即ち４つの引込状態が存
在する。しかしながら、第２図に適用する第３図
の位相同期回路は第４図におけるS11に示されて
いるようにπ／２毎に位相安定点をもつていない。
そのためVCO２０の出力がπ／２シフトした場合、
a14，b14，a15，b15は振幅Ｏとならず、S11は２０
を制御する制御信号とはなり得ず、位相同期回路
として動作しない。結局Ｏ、πシフトした時、即
ち２つの引込状態のみ存在することになる。
を制御する制御信号とはなり得ず、位相同期回路
として動作しない。結局Ｏ、πシフトした時、即
ち２つの引込状態のみ存在することになる。
次に、主データ信号が４相PSK波の場合につ
いて説明する。第５図は本発明による位相同期回
路が対象とする変調系であり、２１は送信局部発
振器、２２はα2位相変調器、２３は４相位相変調
器である。送信局部発振器１の出力信号はα2位相
変調器２２に供給され、ここで副データ信号によ
つて位相偏位α2（＜π／４）の２相PSK変調され、 更に４相位相変調器２３において主データ信号
CH2及びCH3によつて４相位相変調され、出力信
号となる。第６図は、第５図における出力信号の
ベクトル図であり、a2〜a5間の変化は主データ信
号成分、又、a2b2，a3b3，ａb4，a5b5は
副データ信号成分を表わしている。第７図は、第
５図における変調系に対する本発明による位相同
期回路の実施例であり、２４は４相位相検波器、
２５，２７，３８，４４は加算器、２６，２８，
３９，４５は減算器、２９〜３２，４０〜４１は
減衰器、３３〜３５，４６〜４８は積回路、３６
は低域ろ波器、３７は識別器、４２〜４３はアナ
ログスイツチ、４９は低域ろ波器、５０は電圧制
御発振器である。
いて説明する。第５図は本発明による位相同期回
路が対象とする変調系であり、２１は送信局部発
振器、２２はα2位相変調器、２３は４相位相変調
器である。送信局部発振器１の出力信号はα2位相
変調器２２に供給され、ここで副データ信号によ
つて位相偏位α2（＜π／４）の２相PSK変調され、 更に４相位相変調器２３において主データ信号
CH2及びCH3によつて４相位相変調され、出力信
号となる。第６図は、第５図における出力信号の
ベクトル図であり、a2〜a5間の変化は主データ信
号成分、又、a2b2，a3b3，ａb4，a5b5は
副データ信号成分を表わしている。第７図は、第
５図における変調系に対する本発明による位相同
期回路の実施例であり、２４は４相位相検波器、
２５，２７，３８，４４は加算器、２６，２８，
３９，４５は減算器、２９〜３２，４０〜４１は
減衰器、３３〜３５，４６〜４８は積回路、３６
は低域ろ波器、３７は識別器、４２〜４３はアナ
ログスイツチ、４９は低域ろ波器、５０は電圧制
御発振器である。
又、第８図は第７図における各部の出力信号波
形であり、横軸θは入力信号と電圧制御発振器５
０との位相関係を表わしている。第７図における
動作を以下説明する。入力信号は４相位相検波器
２４に入り、ここで、電圧制御発振器５０の出力
信号を基準搬送波として位相検波され、信号S12
及びS13なる互いに直交関係にある出力信号を得
る。ここで入力信号が第６図の如きPSK変調さ
れていれば、信号S12，S13においてa16〜a22，b16
〜b21の値が検波出力信号となる。次に副データ
信号を再生する方法について説明する。まず、加
算器２５において信号S12と減衰器２９を介した
信号S13とを、振幅比１：tanα2／２で加算し、その 出力として信号S12に比してα2／２ラジアン遅れた信 号S14を得る。次に減算器において、信号S12から
減衰器３０を介した信号S13を振幅比１：tanα2／２ で減算し、その出力で信号S13に比してα2／２ラジア ン遅れた信号S15を得る。又、加算器２７におい
て信号S13と、減衰器３１を介した信号S12を振幅
比tan（π／４＋α2／２）：１で加算して、その出力で
信 号S12に比して（π／４＋α2／２）ラジアン遅れた信号 S16を得る。同様に減算器２８において減衰器３
２を介した信号S13から信号S12を振幅比１：tan
（π／４＋α2／２）で減算し、その出力で信号S13に比
し て、（π／４＋α2／２）ラジアン遅れた信号S17を得る
。
形であり、横軸θは入力信号と電圧制御発振器５
０との位相関係を表わしている。第７図における
動作を以下説明する。入力信号は４相位相検波器
２４に入り、ここで、電圧制御発振器５０の出力
信号を基準搬送波として位相検波され、信号S12
及びS13なる互いに直交関係にある出力信号を得
る。ここで入力信号が第６図の如きPSK変調さ
れていれば、信号S12，S13においてa16〜a22，b16
〜b21の値が検波出力信号となる。次に副データ
信号を再生する方法について説明する。まず、加
算器２５において信号S12と減衰器２９を介した
信号S13とを、振幅比１：tanα2／２で加算し、その 出力として信号S12に比してα2／２ラジアン遅れた信 号S14を得る。次に減算器において、信号S12から
減衰器３０を介した信号S13を振幅比１：tanα2／２ で減算し、その出力で信号S13に比してα2／２ラジア ン遅れた信号S15を得る。又、加算器２７におい
て信号S13と、減衰器３１を介した信号S12を振幅
比tan（π／４＋α2／２）：１で加算して、その出力で
信 号S12に比して（π／４＋α2／２）ラジアン遅れた信号 S16を得る。同様に減算器２８において減衰器３
２を介した信号S13から信号S12を振幅比１：tan
（π／４＋α2／２）で減算し、その出力で信号S13に比
し て、（π／４＋α2／２）ラジアン遅れた信号S17を得る
。
上記操作で得た信号S14及びS15を積回路３３で、
又、信号S16及びS17を積回路３４で掛け合わせる
ことによつて、信号S18，S19をそれぞれ得ること
ができる。更にS18とS19を積回路３５で掛け合わ
せれば、その出力でS20を得る。ここで信号S20は
検波信号S12，S13を４逓倍したものである。主デ
ータ信号によるwπ／２（ｍ＝０，１，２，３）ラジ アン変化は除去されており、副データ信号成分の
みとなつている。信号S20中副データ信号はa23〜
a26及びb22〜b26の値をとる。そこで信号S20を熱
雑音及び主信号による残留ジツタを除去する低域
ろ波器３６に通して、識別器３７によつて識別す
れば信号S21の如き副データ信号を再生すること
ができる。
又、信号S16及びS17を積回路３４で掛け合わせる
ことによつて、信号S18，S19をそれぞれ得ること
ができる。更にS18とS19を積回路３５で掛け合わ
せれば、その出力でS20を得る。ここで信号S20は
検波信号S12，S13を４逓倍したものである。主デ
ータ信号によるwπ／２（ｍ＝０，１，２，３）ラジ アン変化は除去されており、副データ信号成分の
みとなつている。信号S20中副データ信号はa23〜
a26及びb22〜b26の値をとる。そこで信号S20を熱
雑音及び主信号による残留ジツタを除去する低域
ろ波器３６に通して、識別器３７によつて識別す
れば信号S21の如き副データ信号を再生すること
ができる。
次に副データ信号を含まない互いに直交関係に
ある信号S24及びS25を得る方法について述べる。
まず、加算器３８において信号S12と減衰器４０
を介した信号S13とを、振幅比１：tanα2で加算
し、その出力で、信号S12に比してα2ラジアン遅
れた信号S22を得る。同様にして、減算器３９に
おいて、信号S13から減衰器４１を介した信号S12
を振幅比１：tanα2で減算し、その出力で、信号
S13に比してα2ラジアン遅れた信号S23を得る。そ
こで、アナログスイツチ４２において、入力信号
S12及びS22のうち制御信号S21が負の場合、入力
信号S12を選択し、正の場合入力信号S22を選択す
るようにすれば、その出力信号としてS24を得る
ことができる。一方、アナログスイツチ４３にお
いて、入力信号S13及びS23のうち制御信号S21が
負の場合、入力信号S13を選択し、正の場合、入
力信号S23を選択するようにすれば、その出力信
号としてS25を得ることができる。
ある信号S24及びS25を得る方法について述べる。
まず、加算器３８において信号S12と減衰器４０
を介した信号S13とを、振幅比１：tanα2で加算
し、その出力で、信号S12に比してα2ラジアン遅
れた信号S22を得る。同様にして、減算器３９に
おいて、信号S13から減衰器４１を介した信号S12
を振幅比１：tanα2で減算し、その出力で、信号
S13に比してα2ラジアン遅れた信号S23を得る。そ
こで、アナログスイツチ４２において、入力信号
S12及びS22のうち制御信号S21が負の場合、入力
信号S12を選択し、正の場合入力信号S22を選択す
るようにすれば、その出力信号としてS24を得る
ことができる。一方、アナログスイツチ４３にお
いて、入力信号S13及びS23のうち制御信号S21が
負の場合、入力信号S13を選択し、正の場合、入
力信号S23を選択するようにすれば、その出力信
号としてS25を得ることができる。
ここでS24及びS25は副データ信号が除去された
主データ信号の復調信号でもあり、主データ信号
としてa28〜a33，b27〜b32の値をとる。次に、位
相誤差信号S29を得る方法について述べる。信号
S24及びS25は前述した如く主データ信号成分のみ
であり、４相の復調信号とみなせるので、信号
S24及びS25を用いれば、通常の４相の位相同期回
路を用いることができる。ここでは積回路を用い
た回路について説明する。
主データ信号の復調信号でもあり、主データ信号
としてa28〜a33，b27〜b32の値をとる。次に、位
相誤差信号S29を得る方法について述べる。信号
S24及びS25は前述した如く主データ信号成分のみ
であり、４相の復調信号とみなせるので、信号
S24及びS25を用いれば、通常の４相の位相同期回
路を用いることができる。ここでは積回路を用い
た回路について説明する。
まず、加算器４４において、信号S24とS25を加
算し、信号S24に比してπ／４ラジアン遅れた信号 S26を得る。同様に減算器４５において信号S25か
ら信号S24を減算し、信号S25に比してπ／４ラジア ン遅れた信号S27を得る。上記操作で得た信号S26
及びS27を積回路４７で掛け合わせることによつ
て、信号S28を得る。一方、積回路４６において
信号S24及びS25を掛け合わせ信号S29を得る。更
に、信号S28とS29を積回路４８において、掛け合
わせれば信号S30を得ることができる。信号S30は
信号S24及びS25を４逓倍処理したもので、位相誤
差信号となる。よつて信号S30を熱雑音及び残留
ジツタを除去する低域ろ波器４９を介して、電圧
制御発振器５０に制御信号として供給し、周波数
制御させれば、第７図による回路は正常動作す
る。S30における位相安定点は（a34〜a38，b33〜
b37）通常の8PSK位相同期回路のようにπ／４ラジ アン毎ではなく、π／４，π／４＋α2，3π／４，3π
／４＋α2， 5π／４，5π／４＋α2，7π／４，7π／４＋α2となつ
ている。よ つてVCO５０の出力の位相シフトとして（π／４， 3π／４，5π／４，7π／４）は成立せずnπ／２（ｎ＝
１ ０， １，２，３）シフトの時のみ成立するので、第７
図における位相同期回路には不都合な引込は存在
しない。
算し、信号S24に比してπ／４ラジアン遅れた信号 S26を得る。同様に減算器４５において信号S25か
ら信号S24を減算し、信号S25に比してπ／４ラジア ン遅れた信号S27を得る。上記操作で得た信号S26
及びS27を積回路４７で掛け合わせることによつ
て、信号S28を得る。一方、積回路４６において
信号S24及びS25を掛け合わせ信号S29を得る。更
に、信号S28とS29を積回路４８において、掛け合
わせれば信号S30を得ることができる。信号S30は
信号S24及びS25を４逓倍処理したもので、位相誤
差信号となる。よつて信号S30を熱雑音及び残留
ジツタを除去する低域ろ波器４９を介して、電圧
制御発振器５０に制御信号として供給し、周波数
制御させれば、第７図による回路は正常動作す
る。S30における位相安定点は（a34〜a38，b33〜
b37）通常の8PSK位相同期回路のようにπ／４ラジ アン毎ではなく、π／４，π／４＋α2，3π／４，3π
／４＋α2， 5π／４，5π／４＋α2，7π／４，7π／４＋α2となつ
ている。よ つてVCO５０の出力の位相シフトとして（π／４， 3π／４，5π／４，7π／４）は成立せずnπ／２（ｎ＝
１ ０， １，２，３）シフトの時のみ成立するので、第７
図における位相同期回路には不都合な引込は存在
しない。
以上説明した如く、変調系において主データ信
号によるPSK変調が2n相（ｎ＝１，２，…）の場
合に、副データ信号による２相PSK変調の位相
偏位量をα＜π／2nに選択し、復調系において、本 発明による位相同期回路を用いれば、不都合な引
込み安定点は存在しない。尚、副データ信号の位
相偏位量はα＝π／2nの時が一番効率がよく、その 値を減ずるとＣ／Ｎ値で20logsinα／sinπ／2nだけ劣
化す るので、出来るだけαは大きくとるのが望ましい
が、その場合、不都合な引込安定点に引込んだ際
のキヤリアジツタの増大があまり顕著とならなく
なり、不都合な引込安定点に引込む確率が生じて
くる。そこでそのような場合は、位相誤差信号
S11あるいはS30が１値か２値かを判別し、２値の
場合にはループを外すような手段を用いれば、不
都合な引込みを避ける有効な手段となる。
号によるPSK変調が2n相（ｎ＝１，２，…）の場
合に、副データ信号による２相PSK変調の位相
偏位量をα＜π／2nに選択し、復調系において、本 発明による位相同期回路を用いれば、不都合な引
込み安定点は存在しない。尚、副データ信号の位
相偏位量はα＝π／2nの時が一番効率がよく、その 値を減ずるとＣ／Ｎ値で20logsinα／sinπ／2nだけ劣
化す るので、出来るだけαは大きくとるのが望ましい
が、その場合、不都合な引込安定点に引込んだ際
のキヤリアジツタの増大があまり顕著とならなく
なり、不都合な引込安定点に引込む確率が生じて
くる。そこでそのような場合は、位相誤差信号
S11あるいはS30が１値か２値かを判別し、２値の
場合にはループを外すような手段を用いれば、不
都合な引込みを避ける有効な手段となる。
第１図は本発明による位相同期回路が対象とす
る変調系−１、第２図は変調系−１の出力信号ベ
クトル図、第３図は本発明による位相同期回路の
実施例、第４図は第３図の回路の各部波形、第５
図は本発明による位相同期回路が対象とする変調
系−２、第６図は変調系−２の出力信号ベクトル
図、第７図は本発明による位相同期回路の実施
例、第８図は第７図における回路の各部波形であ
り、１及び２１は送信局部発振器、２はα1位相変
調器、３はπ位相変調器、４及び２４は４相位相
検波器、５〜６，１６〜１７，２９〜３２，４０
〜４１は減衰器、７，１４，２５，２７，３８，
４４は加算器、８，１５，２６，２８，３９，４
５は減算器、９，１８，３３〜３５，４６〜４８
は積回路、１０，１９，３６，４９は低域ろ波
器、１１，３７は識別器、１２〜１３，４２〜４
３はアナログスイツチ、２０，５０は電圧制御発
振器、２２はα2位相変調器、２３は４相位相変調
器である。
る変調系−１、第２図は変調系−１の出力信号ベ
クトル図、第３図は本発明による位相同期回路の
実施例、第４図は第３図の回路の各部波形、第５
図は本発明による位相同期回路が対象とする変調
系−２、第６図は変調系−２の出力信号ベクトル
図、第７図は本発明による位相同期回路の実施
例、第８図は第７図における回路の各部波形であ
り、１及び２１は送信局部発振器、２はα1位相変
調器、３はπ位相変調器、４及び２４は４相位相
検波器、５〜６，１６〜１７，２９〜３２，４０
〜４１は減衰器、７，１４，２５，２７，３８，
４４は加算器、８，１５，２６，２８，３９，４
５は減算器、９，１８，３３〜３５，４６〜４８
は積回路、１０，１９，３６，４９は低域ろ波
器、１１，３７は識別器、１２〜１３，４２〜４
３はアナログスイツチ、２０，５０は電圧制御発
振器、２２はα2位相変調器、２３は４相位相変調
器である。
Claims (1)
- 【特許請求の範囲】 １ 符号伝送速度f1なる主データ信号で2n（ｎ＝
１，２，３……）相PSK変調された信号が符号
伝送速度f2なる副データ信号で位相変化量αラジ
アンの２相PSK変調された複合PSK変調信号を
伝送する変復調システムにおいて、変調側では、
前記位相変化量αとしてα＜π／2nの値に設定され た変調装置を備え、復調側では制御信号によつて
制御され前記搬送波を出力する電圧制御発振器
と、前記複合PSK変調波を前記搬送波で直交位
相検波して復調信号を得る復調手段と、前記復調
信号を移相器を介して2nてい倍し副データ信号を
得る副データ再生手段と、前記復調信号をαラジ
アン移相する移相手段と、前記副データ信号出力
によつて前記復調信号と前記移相手段出力のうち
どちらかを選択して副データ信号が除去された主
データ信号を含む少なくとも２つの出力を得る選
択手段と、前記選択手段出力を2nてい倍して前記
制御信号を得る演算手段とで構成される位相同期
回路を含む復調装置を備える変復調システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167278A JPS54133812A (en) | 1978-04-07 | 1978-04-07 | Phase synchronous circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167278A JPS54133812A (en) | 1978-04-07 | 1978-04-07 | Phase synchronous circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54133812A JPS54133812A (en) | 1979-10-17 |
| JPS6313381B2 true JPS6313381B2 (ja) | 1988-03-25 |
Family
ID=12614883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167278A Granted JPS54133812A (en) | 1978-04-07 | 1978-04-07 | Phase synchronous circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54133812A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194450A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 復調装置 |
| JPS59196651A (ja) * | 1983-04-23 | 1984-11-08 | Nec Corp | 復調装置 |
| JP3252820B2 (ja) | 1999-02-24 | 2002-02-04 | 日本電気株式会社 | 復調及び変調回路並びに復調及び変調方法 |
| JP4842224B2 (ja) * | 2007-08-01 | 2011-12-21 | 日本電信電話株式会社 | ディジタル伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539704B2 (ja) * | 1972-07-31 | 1978-04-07 | ||
| JPS5336412A (en) * | 1976-09-17 | 1978-04-04 | Fujitsu Ltd | Synchronous lead-in system for false 4-phase modulation signal |
-
1978
- 1978-04-07 JP JP4167278A patent/JPS54133812A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54133812A (en) | 1979-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430770A (en) | Method and apparatus for composite signal separation and PSK/AM/FM demodulation | |
| US4313205A (en) | Carrier synchronization and symbol synchronization for offset-QPSK burst communications | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JPS63151246A (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| US5410573A (en) | Digital phase-locked loop circuit | |
| CA1198170A (en) | Non-pll concurrent carrier clock synchronization | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| EP0098705A2 (en) | Phase lock loop circuit | |
| EP0293991B1 (en) | Receiver for a phase-shift keyed carrier signal | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JPH10229423A (ja) | タイミング再生回路及びこれを用いた復調器 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| EP0709992B1 (en) | Costas loop | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JPH0219666B2 (ja) | ||
| JP3230018B2 (ja) | 復調器のクロック再生回路 | |
| JPH0479183B2 (ja) | ||
| JPH0234552B2 (ja) | ||
| JPS6016049A (ja) | 復調装置 | |
| JPH0532941B2 (ja) | ||
| JPS61216555A (ja) | Ｍｓｋ信号の復調装置 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 |