JPH0213985B2 - - Google Patents

Info

Publication number
JPH0213985B2
JPH0213985B2 JP58070919A JP7091983A JPH0213985B2 JP H0213985 B2 JPH0213985 B2 JP H0213985B2 JP 58070919 A JP58070919 A JP 58070919A JP 7091983 A JP7091983 A JP 7091983A JP H0213985 B2 JPH0213985 B2 JP H0213985B2
Authority
JP
Japan
Prior art keywords
signal
phase
data signal
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58070919A
Other languages
English (en)
Other versions
JPS59196652A (ja
Inventor
Yasutsune Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58070919A priority Critical patent/JPS59196652A/ja
Publication of JPS59196652A publication Critical patent/JPS59196652A/ja
Publication of JPH0213985B2 publication Critical patent/JPH0213985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
本発明は主データ信号によりPSK変調された
信号が、副データ信号によつて更に2相PSK変
調された複合PSK−PSK変調波を復調する復調
装置に関するものである。 近年、搬送波デイジタル伝送方式の発達はめざ
ましく、すでに種々の実用化回線が存在している
が、最近では求められる伝送方式が多様化する傾
向にあり、汎用性があつて運用効率の高い伝送方
式について検討がなされ始めた。その1つとして
本願の発明者等が昭和53年3月29日に出願した特
願昭53−37004号明細書に記載された「搬送波デ
イジタル伝送方式」がある。これはPSK変調を
用いた主データ回線に2相PSK変調を加えるこ
とによつて、副データ信号を複合伝送させるもの
で、この方法によると副データ信号の符号伝送速
度を主データ信号のそれに比して、ある比率以下
とすれば、主データ信号の誤り率に影響を与える
ことなく、副データ信号を効率よく伝送すること
ができる。ここで、副データ信号による位相偏移
量αは主データ信号の相数を2n(n=2、3、…)
とすると、α=π/2πの時、一番効率がよい。この とき、変調出力ベクトルは2n+1相PSK信号と同一
となる。 このような変調波を位相検波するには、従来用
いられる遅延検波を用いるか、あるいは同期検波
を用いればよいが、同期検波を用いる場合には次
のような問題が存在する。即ち、主データ信号成
分は2n相位相検波しなければならないが、基準搬
送波を再生するには2n+1相用の位相同期回路を使
用せねばならない点である。2n+1相位相同期回路
には、周知の如く、2π/2n+1ラジアン毎に引込安定 点が存在し、このために、2n相位相検波に際して
不都合な2π/2n+1(2i+1)〔i=0、1、…≦ (2n+1/2−1)〕ラジアンの2n個の引込安定点が含ま れる。 上記不都合な引込位相を避ける方法として知ら
れている従来例に、本願の発明者等が昭和53年4
月7日に出願した特願昭53−41672号明細書に記
載されている「位相同期回路」がある。これは、
変調系において、副データ信号による位相偏移量
αをα<π/2nに選定して変調出力のベクトル配置 を2n+1相PSK波のそれと異なるものとし、且つ、
上記複合PSK変調システムの位相同期回路とし
て、入力信号を位相検波する位相検波器と、前記
検波器出力より、符号伝送速度f2なる副データ信
号を再生する第1の手段と、この第1の手段で再
生された副データ信号を制御信号として、検波器
出力から副データ信号成分が除去された少なくと
も2個の直交関係にある信号を得る第2の手段
と、この第2の手段で得られた信号を2n逓倍処理
し、位相誤差信号を得る第3の手段と、この第3
の手段の出力信号で周波数制御される電圧制御発
振器とを含んで構成される。しかし乍ら、このよ
うな位相同期回路によると、不都合な引込位相は
避けることはできるが、その反面、副データ信号
の位相偏位量αはα<π/2nに選択せねばならず、 そのために、副データ信号の雑音に対する耐性を
最良状態より、 20log(α/π/2n)dB だけ犠牲にせねばならないという欠点があつた。 本発明の目的は、上記の欠点を除去し、副デー
タ信号の位相偏移量としてπ/2nラジアンに選択す ることができ、かつ、位相同期復調器がいかなる
位相引込状態であつても正しい主および副データ
信号を得ることのできる復調装置を提供すること
にある。 本発明によれば、符号伝送速度f1なる送りデー
タ信号により2n(n=2、3、4、…)相PSK変
調された信号が、更に符号伝送速度f2(f1>f2)の
送り副データ信号によつて2相PSK変調された
変調波に復調するために、入力信号から直交関係
にある少なくとも2つの復調信号を得る位相同期
復調器を備えた復調装置において、前記復調信号
から前記送り副データ信号に対応する受け副デー
タ信号を再生する手段と、前記受け副データ信号
に含まれているフレーム信号により前記位相同期
復調器の位相引込状態を判別する引込位相判別手
段と、前記受け副データ信号及び前記引込位相判
別手段の出力信号により前記復調信号から前記送
り主データ信号に対応する受け主データ信号を再
生する手段とを具備したことを特徴とする復調装
置が得られる。 次に、本発明による復調装置について実施例を
挙げ、図面を参照して説明する。 第1図は本発明による復調装置の第1の実施例
の構成をブロツク図により示したものである。な
お、この例は、第2図の座標系に見られるごと
く、主データ信号として4PSK波を適用した場合
を示している。第1図において、1は直交復調
器、2〜5は抵抗器、6,7,19は加算器、8
〜9,20は減算器、10〜12は掛算器、13
は低域ろ波器、14は識別器、15〜18はアナ
ログスイツチ、21,23は否定回路、22は引
込位相判別回路である。このような構成におい
て、入力信号は直交復調器1に入り、直交検波さ
れて互に直交関係にある2つの復調信号Pおよび
Qに変換される。それらの信号は、副データ再生
部と主データ再生部とに供給される。まず、副デ
ータ再生部について説明すると、P,Q信号は抵
抗器2〜5、加算器6,7、及び減算器8,9に
より構成される移相器に入り、ここで、第1表に
示される如き位相関係を有する出力信号101〜
104に変換される。
【表】 このうち、信号101と102は掛算器10に
入り、掛算されて105なる信号、又103と1
04は掛算器11で掛算されて106なる信号と
なる。更に、105,106は掛算器12により
掛算されて107の信号となる。この107信号
は入力信号を4てい倍したもので、これにより主
データ信号が除去され、副データ信号のみとな
る。この信号を、雑音成分を除去する低域ろ波器
13を介して識別器14により識別すれば、その
出力側の否定回路21を介して副データ信号CH
3が得られる。 次に、主データ再生部について説明すると、復
調信号P,Qはアナログスイツチ15,16、加
算器19、減算器20および否定回路23を経由
してそれぞれ出力信号108〜111になる。こ
のうち、110および111信号は後述する引込
位相判別回路22の出力が“0”状態のとき、そ
れぞれPおよびQ信号となる。又、108および
109信号はPおよびQ信号よりそれぞれπ/4ラ ジアン遅れた信号となる。これ等のうち、11
0,108信号はアナログスイツチ17に入り、
ここで、副データ信号CH3の出力が“0”の
時、信号110が選択され、“1”の時、信号1
08が選択されて、その出力側に信号112を導
出する。同様に、111,109信号はアナログ
スイツチ18に入り、ここで、副データ信号CH
3の出力が“0”の時、信号111が選択され、
“1”の時、信号109が選択されて、その出力
側に信号113を導出する。 第3図は、第1図の実施例における各部の信号
波形を示したものである。この図において、横軸
θは入力信号と基準搬送波との位相関係を表わし
ており、第2図に示される変調波が入力された
時、復調信号PおよびQはそれぞれa1〜a8および
a1′〜a8′の値をもつた信号となる。いま、第2図
におけるM1の変調信号が復調された場合、基準
搬送波の位相不確定さによつて第3図におけるa1
〜a8、a1′〜a8′のうちどれかとなる。そのうち、
a2(a2′)、a4(a4′)、a6(a6′)、a8(a8′)は副
データ
信号が“1”となつて送り信号と異なる。その復
調状態では、送り側において、副データ信号
(CH3)が0→1の変化をした時(即ち復調側
では1→0の変化となる)(i)′におけるCH1と
(g)′におけるCH2のデータ信号に着目すれば、
(d)′におけるCH3のデータに対して独立であ
るべきものが、その影響を受けて変化するために
正しく復調されないことが判る。そこで、第1図
の回路では、その不都合さを解消するため、引込
位相判別回路22及びアナログスイツチ15,1
6が設けられている。引込位相判別回路22は、
副データ信号が送り信号と一致しているか否かを
判定するものであり、正しく再生している場合は
“0”、反転している場合には“1”を出力する。
この出力が“1”となつた場合、アナログスイツ
チ15はQ信号を出力し、アナログスイツチ16
は信号を出力する。その結果、CH2,CH1
信号は第3図の(h)における112′および(j)にお
ける113′になり、識別された信号は(h)′におけ
るCH2′および(j)′におけるCH1′となる。ここ
で、CH1′,CH2′は、送り側において副デー
タ信号が0→1に変化をした時、受信側において
1→0の変化として復調されても、副データ信号
CH3により何ら影響を受けておらず、結果とし
て正しく復調されていることが判る。このよう
に、第1図の実施例においては、基準搬送波の位
相不確定さに影響されず、常に正しい主信号を再
生することができる。 第4図は第1図の実施例における引込位相判別
回路22の具体的な構成例を示したブロツク図で
あり、図に見られるように、22−1のフレーム
同期回路と22−2のDタイプフリツプフロツプ
とにより構成されている。また、第5図は、第4
図の引込位相判別回路の動作を説明するためのタ
イムチヤートである。以下第4図および第5図を
参照して引込位相判別回路の動作について説明す
る。通常、デイジタルデータ信号には、スクラン
ブルビツト、スタツフビツト、パリテイビツト等
のアクセサリービツトの挿入や抽出を行うため、
挿入および抽出位置を確定させるフレームパルス
が挿入されている。今、第5図aに示されている
ように、副データ信号にフレームパルスとして2
ビツト連続の“0”パルスが挿入されているとす
る。このようにすれば、この信号をフレーム同期
回路22−1に入力して、2ビツト連続という条
件でフレーム同期を確立させることができるの
で、フレーム同期回路22−1の出力側から第5
図bの如きフレームパルスを得ることができる。
そこで、Dタイプフリツプフロツプ22−2にタ
イムチヤートに示されるようなタイミングでフレ
ーム同期回路22−1の入出力信号を与えればD
タイプフリツプフロツプ22−2の出力側に連続
0レベル信号を得ることができる。ここで、第2
図におけるM1点が、第3図aにおいてa1(a1′)、
a3(a3′)、a5(a5′)、a7(a7′)で復調されている
場合
は、前述の如く、Dタイプフリツプフロツプ22
−2の出力は連続0レベル信号となるが、a2
(a2′)、a4(a4′)、a6(a6′)、a8(a8′)で復調
されて
いる場合は、第3図bおよびd′の信号を参照すれ
ば明らかなようにDタイプフリツプフロツプ22
−2の出力、即ち引込位相判別回路22の出力は
連続1レベル信号となる。よつて、引込位相判別
回路22の出力信号はアナログスイツチ15およ
び16の制御信号となり得る。 第6図は、本発明による復調装置の第2の実施
例の構成をブロツク図により示したものである。
この例は、主データ信号が8PSK波の場合を示し
たもので、図の30は直交復調器、31〜38,
59〜62は抵抗器、39〜42,63〜65は
加算器、43〜46,66〜68は減算器、47
〜53は掛算器、54は低域ろ波器、55は識別
器、56,58は否定回路、57は引込位相判別
回路、69〜79はアナログスイツチである。ま
ず、副データ再生部について説明すると、P,Q
信号は抵抗器31〜38、加算器39〜42、減
算器43〜46により構成された移相器に入り、
第2表に示すような位相関係を有する出力信号2
01〜208を得る。
【表】 このうち、信号201と202,203と20
4,205と206,207と208は掛算器4
7〜50によりそれぞれ掛算され、それぞれの出
力側に信号223〜226を得る。このうち信号
223と224,225と226は次の掛算器5
1および52によりそれぞれ掛算され、信号22
7,228を出力する。これらは、更に掛算器5
3により掛算され、出力信号229となる。信号
229は、結局、入力信号を8てい倍したことに
なり、8PSK波の主データが除去されて副データ
信号のみとなる。かくして、この信号を、雑音除
去用の低域ろ波器54を介して識別器55により
識別すれば、その出力側の否定回路56を介して
副データ信号230(CH5)を得ることができ
る。 次に、主データ再生部について説明すると、復
調信号P,Qは抵抗器59〜62、加算器63〜
65、減算器66〜68により構成される移相器
に入り、第3表の位相関係を有する出力信号20
9〜214にそれぞれ変換される。
【表】 これ等の出力信号のうち、210,213,P
とQ,はアナログスイツチ69〜72に入り、
引込位相判別器57の出力により第4表(1)に従つ
て選択される。引込位相判別回路57の出力は、
副データ信号が送り側信号と一致して再生された
時“0”反転している時“1”とする。
【表】
【表】 また、マイクロスイツチ69〜72の出力信号
215〜218および加算器63,65、減算器
66,68の出力信号209,211,212,
214は図示のようにアナログスイツチ73〜7
6に入り、復データ信号230の出力状態によつ
て第4表(2)の如く選択される。以上の操作によれ
ば、得られる信号219〜222は基準搬送波の
位相不確定さに影響されず、常に正しい主信号と
なる。 なお、上記第1および第2の実施例は、主デー
タ信号による変調がそれぞれ4相および8相の場
合について説明したが、本発明は主データ信号が
8相以上の場合に対しても同様に適用できること
は明らかである。また、第1および第2の実施例
は、いずれも副データ再生部に第1の移相器群、
主データ再生部に第2の移送器群を用いている
が、これらの間の位相関係は示されている値に限
定されるものではなく、第1図における第1の実
施例を例にとると、第3図g,h,i,jの波形
が得られる限り、第1の移送器群と第2の移相器
群との位相関係は自由に選択することができる。
更に、副データ信号に含まれるフレームパルスを
2ビツト連続の固定パルスとした場合について説
明したが、2ビツト連続に限定されることなく、
例えば、PNパルスでも適用可能である。 以上の説明により明らかなように、本発明によ
れば、副データ信号の位相偏移量として一番効率
の良いα=π/2nの値を選択でき、且つ、その場合 に位相同期復調器で生ずるであろう不都合な引込
位相状態であつても、正しく、主及び副データ信
号を再生することができる点において、性能およ
び信頼性を向上すべく得られる効果は大きい。
【図面の簡単な説明】
第1図は本発明による復調装置の第1の実施例
の構成を示すブロツク図、第2図は、第1図にお
ける実施例に主データ信号として4PSK波を適用
した場合の座標系を示す図、第3図は、第1図の
実施例における各部の信号波形を示す図、第4図
は、第1図の実施例における引込位相判別回路の
具体的な構成例を示すブロツク図、第5図は、第
4図における引込位相判別回路の動作を説明する
ためのタイムチヤート、第6図は本発明による復
調装置の第2の実施例の構成を示すブロツク図で
ある。 図において、1,30は直交復調器、6,7,
19,39〜42,63〜65は加算器、8,
9,20,43〜46,66〜68は減算器、1
0〜12,47〜53は掛算器、13,54は低
域ろ波器、14,55は識別器、21,23,5
6,58は否定回路、22,57は引込位相判別
回路、15〜18,69〜76はアナログスイツ
チ、22−1はフレーム同期回路、22−2はD
タイプフリツプフロツプである。
【特許請求の範囲】
1 留守番電話機と、リモコンとを備え、 電話回線を通じて上記リモコンから上記留守番
電話機にリモートコントロール信号を送出するこ
とにより、上記留守番電話機が自動的に応答して
種々のメツセージを記録再生手段で記録又は再生
するリモートコントロール式留守番電話装置にお
いて、 上記リモコンは、置数キー、録音キー及び再生
キーからなる入力手段と、 上記リモコン固有の固定番号を記憶している固
定番号メモリと、 上記置数キーの操作による可変番号の入力と共
に上記録音キーの操作があると、上記可変番号と
録音指令信号を第1のリモートコントロール信号
として出力し、上記置数キーの操作による可変番
号の入力と共に上記再生キーの操作があると、上
記固定番号メモリから固定番号を読み出し、上記
可変番号に上記固定番号を加えた番号と再生指令
信号を第2のリモートコントロール信号として出
力する信号送出手段とを具備しており、 上記留守番電話機は、上記可変番号と、上記リ
JP58070919A 1983-04-23 1983-04-23 復調装置 Granted JPS59196652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58070919A JPS59196652A (ja) 1983-04-23 1983-04-23 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58070919A JPS59196652A (ja) 1983-04-23 1983-04-23 復調装置

Publications (2)

Publication Number Publication Date
JPS59196652A JPS59196652A (ja) 1984-11-08
JPH0213985B2 true JPH0213985B2 (ja) 1990-04-05

Family

ID=13445389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58070919A Granted JPS59196652A (ja) 1983-04-23 1983-04-23 復調装置

Country Status (1)

Country Link
JP (1) JPS59196652A (ja)

Also Published As

Publication number Publication date
JPS59196652A (ja) 1984-11-08

Similar Documents

Publication Publication Date Title
JP3188356B2 (ja) 時分割多重通信チャネル用ディジタル復調方法及び回路
JPH021675A (ja) オフセットqpsk方式用の搬送波再生回路
US4255713A (en) Carrier regeneration circuit for polyphase modulation system
JPS62222745A (ja) 復調装置
US5170131A (en) Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor
JP2950512B2 (ja) 受信機
US4498050A (en) Demodulation device for composite PSK-PSK modulated waves
US4592071A (en) Recovery of carrier and clock frequencies in a phase or amplitude state modulation and coherent demodulation digital transmission system
JPH0213985B2 (ja)
EP0534180B1 (en) MSK signal demodulating circuit
JP3695920B2 (ja) 搬送波再生回路および搬送波再生方法
JPS6342991B2 (ja)
JPS6313381B2 (ja)
JPH024184B2 (ja)
JP2785946B2 (ja) 衛星放送受信機
JP2689806B2 (ja) 同期型スペクトル拡散変調波の復調装置
JPS59183565A (ja) デ−タ・クロツク同期回路
JP2543802B2 (ja) 音声信号注入形搬送波同期装置
JPS60189354A (ja) 通信方式
JPH02228849A (ja) 4相位相シフトキーイング検波回路
JPH02117247A (ja) 位相変調波のディジタル復調回路
JPH06291791A (ja) 位相変調波信号の復調装置
JPH082045B2 (ja) デイジタル伝送システム
JPH08251136A (ja) 信号伝送装置および方法並びに信号受信装置および方法
JPH0396038A (ja) π/4シフトQPSK復調器