JPS59196661A - Ｌｅｄアレイ駆動装置 - Google Patents
Ｌｅｄアレイ駆動装置Info
- Publication number
- JPS59196661A JPS59196661A JP58071032A JP7103283A JPS59196661A JP S59196661 A JPS59196661 A JP S59196661A JP 58071032 A JP58071032 A JP 58071032A JP 7103283 A JP7103283 A JP 7103283A JP S59196661 A JPS59196661 A JP S59196661A
- Authority
- JP
- Japan
- Prior art keywords
- led array
- line
- data
- line buffer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ＬＥＤアレイ駆動装置に関する。
従来技術
一般に、ＬＥＤアレイはプリンタの光書込ヘッド等とし
て用いられる。ここに、ＬＥＤアレイ駆動装置において
、２ライン分のラインバッファを持ち交互にラインバッ
ファ内のＲＡＭに書込み、読出しを行なって各ラインの
走査を行なう場合、従来は、ＲＡＭのアドレスカウンタ
のクロック周波数を書込みと読出しで同一周波数として
いる。
て用いられる。ここに、ＬＥＤアレイ駆動装置において
、２ライン分のラインバッファを持ち交互にラインバッ
ファ内のＲＡＭに書込み、読出しを行なって各ラインの
走査を行なう場合、従来は、ＲＡＭのアドレスカウンタ
のクロック周波数を書込みと読出しで同一周波数として
いる。
この場合、ＬＥＤアレイの走査速度を上げるには、ＲＡ
Ｍからデータを読出してラッチするまでの時間を速くし
なければならない。しかし、ＬＥＤアレイを光書込ヘッ
ドに用いる場合、このヘットに接続するホストのデータ
アクセス時間によってＲＡＭへのデータの書込速度が決
ってしまい、畳込みと読出しのアドレスカウンタのクロ
ック周波数が同一であるとデータラッチは時間が長くな
り、ＬＥＤアレイの走査速度が制限されてしまうもので
ある。
Ｍからデータを読出してラッチするまでの時間を速くし
なければならない。しかし、ＬＥＤアレイを光書込ヘッ
ドに用いる場合、このヘットに接続するホストのデータ
アクセス時間によってＲＡＭへのデータの書込速度が決
ってしまい、畳込みと読出しのアドレスカウンタのクロ
ック周波数が同一であるとデータラッチは時間が長くな
り、ＬＥＤアレイの走査速度が制限されてしまうもので
ある。
目的
本発明は、このような点に鑑みなされたもので、Ｌ Ｅ
Ｄアレイの走査速度を向上させることができるＬＥＤ
アレイ駆動装置後得ることを目的とする。
Ｄアレイの走査速度を向上させることができるＬＥＤ
アレイ駆動装置後得ることを目的とする。
構成
本発明の一実施例を図面に基づいて説明する。
まず、基本的には第１図のブロック図に示すように、シ
リアルに入力される画信号をラインバッファ１．２に入
力するためにパラレルに変換するシフトレジスタ３、−
ライン分の信号を蓄積するラインバッファ１．２、蓄積
されたデータに従ってＬＥＤアレイ４を点滅させるため
に読出したラインバッファ１．２の信号をラッチするラ
ッチ回路５、Ｌ Ｅ Ｄアレイ４を点滅させるために読
出したラインバッファ１．２の信号を点灯させるための
１−ランジスタアレイ６、各回路のタイミング信号を作
るタイミング信号発生回路７．８および各回路を駆動す
るクロック信号発生回路９、タイミングコントロール回
路１０により構成される。１１はＩ１０ボー１−であり
、１２は走査用トランジスタアレイである。ここで、入
出力の処理は４ビット単位で行なわれる。また、ライン
バッファ１．２は２組あり、ＲＡＭ１３．１４ （いず
れも２０４８ビツト）、データセレクタ１５．１６．１
７、書込用アドレスカウンタ１８、読出用アドレスカウ
ンタ１９．２０を有する。データの書込み、読出しは２
個のＲＡＭ１３．１４を交互に用いて行なう。つまり、
一方のラインバッファ１又は２が入力されてくる１ライ
ン分の画信号のデータをＲＡＭ１３又は１４内ヘメモリ
されている１ライン分の画信号のデータの読出しを行な
うものである。
リアルに入力される画信号をラインバッファ１．２に入
力するためにパラレルに変換するシフトレジスタ３、−
ライン分の信号を蓄積するラインバッファ１．２、蓄積
されたデータに従ってＬＥＤアレイ４を点滅させるため
に読出したラインバッファ１．２の信号をラッチするラ
ッチ回路５、Ｌ Ｅ Ｄアレイ４を点滅させるために読
出したラインバッファ１．２の信号を点灯させるための
１−ランジスタアレイ６、各回路のタイミング信号を作
るタイミング信号発生回路７．８および各回路を駆動す
るクロック信号発生回路９、タイミングコントロール回
路１０により構成される。１１はＩ１０ボー１−であり
、１２は走査用トランジスタアレイである。ここで、入
出力の処理は４ビット単位で行なわれる。また、ライン
バッファ１．２は２組あり、ＲＡＭ１３．１４ （いず
れも２０４８ビツト）、データセレクタ１５．１６．１
７、書込用アドレスカウンタ１８、読出用アドレスカウ
ンタ１９．２０を有する。データの書込み、読出しは２
個のＲＡＭ１３．１４を交互に用いて行なう。つまり、
一方のラインバッファ１又は２が入力されてくる１ライ
ン分の画信号のデータをＲＡＭ１３又は１４内ヘメモリ
されている１ライン分の画信号のデータの読出しを行な
うものである。
しかして、押込用アドレスカウンタ１８にはｆｌなるク
ロック周波数が与えられ、読出用アドレスカウンタ１９
．２０にはｆｌなるクロック周波数が与えられるもので
あり、ｆ １＜ ｆ ２に設定されている。また、タイ
ミングコンＩ−ロール回路１０からの信号ＲＡ／ＷＢに
より書込・読出を切換えるＲ／Ｗ切換部２１が設けられ
ている。
ロック周波数が与えられ、読出用アドレスカウンタ１９
．２０にはｆｌなるクロック周波数が与えられるもので
あり、ｆ １＜ ｆ ２に設定されている。また、タイ
ミングコンＩ−ロール回路１０からの信号ＲＡ／ＷＢに
より書込・読出を切換えるＲ／Ｗ切換部２１が設けられ
ている。
ところで、ＬＥＤアレイ４は第２図に示すように１チツ
プ３２素子を６４個−列に並べて２０４８ピッ１−にし
たものであり入力データラインＩＤは３２＋２＋２＝＝
１２８ピッ１−、チップ選択ラインＣＳは６４ビツトで
構成さ扛ている。よって、このような［、、ＥＤアレイ
４を駆動するためには、上述したように入出力が４ビツ
ト構成になっているので、書込データを４ビット単位で
ラッチ回路５に１２８ ビットラッチし、チップ選択ラ
インＣ８は第２図におい ”てｌ、２．３２．
３３、次に３．４．３４．３５、のようにチップを選択
して各ビットのＬ Ｅ Ｄを点灯させることになる。今
、ＬＥＤアレイ４を用いて電子写真技術によりプリンタ
を構成する場合、ＬＥＤより照射される光Ｐは感光体上
に像を作るが、このとき必要な１ｃイ当りのエネルギー
をＪとするとＪ＝Ｐ・η０・Ｔ・１／Ｓ で示される。ここに、ＰはＬＥＤ発光量（Ｗ）。
プ３２素子を６４個−列に並べて２０４８ピッ１−にし
たものであり入力データラインＩＤは３２＋２＋２＝＝
１２８ピッ１−、チップ選択ラインＣＳは６４ビツトで
構成さ扛ている。よって、このような［、、ＥＤアレイ
４を駆動するためには、上述したように入出力が４ビツ
ト構成になっているので、書込データを４ビット単位で
ラッチ回路５に１２８ ビットラッチし、チップ選択ラ
インＣ８は第２図におい ”てｌ、２．３２．
３３、次に３．４．３４．３５、のようにチップを選択
して各ビットのＬ Ｅ Ｄを点灯させることになる。今
、ＬＥＤアレイ４を用いて電子写真技術によりプリンタ
を構成する場合、ＬＥＤより照射される光Ｐは感光体上
に像を作るが、このとき必要な１ｃイ当りのエネルギー
をＪとするとＪ＝Ｐ・η０・Ｔ・１／Ｓ で示される。ここに、ＰはＬＥＤ発光量（Ｗ）。
η０は光学的伝導効率、ＴはＬＥＤへの印加時間（Ｓ）
、Ｓは露光面積（ｃＪＩ？）である。この式から、露光
に必要な印加時間Ｔは Ｔ＝Ｊ−８／Ｐ・η０ となる。つまり、感光体とＬ Ｅ Ｄアレイ光学系によ
って印加時間Ｔは決まってしまう。これにより、Ｌ Ｅ
Ｄを駆動するに必要な時間は画像信号のデータを１２
８ ビット転送するのに必要な時間と印加時間Ｔとの和
として考えることができる。よって、画像信号のデータ
を１２８ビツト転送するに要する時間を短くすればＬＥ
Ｄアレイ４の書込速度を上げることができるが、この点
、読出用アドレスカウンタ１９．２０のクロック周波数
ｆ２が高いのでこれが達成される。一方、入力信号をラ
インバッファのＲＡ Ｍに書込む場合には１ライン分の
信号を感光体上に書込んでいる間にＲＡＭ内へ書込めば
よいので、書込用アドレスカウンタ１８のクロック周波
数ｆ１はｆｌに比べて低くしてもよいものである。
、Ｓは露光面積（ｃＪＩ？）である。この式から、露光
に必要な印加時間Ｔは Ｔ＝Ｊ−８／Ｐ・η０ となる。つまり、感光体とＬ Ｅ Ｄアレイ光学系によ
って印加時間Ｔは決まってしまう。これにより、Ｌ Ｅ
Ｄを駆動するに必要な時間は画像信号のデータを１２
８ ビット転送するのに必要な時間と印加時間Ｔとの和
として考えることができる。よって、画像信号のデータ
を１２８ビツト転送するに要する時間を短くすればＬＥ
Ｄアレイ４の書込速度を上げることができるが、この点
、読出用アドレスカウンタ１９．２０のクロック周波数
ｆ２が高いのでこれが達成される。一方、入力信号をラ
インバッファのＲＡ Ｍに書込む場合には１ライン分の
信号を感光体上に書込んでいる間にＲＡＭ内へ書込めば
よいので、書込用アドレスカウンタ１８のクロック周波
数ｆ１はｆｌに比べて低くしてもよいものである。
ところで、ＬＥＤアレイ４の点灯したいチップを指定す
るために一般にはトランジスタを所定のタイミングで０
Ｎ−ＯＦＦＬ／で用いる。ここに、上述のように１２８
ビツトを同時に点灯する場合は１素子に４０ｍＡの電流
を流したとしても４０ｍＡＸ１２Ｂ ＝５．１２Ａの電
流をスイッチングしなければならず、トランジスタは大
きな放熱板等を取付けたものにしなければならず、ＴＴ
Ｌ等でドライブするのに駆動回路を接続しなければなら
ない場合もある。この点、第３図に示すようにＬ Ｅ
Ｄアレイ４に並列な走査用トランジスタアレイ１２が接
続してあり、このトランジスタアレイ１２は出力電流は
ＩＡ程度であるが、ＴＴＬ等による駆動が可能であり、
数個並列に接続することにより必要な出力電流を得るこ
とができる。
るために一般にはトランジスタを所定のタイミングで０
Ｎ−ＯＦＦＬ／で用いる。ここに、上述のように１２８
ビツトを同時に点灯する場合は１素子に４０ｍＡの電流
を流したとしても４０ｍＡＸ１２Ｂ ＝５．１２Ａの電
流をスイッチングしなければならず、トランジスタは大
きな放熱板等を取付けたものにしなければならず、ＴＴ
Ｌ等でドライブするのに駆動回路を接続しなければなら
ない場合もある。この点、第３図に示すようにＬ Ｅ
Ｄアレイ４に並列な走査用トランジスタアレイ１２が接
続してあり、このトランジスタアレイ１２は出力電流は
ＩＡ程度であるが、ＴＴＬ等による駆動が可能であり、
数個並列に接続することにより必要な出力電流を得るこ
とができる。
つづいて、第４図に本実施例によるタイミングチャート
を示す。今、フレーム同期信号ＦＳＹＮＣが入力される
と、タイミングコントロール回路１０から書込クロック
信号ＷＣＬＫおよびライン同期信号Ｌ Ｓ Ｖ Ｎ Ｃ
が出力され、この両信号ＷＣＬＫ、ＬＳＹＣに同期して
画信号ＷＤＡＴＡがシフｌ−レジスタ３に入力される。
を示す。今、フレーム同期信号ＦＳＹＮＣが入力される
と、タイミングコントロール回路１０から書込クロック
信号ＷＣＬＫおよびライン同期信号Ｌ Ｓ Ｖ Ｎ Ｃ
が出力され、この両信号ＷＣＬＫ、ＬＳＹＣに同期して
画信号ＷＤＡＴＡがシフｌ−レジスタ３に入力される。
この画信号ＷＤＡＴＡは４ピッ１−のシフトレジスタ３
によりシリアル−パラレル変換され、ラインバッファ１
又は２内のＲＡＭ１３又は１４に１ライン（２０４８ビ
ツト）分メモリされる。このような動作が終了すると、
書込ラインと読出ラインとが切換わり、同時に書込時よ
り高いクロック周波数ｆ２で動作する読出用アドレスカ
ウンタ１９．２０に切換わる。ここで、ＬＥＤアレイ４
は１２８ビット単位で点灯するものであるが、本実施例
では第２図に示したようにＬＥＤアレイ４が１０２４ビ
ツトずつに二分割され、各部６４ビットのデータを入力
できる構造とされてする。よって、１２８ビツトのデー
タを入力するために読出用アドレスカウンタ１９．２０
は２個で構成され、０〜１０２３．１０２４〜２０４７
の各ビットをこのアドレスカウンタ１９．２０を切換え
て４ピッ１〜単位６４ビットずつアクセスするものであ
る。
によりシリアル−パラレル変換され、ラインバッファ１
又は２内のＲＡＭ１３又は１４に１ライン（２０４８ビ
ツト）分メモリされる。このような動作が終了すると、
書込ラインと読出ラインとが切換わり、同時に書込時よ
り高いクロック周波数ｆ２で動作する読出用アドレスカ
ウンタ１９．２０に切換わる。ここで、ＬＥＤアレイ４
は１２８ビット単位で点灯するものであるが、本実施例
では第２図に示したようにＬＥＤアレイ４が１０２４ビ
ツトずつに二分割され、各部６４ビットのデータを入力
できる構造とされてする。よって、１２８ビツトのデー
タを入力するために読出用アドレスカウンタ１９．２０
は２個で構成され、０〜１０２３．１０２４〜２０４７
の各ビットをこのアドレスカウンタ１９．２０を切換え
て４ピッ１〜単位６４ビットずつアクセスするものであ
る。
このようにして、最初は１〜６３．１０２４〜１０８７
ビツトの台別１２８ビットのデータが４ピッ１〜単位で
ラッチ回路５にラッチさ肛、所定のタイミングで０〜６
３．１０２４〜１０８７ビツトのＬＥＤがラッチされて
いるデータに従って点灯することになる。これが１ブロ
ツクの動作であり、このような動作が１６回（０〜１５
）繰返されて１ライン２０４８ビツトの走査が行なわれ
る。この間、他方のラインバッファ２又は１のＲＡＭ１
４又は１３には次のラインの画信号がメモリされる。
ビツトの台別１２８ビットのデータが４ピッ１〜単位で
ラッチ回路５にラッチさ肛、所定のタイミングで０〜６
３．１０２４〜１０８７ビツトのＬＥＤがラッチされて
いるデータに従って点灯することになる。これが１ブロ
ツクの動作であり、このような動作が１６回（０〜１５
）繰返されて１ライン２０４８ビツトの走査が行なわれ
る。この間、他方のラインバッファ２又は１のＲＡＭ１
４又は１３には次のラインの画信号がメモリされる。
なお、本実施例では、ラインバッファ内のＲＡＭへのデ
ータの入出力及び入力データの直並列変換のシフトレジ
スタを４ビツトで行なっているが、これを８ビツトで行
なってもよい。このように８ピッ１−にすれば、１２８
ビツトのラッチ時間を短縮することができ、１ラインの
走査時間をより短縮できる。
ータの入出力及び入力データの直並列変換のシフトレジ
スタを４ビツトで行なっているが、これを８ビツトで行
なってもよい。このように８ピッ１−にすれば、１２８
ビツトのラッチ時間を短縮することができ、１ラインの
走査時間をより短縮できる。
効果
本発明は、上述したようにクロック周波数の異なる書込
用アドレスカウンタと読出用アドレス力ウタとを設けて
、ラインバッファへのデータの書込み、読出しに際して
両アドレスカウンタを切換えて使用するようにしたので
、一方のラインバッファのＲＡ Ｍに書込んでいる間に
他方のラインバッファのＲＡＭからデータを読出してＬ
ＥＤアレイを点灯させることができ、よって、データの
スループットを小さくすることができ、ＬＥＤアレイの
走査時間を短くすることができるものである。
用アドレスカウンタと読出用アドレス力ウタとを設けて
、ラインバッファへのデータの書込み、読出しに際して
両アドレスカウンタを切換えて使用するようにしたので
、一方のラインバッファのＲＡ Ｍに書込んでいる間に
他方のラインバッファのＲＡＭからデータを読出してＬ
ＥＤアレイを点灯させることができ、よって、データの
スループットを小さくすることができ、ＬＥＤアレイの
走査時間を短くすることができるものである。
図面は本発明の一実施例を示すもので、第１図はブロッ
ク図、第２はＬＥＤアレイの配列図、第３図はトランジ
スタアレイの配列図、第４図はタイミングチャートであ
る。 １〜２・ラインバッファ、４・・・Ｌ Ｅ Ｄアレイ、
１８・・・書込用アドレスカウンタ、１９〜２０・・・
読出用アドレスカウンタ、ｆ１〜ｆ２ ・・クロック周
波数 手続補正帯（斌） １．事件の表示 特願昭５８−７１０３２号 ２、発明の名称 ＬＥＤアレイ駆動装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号４、代理人 〒１０７ 住所 東京都港区南青山５丁目９番１５号昭和５８年７
月２６日（発送日） ６、補正の対象
ク図、第２はＬＥＤアレイの配列図、第３図はトランジ
スタアレイの配列図、第４図はタイミングチャートであ
る。 １〜２・ラインバッファ、４・・・Ｌ Ｅ Ｄアレイ、
１８・・・書込用アドレスカウンタ、１９〜２０・・・
読出用アドレスカウンタ、ｆ１〜ｆ２ ・・クロック周
波数 手続補正帯（斌） １．事件の表示 特願昭５８−７１０３２号 ２、発明の名称 ＬＥＤアレイ駆動装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号４、代理人 〒１０７ 住所 東京都港区南青山５丁目９番１５号昭和５８年７
月２６日（発送日） ６、補正の対象
Claims (1)
- 複数の発光部を有するＬＥＤアレイを時分割駆動させる
ＬＥＤアレイ駆動装置おいて、クロック周波数の異なる
書込用アドレスカウンタと続出用アドレスカウンタを有
する複数のラインバッファを設け、データの書込時と読
出時に前記アドレスカウンタおよびラインバッファを順
次切換えることを特徴とするＬＥＤアレイ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58071032A JPS59196661A (ja) | 1983-04-22 | 1983-04-22 | Ｌｅｄアレイ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58071032A JPS59196661A (ja) | 1983-04-22 | 1983-04-22 | Ｌｅｄアレイ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59196661A true JPS59196661A (ja) | 1984-11-08 |
Family
ID=13448773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58071032A Pending JPS59196661A (ja) | 1983-04-22 | 1983-04-22 | Ｌｅｄアレイ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59196661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009144386A (ja) * | 2007-12-13 | 2009-07-02 | Itoki Corp | 重量扉用の走行輪ユニット |
| JP2015152927A (ja) * | 2014-02-17 | 2015-08-24 | ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ | コンテンツに基づいて光強度を調整して均一な露出を実現する方法および装置 |
-
1983
- 1983-04-22 JP JP58071032A patent/JPS59196661A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009144386A (ja) * | 2007-12-13 | 2009-07-02 | Itoki Corp | 重量扉用の走行輪ユニット |
| JP2015152927A (ja) * | 2014-02-17 | 2015-08-24 | ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ | コンテンツに基づいて光強度を調整して均一な露出を実現する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851834A (en) | Multiport memory and source arrangement for pixel information | |
| US4757473A (en) | Memory circuit | |
| US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
| KR960015230A (ko) | 반도체 기억 장치 | |
| JPH081996A (ja) | ラインヘッド | |
| JPH106554A (ja) | 画像形成装置 | |
| JP3232589B2 (ja) | 画像メモリ制御方法および画像表示装置 | |
| JPS61234653A (ja) | Ｌｅｄプリンタの光書込みヘツド | |
| JPH081990A (ja) | プリンタ | |
| KR100503189B1 (ko) | 액세스 회로 | |
| JPS63141451A (ja) | 記録装置 | |
| JPH1127484A (ja) | 書き込み装置 | |
| JPS6339360A (ja) | サ−マル記録方法 | |
| JPS5920306B2 (ja) | 感熱記録装置 | |
| US5065445A (en) | Apparatus for expanding and formatting runlength data for multiple exposure beams | |
| JPH0259364A (ja) | 画像記録装置 | |
| JP2957448B2 (ja) | データの転送装置 | |
| JPS6034879A (ja) | 画像形成装置 | |
| JPH02112968A (ja) | ページイメージ発生装置 | |
| JPS62149255A (ja) | 画像読取装置 | |
| JPH04316864A (ja) | 電子写真プリンタ | |
| JPS63137847A (ja) | 両面プリント用画像発生装置 | |
| JPS5978395A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH0245174A (ja) | プリンタ | |
| KR930009783B1 (ko) | 화상데이타의 고속전송을 위한 인터페이스 회로 |