JPS59198737A - リ−ドレスマルチチツプチツプキヤリア - Google Patents
リ−ドレスマルチチツプチツプキヤリアInfo
- Publication number
- JPS59198737A JPS59198737A JP58073293A JP7329383A JPS59198737A JP S59198737 A JPS59198737 A JP S59198737A JP 58073293 A JP58073293 A JP 58073293A JP 7329383 A JP7329383 A JP 7329383A JP S59198737 A JPS59198737 A JP S59198737A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- adhesive
- glass plate
- sapphire glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は超小型チップキャリアに関し、特に複数個のＩ
Ｃチップからの多数の端子を他の基板上に接続すること
のできる格子上配列の端子パッドを有し、しかも複数個
のＩＣチップで発生する熱を効率よく外部に伝えること
のできるリードレスマルチチップキャリアに関する。
Ｃチップからの多数の端子を他の基板上に接続すること
のできる格子上配列の端子パッドを有し、しかも複数個
のＩＣチップで発生する熱を効率よく外部に伝えること
のできるリードレスマルチチップキャリアに関する。
従来技術
従来、この種のり一ドレスチップキャリアは、第１図に
示すように、サブストレート１のキャビティ内にチップ
２がフェースアップ状態で１個接着され、チップ２の端
子５がワイヤボンディングによシサプストレート１上の
ポンディングパッド６に接続され、カバー３が接着され
ている。
示すように、サブストレート１のキャビティ内にチップ
２がフェースアップ状態で１個接着され、チップ２の端
子５がワイヤボンディングによシサプストレート１上の
ポンディングパッド６に接続され、カバー３が接着され
ている。
このチップキャリアにおけるＩＣチップ２の端子５はそ
れぞれはポンディングパッド６からサブストレート１内
の配線を介してサブストレート１の側面に設けられた外
部端子４のそれぞれに接続されている。
れぞれはポンディングパッド６からサブストレート１内
の配線を介してサブストレート１の側面に設けられた外
部端子４のそれぞれに接続されている。
ＩＣ同志の接続は前記リードレスチップキャリアを複数
個基板に並べ基板上で配線することにより行なわれる。
個基板に並べ基板上で配線することにより行なわれる。
このような構造″の場合以下に述べるような２つの欠点
がある。
がある。
すなわち、サブストレート１の各辺から外部端子４を取
υ出すためＩＣチップ２の端子数が増加するにともない
各辺の外部端子４の数も増加する。
υ出すためＩＣチップ２の端子数が増加するにともない
各辺の外部端子４の数も増加する。
従って、１辺の長さが増大しサブストレートｌの形状が
大きくなる。このため多端子リードレスチップキャリア
を複数個基板に並べるとますます形状が大きくなって小
型化がむずかしくなる。これが第１の欠点である。
大きくなる。このため多端子リードレスチップキャリア
を複数個基板に並べるとますます形状が大きくなって小
型化がむずかしくなる。これが第１の欠点である。
次に、ＩＣチップ２はサブストレート１に接続されてい
るため、ＩＣチップ２の発生する熱の大部分はサブスト
レート１の底を伝わりチップキャリアの接続される基板
側に′にげる構造である。このためＩＣの集積度が上っ
て発熱量が大きくなると、高集積度チップキャリアを複
数個並べた基板では全体の発熱量が上り、十分にチップ
を冷却できない。
るため、ＩＣチップ２の発生する熱の大部分はサブスト
レート１の底を伝わりチップキャリアの接続される基板
側に′にげる構造である。このためＩＣの集積度が上っ
て発熱量が大きくなると、高集積度チップキャリアを複
数個並べた基板では全体の発熱量が上り、十分にチップ
を冷却できない。
これが第２の欠点である。
発明の目的
本発明の目的はよシ多くの端子数をもち、かつ発熱量の
大きい複数個の高阪積化ＩＣチップを収容できる構造と
し放熱効率が良好で 多端子が可能でかつ組立性を良好
にするようにした超小型リードレスマルチチップチップ
キャリア全提供することにある。
大きい複数個の高阪積化ＩＣチップを収容できる構造と
し放熱効率が良好で 多端子が可能でかつ組立性を良好
にするようにした超小型リードレスマルチチップチップ
キャリア全提供することにある。
発明の構成
本発明によるリードレスマルチチップチップキャリアは
、 表面に塔載された複数個のＩＣチップのリードをボンデ
ィング接続するだめのポンディングパッドと、 裏面に形成された格子状配列の端子パッドと、ポンディ
ングパッド間またはポンディングパッドの端子パッド曲
を接続する接続配線およびヴアホール配線とを備えたサ
ブストレートと、前記サブストレートの周辺側面に接着
された枠と、 前記枠のサブストレートと対向する側に接着されたサフ
ァイヤガラス板と、 ＡｉＪ記サブすトレート上においてチップ本体を前記サ
ファイヤガラス板に接着されかつリードを前記サブスト
レート上のポンディングパッドに接続された複数個のＩ
Ｃチップとを含む。
、 表面に塔載された複数個のＩＣチップのリードをボンデ
ィング接続するだめのポンディングパッドと、 裏面に形成された格子状配列の端子パッドと、ポンディ
ングパッド間またはポンディングパッドの端子パッド曲
を接続する接続配線およびヴアホール配線とを備えたサ
ブストレートと、前記サブストレートの周辺側面に接着
された枠と、 前記枠のサブストレートと対向する側に接着されたサフ
ァイヤガラス板と、 ＡｉＪ記サブすトレート上においてチップ本体を前記サ
ファイヤガラス板に接着されかつリードを前記サブスト
レート上のポンディングパッドに接続された複数個のＩ
Ｃチップとを含む。
発明の実施例
次に本発明について図面を参照して詳細に説明する。
第２図全参照すると、本発明の一実施例は、 ＩＣチッ
プ８が横に２個並んでおｐ１セラミックサフ−ストレー
ト７、ＩＣチップ８、枠９、す７アイヤガラス１０、端
子パッド１１、ＩＣリード１２、ボンティングパッド１
３、チップ端子１４、枠抜着剤１５、チップ接着剤１６
、ヴイアホール配線１７、ふた接着剤１８．接続配線１
９で構成されている。
プ８が横に２個並んでおｐ１セラミックサフ−ストレー
ト７、ＩＣチップ８、枠９、す７アイヤガラス１０、端
子パッド１１、ＩＣリード１２、ボンティングパッド１
３、チップ端子１４、枠抜着剤１５、チップ接着剤１６
、ヴイアホール配線１７、ふた接着剤１８．接続配線１
９で構成されている。
前記セラミックサブストレート７は表面にＩＣ端子数と
等しい複数個のポンディングパッド１３が形成されてお
り、このそれぞれのポンディングパッド１３に各ＩＣチ
ップ８のＩＣリード１２がポンディングされている。ま
た、ポンディングパッド１３のそれぞれにはセラミック
サブストレート７の表面に形成された複数個の接続配線
１８がつながっており、接続配線１８のそれぞれはセラ
ミックサブストレートフ内に形成されたグイアホール配
線１７のそれ−それを経由してセラミックサブストレー
ト７の裏面に形成された端子パッド１１のそれぞれに接
続されている。ここでは複数個のＩＣチップの端子を直
接セラミックサブストレート７の裏面に形成された端子
パッド１１に接続される場合を示したが、ＩＣチップ同
志の接続はセラミックサブストレート７に配線層を設け
−ることにより可能となる。
等しい複数個のポンディングパッド１３が形成されてお
り、このそれぞれのポンディングパッド１３に各ＩＣチ
ップ８のＩＣリード１２がポンディングされている。ま
た、ポンディングパッド１３のそれぞれにはセラミック
サブストレート７の表面に形成された複数個の接続配線
１８がつながっており、接続配線１８のそれぞれはセラ
ミックサブストレートフ内に形成されたグイアホール配
線１７のそれ−それを経由してセラミックサブストレー
ト７の裏面に形成された端子パッド１１のそれぞれに接
続されている。ここでは複数個のＩＣチップの端子を直
接セラミックサブストレート７の裏面に形成された端子
パッド１１に接続される場合を示したが、ＩＣチップ同
志の接続はセラミックサブストレート７に配線層を設け
−ることにより可能となる。
第３図および第４図は上記セラミックサブストレート７
の表面の配線および裏面の端子パッドの配置を示す図で
ある。
の表面の配線および裏面の端子パッドの配置を示す図で
ある。
第３図を参照すると、ポンディングパッド１３のそれぞ
れは接続配線１９を介してグイアホール配線１７につな
がり、さらにヴイアホール配線１７のそれぞれはサブス
トレート７内を貫通して裏面の端子パッド１１のそれぞ
れにつながれている。
れは接続配線１９を介してグイアホール配線１７につな
がり、さらにヴイアホール配線１７のそれぞれはサブス
トレート７内を貫通して裏面の端子パッド１１のそれぞ
れにつながれている。
以上の説明から明らかなようにＩＣチップ８の各端子は
サブストレート７の裏面の格子状に配列された端子パッ
ド１１に外部接続のために取り出されている。従って、
多数の端子を高密度に取）出すことが可、能となってい
る。この高い端子密度を利用して、多端子ＩＣチップを
複数個チップ（ヤリアに搭載することによυ高密度で超
小型の実装が可能となる。
サブストレート７の裏面の格子状に配列された端子パッ
ド１１に外部接続のために取り出されている。従って、
多数の端子を高密度に取）出すことが可、能となってい
る。この高い端子密度を利用して、多端子ＩＣチップを
複数個チップ（ヤリアに搭載することによυ高密度で超
小型の実装が可能となる。
第５図は本実施例に用いたＩＣチップのリード形状を示
す図である。ＩＣチップ８のリード１２は、従来のよう
にＩＣチップをサブストレート上に固定した後に、例え
ば、金ワイヤを用いてＩＣチップのそれぞれの端子１４
およびサブストレートの端子パッドのそれぞれを順次ボ
ンディング接続していく方法と異なり、予めＩＣチップ
８のそれぞれの端子１４に接続されている。リード１２
は写真の３５ｍｍフィルムと同じようなスプロケットホ
ール合有するフィルム上に銅箔をはりつけ、これをフォ
トリソグラフィーにより蕗光、現像。
す図である。ＩＣチップ８のリード１２は、従来のよう
にＩＣチップをサブストレート上に固定した後に、例え
ば、金ワイヤを用いてＩＣチップのそれぞれの端子１４
およびサブストレートの端子パッドのそれぞれを順次ボ
ンディング接続していく方法と異なり、予めＩＣチップ
８のそれぞれの端子１４に接続されている。リード１２
は写真の３５ｍｍフィルムと同じようなスプロケットホ
ール合有するフィルム上に銅箔をはりつけ、これをフォ
トリソグラフィーにより蕗光、現像。
およびエツチングして得られる。このようにして−１＃
にフィルム上に形成されたり一ド１２のそれぞれは金メ
ッキを処された後、周知のＴＡＢ （ＴａｐｅＡｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ ）技術によりＩＣチップ
８の端子１４のそれぞれに一括ボンディング接続され、
しかる後リード１２のそれぞれを支えていたフィルムを
切りはなして第５図に示すような’ＰＡＢリードつきの
ＩＣチップが得られる。
にフィルム上に形成されたり一ド１２のそれぞれは金メ
ッキを処された後、周知のＴＡＢ （ＴａｐｅＡｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ ）技術によりＩＣチップ
８の端子１４のそれぞれに一括ボンディング接続され、
しかる後リード１２のそれぞれを支えていたフィルムを
切りはなして第５図に示すような’ＰＡＢリードつきの
ＩＣチップが得られる。
第６図は本実施例のＩＣチップ８、サブストレート７、
枠９、サファイヤガラス板１０の組立構造の関係を示す
図である。
枠９、サファイヤガラス板１０の組立構造の関係を示す
図である。
第６図を参照すると、本発明のＩＣチップが４個実装さ
れた場合の実施例のり一ドレスマルチチッグチップキャ
リアについて説明する。ＩＣチップが４個以外の複数個
実装された場合も同様である。壕ず第１にサブストレー
ト７上にＩＣチップ８のそれぞれがフェースダウンの状
態に置かれ、ＩＣリード１２のそれぞれとサブストレー
ト上のポンディングパッド１３のそれぞれの位置が合わ
された後に一括ボンディングされる。このボンティング
された状態は第２図を参照できる。枠９とす７アイヤガ
ラス板１０とが予め接着剤１８により接着されてあり、
これがサブストレー ドアにはめ込まれる。す７アイヤ
ガラス板１ｏの内側の面にはチップダイボンディング用
の接着剤１６が塗られておシ、透明なす７アイヤガラス
板１ｏの±から見ながら枠９がサブストレート７にはめ
込れていき、接着剤１６が各ＩＣチップ８の裏面にすべ
て接触した１士仮固定される。この状態で温度が加えら
れ接着剤１６が固化され、各ＩＣチップ８のダイボンデ
ィングが行なわれる。次にサブストレート７０周辺０１
１面と枠９の内面との間に接着 ４剤１５が注入され
、温度が加えられて固化され、リードレスマルチチップ
チップキャリアの組立が完了する。
れた場合の実施例のり一ドレスマルチチッグチップキャ
リアについて説明する。ＩＣチップが４個以外の複数個
実装された場合も同様である。壕ず第１にサブストレー
ト７上にＩＣチップ８のそれぞれがフェースダウンの状
態に置かれ、ＩＣリード１２のそれぞれとサブストレー
ト上のポンディングパッド１３のそれぞれの位置が合わ
された後に一括ボンディングされる。このボンティング
された状態は第２図を参照できる。枠９とす７アイヤガ
ラス板１０とが予め接着剤１８により接着されてあり、
これがサブストレー ドアにはめ込まれる。す７アイヤ
ガラス板１ｏの内側の面にはチップダイボンディング用
の接着剤１６が塗られておシ、透明なす７アイヤガラス
板１ｏの±から見ながら枠９がサブストレート７にはめ
込れていき、接着剤１６が各ＩＣチップ８の裏面にすべ
て接触した１士仮固定される。この状態で温度が加えら
れ接着剤１６が固化され、各ＩＣチップ８のダイボンデ
ィングが行なわれる。次にサブストレート７０周辺０１
１面と枠９の内面との間に接着 ４剤１５が注入され
、温度が加えられて固化され、リードレスマルチチップ
チップキャリアの組立が完了する。
本発明のチップキャリアに熱伝導特性の橙めて良好なサ
ファイヤガラス板を使用することにより効率的な放熱を
可能とするだけでなく、内部の各ＩＣチップ実装状態を
目視できるため組立が容易であるという特徴をもってい
る。
ファイヤガラス板を使用することにより効率的な放熱を
可能とするだけでなく、内部の各ＩＣチップ実装状態を
目視できるため組立が容易であるという特徴をもってい
る。
発明の効果
本発明には、リードレスチップキャリアにおいてサブス
トレートの裏面に外部接続端子パッドが格子状に配列さ
れ、かつ複数個のＩＣチップ本代がサブストレートの表
面に対向して接着された熱伝導特性の極めて良好なサフ
ァイヤガラス板に接着させたリードレスマルチチップチ
ップキャリアの構造とすることによｐ１組立が容易で多
数の端子をもち放熱特性の良好な超小型チップキャリア
が実現できるという効果がある。
トレートの裏面に外部接続端子パッドが格子状に配列さ
れ、かつ複数個のＩＣチップ本代がサブストレートの表
面に対向して接着された熱伝導特性の極めて良好なサフ
ァイヤガラス板に接着させたリードレスマルチチップチ
ップキャリアの構造とすることによｐ１組立が容易で多
数の端子をもち放熱特性の良好な超小型チップキャリア
が実現できるという効果がある。
第１図は従来のリードレスチップキャリアを示す図、第
２図は本発明の一実施例を示す図、第３′図は４個のＩ
Ｃチップを塔載した場合の本発明のチップキャリアのサ
ブストレート表面を示す図、第４図は第３図と同様に本
発明のチップキャリアのサブストレート裏面を示す図、
第５図は本発明で使用するＩＣチップのリード接続を示
す図および第６図は本発明のチップキャリアのサブスト
レート、枠、サファイヤガラス板の組立関係を示す図で
ある。 第２図から第６図において、７・・・・・・セラミック
サブストレート、８・・・・・・ＩＣチップ、９・・・
・・・枠、ｌＯ・・・・・・サファイヤガラス板、１１
・・・・・・端子パッド、１２・・・・・・ＩＣリード
、１３・・・・・・ポンディングパッド、１４・・・・
・・ＩＣチップ端子、１５・・・・・・枠抜着剤、１６
・・・・・・ＩＣチップ接着剤、１７・・・・・・ヴイ
アホール配線、１８・・・・・・サファイヤガラス板接
着剤、１９・・・・・・接線配線。 第１図 寮２閲 第３図 第４区 第５凶
２図は本発明の一実施例を示す図、第３′図は４個のＩ
Ｃチップを塔載した場合の本発明のチップキャリアのサ
ブストレート表面を示す図、第４図は第３図と同様に本
発明のチップキャリアのサブストレート裏面を示す図、
第５図は本発明で使用するＩＣチップのリード接続を示
す図および第６図は本発明のチップキャリアのサブスト
レート、枠、サファイヤガラス板の組立関係を示す図で
ある。 第２図から第６図において、７・・・・・・セラミック
サブストレート、８・・・・・・ＩＣチップ、９・・・
・・・枠、ｌＯ・・・・・・サファイヤガラス板、１１
・・・・・・端子パッド、１２・・・・・・ＩＣリード
、１３・・・・・・ポンディングパッド、１４・・・・
・・ＩＣチップ端子、１５・・・・・・枠抜着剤、１６
・・・・・・ＩＣチップ接着剤、１７・・・・・・ヴイ
アホール配線、１８・・・・・・サファイヤガラス板接
着剤、１９・・・・・・接線配線。 第１図 寮２閲 第３図 第４区 第５凶
Claims (1)
- 【特許請求の範囲】 表面に塔載され複数個のＩＣチップのリードをボンディ
ング接続するための複数個のポンディングパッドと、 裏面に形成され他の基板に接続するために格子状に配列
された複数個の端子パッドと、前記ポンディングパッド
間同志および前記ポンディングパッドと前記端子パッド
との間の少なくとも１方を接続する接続配線およびヴア
アホール配線とを備えたサブストレートと、 前記サブストレートの周辺に接着された枠と、前記枠の
前記サブストレートと対向する側に接着されたサファイ
アガラス板と、 前記サブストレートの表面において前記ポンディングパ
ッドのそれぞれにボンディングされた複数個のリードを
有しかつチップ本体が前記サファイアガラス板の内面に
接着された複数個のＩＣチップとを含むことを特徴とす
るリードレスマルチチップチップキャリア。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073293A JPS59198737A (ja) | 1983-04-26 | 1983-04-26 | リ−ドレスマルチチツプチツプキヤリア |
| CA000450758A CA1229155A (en) | 1983-03-29 | 1984-03-28 | High density lsi package for logic circuits |
| DE8484103423T DE3479463D1 (en) | 1983-03-29 | 1984-03-28 | High density lsi package for logic circuits |
| EP84103423A EP0120500B1 (en) | 1983-03-29 | 1984-03-28 | High density lsi package for logic circuits |
| US06/758,951 US4652970A (en) | 1983-03-29 | 1985-07-25 | High density LSI package for logic circuits |
| US06/896,348 US4744007A (en) | 1983-03-29 | 1986-08-14 | High density LSI package for logic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073293A JPS59198737A (ja) | 1983-04-26 | 1983-04-26 | リ−ドレスマルチチツプチツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198737A true JPS59198737A (ja) | 1984-11-10 |
Family
ID=13513960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073293A Pending JPS59198737A (ja) | 1983-03-29 | 1983-04-26 | リ−ドレスマルチチツプチツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198737A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268049A (ja) * | 1985-05-23 | 1986-11-27 | Nec Corp | Ｌｓｉパッケージ |
| JPH01253942A (ja) * | 1988-04-04 | 1989-10-11 | Hitachi Ltd | 半導体パッケージ及びそれを用いたコンピュータ |
-
1983
- 1983-04-26 JP JP58073293A patent/JPS59198737A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268049A (ja) * | 1985-05-23 | 1986-11-27 | Nec Corp | Ｌｓｉパッケージ |
| JPH01253942A (ja) * | 1988-04-04 | 1989-10-11 | Hitachi Ltd | 半導体パッケージ及びそれを用いたコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| US6458625B2 (en) | Multi chip semiconductor package and method of construction | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JPH0550134B2 (ja) | ||
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPH06244360A (ja) | 半導体装置 | |
| JP3113005B2 (ja) | キャリアのない集積回路パッケージ | |
| CN100435329C (zh) | 微引线框封装及制造微引线框封装的方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| JPS59198737A (ja) | リ−ドレスマルチチツプチツプキヤリア | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2002033432A (ja) | 半導体装置の製造方法 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPS58122753A (ja) | 高密度チツプキヤリア | |
| JPS59125641A (ja) | リ−ドレスチツプキヤリア | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH0357619B2 (ja) | ||
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| CN115732452B (zh) | 半导体器件及其制造方法和引线框架 | |
| JPH0817962A (ja) | 半導体装置及び半導体パッケージ | |
| JPS59125642A (ja) | リ−ドレスチツプキヤリア | |
| JPH1131713A (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 |