JPS59200420A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59200420A JPS59200420A JP58073962A JP7396283A JPS59200420A JP S59200420 A JPS59200420 A JP S59200420A JP 58073962 A JP58073962 A JP 58073962A JP 7396283 A JP7396283 A JP 7396283A JP S59200420 A JPS59200420 A JP S59200420A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- resist
- intermediate insulating
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は半導体装置の製造方法に関し、詳しくは、半
導体基板あるいは多結晶シリコン上の絶縁膜にコンタク
ト孔を形成する方法に関するものである。
導体基板あるいは多結晶シリコン上の絶縁膜にコンタク
ト孔を形成する方法に関するものである。
（従来技術）
たとえば半導体基板上のＰＳＧなどの中間絶縁膜にコン
タクト孔を形成する場合、従来は、レソスト會マスクと
してドライエツチングによシコンタクト孔を形成してい
る。ドライエツチングはエツチングに方向性があるため
エツチング精度がよく、ＩＣ装置の集積密度の向上に適
する。
タクト孔を形成する場合、従来は、レソスト會マスクと
してドライエツチングによシコンタクト孔を形成してい
る。ドライエツチングはエツチングに方向性があるため
エツチング精度がよく、ＩＣ装置の集積密度の向上に適
する。
しかし、このエツチング法では、第１図に示すように、
コンタクト孔ｌの開口部縁部が垂直に形成されるため、
その開口部縁部でアルミ配線層２の膜厚が薄くなシ、配
線層２の段切れが発生しやすい。さらに、ＩＣチップ全
体にパッシベーション膜を形成した場合、開口部の縁部
近傍のパッシベーション膜も薄くなる。したがって、水
分の侵入、それによるアルミ配線層２の騙食が起り、ア
ルミ配線層２が切断する問題があった。
コンタクト孔ｌの開口部縁部が垂直に形成されるため、
その開口部縁部でアルミ配線層２の膜厚が薄くなシ、配
線層２の段切れが発生しやすい。さらに、ＩＣチップ全
体にパッシベーション膜を形成した場合、開口部の縁部
近傍のパッシベーション膜も薄くなる。したがって、水
分の侵入、それによるアルミ配線層２の騙食が起り、ア
ルミ配線層２が切断する問題があった。
そこで、従来は、前記ドライエツチング後、マスクとし
てのレジストを除去した上で、ウェットエツチングを追
加してコンタクト孔の開口部縁部の形状をなだらかにす
ることが行われている。
てのレジストを除去した上で、ウェットエツチングを追
加してコンタクト孔の開口部縁部の形状をなだらかにす
ることが行われている。
しかし、この方法では、中間絶縁膜が全体的にも薄くエ
ツチングされるため、膜減少、ビンホ−ルの発生が生じ
、層間膜の絶縁不良の原因とガる欠点がある。また、そ
れゆえにウェットエツチングを時間をかけて行うことが
できず、したがって開口部縁部も充分なだらかとはなら
ず、依然として配線の段切れや腐食による切断の問題が
あった。
ツチングされるため、膜減少、ビンホ−ルの発生が生じ
、層間膜の絶縁不良の原因とガる欠点がある。また、そ
れゆえにウェットエツチングを時間をかけて行うことが
できず、したがって開口部縁部も充分なだらかとはなら
ず、依然として配線の段切れや腐食による切断の問題が
あった。
（発明の目的）
この発明は上記の点に鑑みなされたもので、コンタクト
孔の開口部縁部含充分彦だらかにすることができ、しか
も絶縁膜に悪影響を与えずにコンタクト孔を形成できる
半導体装置の製造方法を提供することを目的とする。
孔の開口部縁部含充分彦だらかにすることができ、しか
も絶縁膜に悪影響を与えずにコンタクト孔を形成できる
半導体装置の製造方法を提供することを目的とする。
（実施例）
以下この発明の一実施例を第２図を参照して説明する。
第２図（ａ）において、１１は半導体基板、１２はその
基板１１の一部に形成された拡散層、１３はその拡散層
１２上を含む前記基板１１上に形成された中間絶縁膜た
とえば約６０００Ｘ厚のＰＳＧ膜である。この中間絶縁
膜１３に、特に前記拡散層１２上でコンタクト孔を形成
する場合、まず、その中間絶縁膜１３上にレジスト（た
とえばＡＺ １３５０）１４を約１２０００久厚に形成
する（第２図（ａ））。
基板１１の一部に形成された拡散層、１３はその拡散層
１２上を含む前記基板１１上に形成された中間絶縁膜た
とえば約６０００Ｘ厚のＰＳＧ膜である。この中間絶縁
膜１３に、特に前記拡散層１２上でコンタクト孔を形成
する場合、まず、その中間絶縁膜１３上にレジスト（た
とえばＡＺ １３５０）１４を約１２０００久厚に形成
する（第２図（ａ））。
次に、拡散層１２上のコンタクト孔を形成する位置にお
いて、たとえば約３μｍφのコンタクト孔用開口部１５
を通常の７オトリン技術でレジスト１４に形成する（第
２図（ｂ））。
いて、たとえば約３μｍφのコンタクト孔用開口部１５
を通常の７オトリン技術でレジスト１４に形成する（第
２図（ｂ））。
しかる後、そのレジスト１４をマスクとして中間絶縁膜
１３のエツチングを行う。このエツチングは、最初にウ
ェットエツチングを行う。
１３のエツチングを行う。このエツチングは、最初にウ
ェットエツチングを行う。
このウェットエツチングは、ＨＦ系のエツチングレート
１ｏｏｋ７分程度のエツチング液に約６分間浸して行い
、中間絶縁膜膜厚の１０チ（たとえば６ｏｏＡ）をサイ
ドエツチングを伴ってエツチングする。したがって、こ
のウェットエツチングを行うと、第２図（ｅ）に示すよ
うに開口部１５より径の太きい、しかも周辺がなだらか
に傾斜して反り上った凹部１６が前記開口部１５に対応
して中間絶縁膜１３に形成される。
１ｏｏｋ７分程度のエツチング液に約６分間浸して行い
、中間絶縁膜膜厚の１０チ（たとえば６ｏｏＡ）をサイ
ドエツチングを伴ってエツチングする。したがって、こ
のウェットエツチングを行うと、第２図（ｅ）に示すよ
うに開口部１５より径の太きい、しかも周辺がなだらか
に傾斜して反り上った凹部１６が前記開口部１５に対応
して中間絶縁膜１３に形成される。
次に、エツチングをドライ、エツチングとする。
このドライエツチングは０２Ｆ６またはＣＦ、のガス雰
囲気中で約１０分間行われる。このドライエツチングを
行うと、前記凹部１６底部の中間絶縁膜１３が、第２図
（ｄ）に示すようにレジ′ス）１４の開口部１５の寸法
で垂直に堀υ進められ、最終的に拡散層１２に到達する
。したがって、このドライエツチングを終了すると、中
間絶縁膜１３にコンタクト孔１７が開けられたことにな
る。
囲気中で約１０分間行われる。このドライエツチングを
行うと、前記凹部１６底部の中間絶縁膜１３が、第２図
（ｄ）に示すようにレジ′ス）１４の開口部１５の寸法
で垂直に堀υ進められ、最終的に拡散層１２に到達する
。したがって、このドライエツチングを終了すると、中
間絶縁膜１３にコンタクト孔１７が開けられたことにな
る。
しかる後、１２０℃の硫酸＋Ｈ１０２のレヅスト剥離液
でレジスト１４を除去する（第２図（ｅ））。
でレジスト１４を除去する（第２図（ｅ））。
その後、前記コンタクト孔１７を介して前記拡散層１２
に電気的に接続されるアルミ配線層１８を、前記コンタ
クト孔１７および中間絶縁膜１３上に約６０００〜ｘｏ
ｏｏｏＡの厚みで形成する。
に電気的に接続されるアルミ配線層１８を、前記コンタ
クト孔１７および中間絶縁膜１３上に約６０００〜ｘｏ
ｏｏｏＡの厚みで形成する。
以上のよりな一実施例においては、レジスト１４をマス
クとして設けた状態でウエットエッチングオヨヒドライ
エッチングを行ってコンタクト孔１７全形成している。
クとして設けた状態でウエットエッチングオヨヒドライ
エッチングを行ってコンタクト孔１７全形成している。
この方法によれば、レジスト１４（−ｑスフ）の存在に
よシ中間絶縁膜１３が全体的に薄くエツチングされるこ
とがないので、ウェットエツチングを時間をかけて行う
ことができる。
よシ中間絶縁膜１３が全体的に薄くエツチングされるこ
とがないので、ウェットエツチングを時間をかけて行う
ことができる。
したがって、このウェットエツチング時のサイドエツチ
ングによシコンタクト孔１７の開口部縁部の形状がなだ
らかになるわけであるが、その開口部縁部の形状を充分
なだらかにすることができる。
ングによシコンタクト孔１７の開口部縁部の形状がなだ
らかになるわけであるが、その開口部縁部の形状を充分
なだらかにすることができる。
ゆえに、この一実施例によれば、アルミ配線層１８を約
６０００〜１００００人の厚みで形成した場合、そのア
ルミ配線層１８をコンタクト孔１７の開口部縁部におい
ても約３０００Ｘの厚みで形成することができ、アルミ
配線層１８の断線を防止できる。
６０００〜１００００人の厚みで形成した場合、そのア
ルミ配線層１８をコンタクト孔１７の開口部縁部におい
ても約３０００Ｘの厚みで形成することができ、アルミ
配線層１８の断線を防止できる。
ｔた、パッシベーション膜を形成した場合、そのパッシ
ベーション膜が開口部の縁部近傍で薄くなることを防止
できる。したがって、水分の侵入、それによるアルミ配
線層１８の腐食、アルミ配線層１８の切断も解決できる
。
ベーション膜が開口部の縁部近傍で薄くなることを防止
できる。したがって、水分の侵入、それによるアルミ配
線層１８の腐食、アルミ配線層１８の切断も解決できる
。
また、ウェットエツチングを時間をかけて行っても中間
絶縁膜１３が全体的に薄くエツチング液ルの発生がなく
、層間膜の絶縁不良が生じることもない。
絶縁膜１３が全体的に薄くエツチング液ルの発生がなく
、層間膜の絶縁不良が生じることもない。
なお、上記一実施例ではウェットエツチングを中間絶縁
膜膜厚のｌＯチに留めた。これは、もし膜厚の１０％を
越える値をエツチングすると、コンタクト孔でき上シ寸
法が拡大し、半導体装置の縮小値、パターン微細化に支
障を来すためである。
膜膜厚のｌＯチに留めた。これは、もし膜厚の１０％を
越える値をエツチングすると、コンタクト孔でき上シ寸
法が拡大し、半導体装置の縮小値、パターン微細化に支
障を来すためである。
また、上記一実施例では半導体基板上の特に拡散層上に
おいて絶縁膜にコンタクト孔を形成する場合について説
明したが、多結晶シリコン上の絶縁膜にコンタクト孔を
形成する場合にも同様にしてコンタクト孔を形成できる
。
おいて絶縁膜にコンタクト孔を形成する場合について説
明したが、多結晶シリコン上の絶縁膜にコンタクト孔を
形成する場合にも同様にしてコンタクト孔を形成できる
。
（発明の効果）
以上詳述したようにこの発明の方法によれば、レソスト
ヲマスクとして設けた状態で最初にウェットエツチング
、次にドライエツチングを行って絶縁膜にコンタクト孔
を形成するようにしたので、コンタクト孔の開口部縁部
を充分なだらかにすることができ、しかも絶縁膜に悪影
響を与えずにコンタクト孔を形成できる。したがって、
アルミ配線層の配線歩留シの向上、信頼性の向上を図る
ことができ、さらにコンタクト孔形成に伴う特性変動、
特性劣化および信頼性の低下を防止できる。
ヲマスクとして設けた状態で最初にウェットエツチング
、次にドライエツチングを行って絶縁膜にコンタクト孔
を形成するようにしたので、コンタクト孔の開口部縁部
を充分なだらかにすることができ、しかも絶縁膜に悪影
響を与えずにコンタクト孔を形成できる。したがって、
アルミ配線層の配線歩留シの向上、信頼性の向上を図る
ことができ、さらにコンタクト孔形成に伴う特性変動、
特性劣化および信頼性の低下を防止できる。
第１図は従来の方法の欠点を説明するために示した半導
体装置の断面図、第２図はこの発明の半導体装置の製造
方法の一実施例を説明するための断面図である。 工１・・・半導体基板、１３・・・中間絶縁膜、工４・
・・レジスト、１５・・・開口部、１７・・・コンタク
ト孔。 特許出願人 沖電気工業株式会社 手続補正書 昭和５昨１０月２８日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ７３９６２ 号２、発明
の名称 牛導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）褌電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）別紙の通り Ｌ 補正の内容 １）明細書３頁１行ｒ層間膜」を「この絶縁膜」と訂正
する。 ２）同３頁９行「絶縁膜」′ｔ−「中間絶縁膜としての
絶縁膜」と訂正する。
体装置の断面図、第２図はこの発明の半導体装置の製造
方法の一実施例を説明するための断面図である。 工１・・・半導体基板、１３・・・中間絶縁膜、工４・
・・レジスト、１５・・・開口部、１７・・・コンタク
ト孔。 特許出願人 沖電気工業株式会社 手続補正書 昭和５昨１０月２８日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ７３９６２ 号２、発明
の名称 牛導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）褌電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）別紙の通り Ｌ 補正の内容 １）明細書３頁１行ｒ層間膜」を「この絶縁膜」と訂正
する。 ２）同３頁９行「絶縁膜」′ｔ−「中間絶縁膜としての
絶縁膜」と訂正する。
Claims (1)
- 半導体基板あるいは多結晶シリコン上の絶縁膜上にレジ
ストを形成する工程と、そのレジストにコンタクト孔位
置において開口部を形成する工程と、その開口部が形成
されたレジストをマスクとして前記絶縁膜をまずウェッ
トエツチング、次にドライエツチングすることにより、
絶縁膜に開口部に対応してコンタクト孔を形成する工程
とを具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073962A JPS59200420A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073962A JPS59200420A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200420A true JPS59200420A (ja) | 1984-11-13 |
Family
ID=13533208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073962A Pending JPS59200420A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200420A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
-
1983
- 1983-04-28 JP JP58073962A patent/JPS59200420A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363830A (en) | Method of forming tapered contact holes for integrated circuit devices | |
| US3988823A (en) | Method for fabrication of multilayer interconnected microelectronic devices having small vias therein | |
| JPS59161069A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| US4125427A (en) | Method of processing a semiconductor | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPS59200420A (ja) | 半導体装置の製造方法 | |
| US4082604A (en) | Semiconductor process | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| JPS58143532A (ja) | 絶縁膜の加工方法 | |
| JPS58216443A (ja) | 半導体装置の製造方法 | |
| JPS59184532A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS59121851A (ja) | 半導体装置の製造方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JP3534717B2 (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPS60153131A (ja) | 半導体素子の製造方法 | |
| JPS5989437A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS6086825A (ja) | 半導体装置の製造方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 |