JPH01286330A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01286330A JPH01286330A JP11588588A JP11588588A JPH01286330A JP H01286330 A JPH01286330 A JP H01286330A JP 11588588 A JP11588588 A JP 11588588A JP 11588588 A JP11588588 A JP 11588588A JP H01286330 A JPH01286330 A JP H01286330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- silicon thin
- etching
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に電極配線の
形成方法に関する。
形成方法に関する。
半導体装置の微細な電極配線形成においては、フォトレ
ジストパターン形成時の光の反射によるパターン変形を
防止する為、アルミニウム等の配線上にシリコン薄膜を
被着する方法が知られている（例えば特開昭６０−７４
５２９号公報）。
ジストパターン形成時の光の反射によるパターン変形を
防止する為、アルミニウム等の配線上にシリコン薄膜を
被着する方法が知られている（例えば特開昭６０−７４
５２９号公報）。
この方法まず第２図（ａ）に示すように、半導体基板２
１上にアルミニウム膜２２とシリコン薄膜２３を被着し
、フォトレジストパターン２４を形成する。次に第２図
（ｂ）に示すように、シリコン薄膜２３及びアルミニウ
ム膜２２をエツチングし、配線パターンを形成したのち
フォトレジストパターン２４を除去する。しかる後第２
図（Ｃ）に示すように、シリコン薄Ｂ２３をフレオンガ
ス（ＣＦ４）でプラズマエツチングし、アルミニラム配
線２２Ａを形成するものである。
１上にアルミニウム膜２２とシリコン薄膜２３を被着し
、フォトレジストパターン２４を形成する。次に第２図
（ｂ）に示すように、シリコン薄膜２３及びアルミニウ
ム膜２２をエツチングし、配線パターンを形成したのち
フォトレジストパターン２４を除去する。しかる後第２
図（Ｃ）に示すように、シリコン薄Ｂ２３をフレオンガ
ス（ＣＦ４）でプラズマエツチングし、アルミニラム配
線２２Ａを形成するものである。
しかしながら、上述した従来の半導体装置の製造方法に
おいては、シリコン薄膜２３をエツチングした後何らの
処理を加えず１０時間前後放置すると、アルミニウム配
線２２Ａの表面に異物２５が形成され、配線の信頼度を
低下させるという問題がある。従来これらの異常の防止
に対しては、シリコン薄膜をエツチング後、ただちに水
洗を行なったりしているが効果的ではなかった。
おいては、シリコン薄膜２３をエツチングした後何らの
処理を加えず１０時間前後放置すると、アルミニウム配
線２２Ａの表面に異物２５が形成され、配線の信頼度を
低下させるという問題がある。従来これらの異常の防止
に対しては、シリコン薄膜をエツチング後、ただちに水
洗を行なったりしているが効果的ではなかった。
本発明の半導体装置の製造方法は、半導体基板上にアル
ミニウムを主とする金属膜とシリコン薄膜とを順次形成
する工程と、前記シリコン薄膜と金属膜とを選択的にエ
ツチングし配線パターンを形成したのち金属股上のシリ
コン薄膜をプラズマエツチング法により除去する工程と
、シリコン薄膜が除去された前記金属膜表面をウェット
エツチングし金属膜表面の変質層を除去する工程とを含
んで構成される。
ミニウムを主とする金属膜とシリコン薄膜とを順次形成
する工程と、前記シリコン薄膜と金属膜とを選択的にエ
ツチングし配線パターンを形成したのち金属股上のシリ
コン薄膜をプラズマエツチング法により除去する工程と
、シリコン薄膜が除去された前記金属膜表面をウェット
エツチングし金属膜表面の変質層を除去する工程とを含
んで構成される。
次に、本発明の実施例につき図面を用いて説明する。
第１図＜ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、所望のＰＮ接合、絶縁
膜、コンタクト開孔等の形成された半導体基板１１上に
、アルミニウム膜１２を厚さ１．０μｍに被着し、次い
で多結晶シリコン薄膜１３を厚さ３００人に被着する。
膜、コンタクト開孔等の形成された半導体基板１１上に
、アルミニウム膜１２を厚さ１．０μｍに被着し、次い
で多結晶シリコン薄膜１３を厚さ３００人に被着する。
さらに所望のフォトレジストパターン１４を形成する。
次に第１図（ｂ）に示すように、フォトレジストパター
ン１４をマスクとして、多結晶シリコン薄膜１３及びア
ルミニウム膜１２をエツチングし、配線パターンを形成
したのちフォトレジストパターン１４を除去する。
ン１４をマスクとして、多結晶シリコン薄膜１３及びア
ルミニウム膜１２をエツチングし、配線パターンを形成
したのちフォトレジストパターン１４を除去する。
次に第１図（ｃ）に示すように、不要となった多結晶シ
リコン薄膜１３をフレオンガスにてプラズマエツチング
し除去する。この際、アルミニウム膜１２の表面は、ガ
スプラズマでたたかれることにより変質層１５が形成さ
れる。
リコン薄膜１３をフレオンガスにてプラズマエツチング
し除去する。この際、アルミニウム膜１２の表面は、ガ
スプラズマでたたかれることにより変質層１５が形成さ
れる。
この変質層１５は弗素ラジカルにより変質したアルミニ
ウム層であり、これに空気中の水分が付着することによ
り表面異物が形成されることを出願人が見出し本発明に
至ったものである。
ウム層であり、これに空気中の水分が付着することによ
り表面異物が形成されることを出願人が見出し本発明に
至ったものである。
次に第１図（ｄ）に示すごとく、この基板全体をウェッ
トエツチングすることによって表面の変′Ｍ層１５を除
去する。この時のエツチング粂件としては、変質層１５
のみを選択的にエツチングできる様に、弗酸：硫酸：水
−１，：１０：１００の混合液で１０秒間、又は弗酸：
エチレングリコールー１：１０の混合液で３分間のエツ
チングが望ましい。これらのエツチング液はアルミニウ
ムをほとんど浸さない為、配線パターンの幅及び厚さが
変ることはほとんどない。
トエツチングすることによって表面の変′Ｍ層１５を除
去する。この時のエツチング粂件としては、変質層１５
のみを選択的にエツチングできる様に、弗酸：硫酸：水
−１，：１０：１００の混合液で１０秒間、又は弗酸：
エチレングリコールー１：１０の混合液で３分間のエツ
チングが望ましい。これらのエツチング液はアルミニウ
ムをほとんど浸さない為、配線パターンの幅及び厚さが
変ることはほとんどない。
尚、上記実施例についてはアルミニウム膜上に多結晶シ
リコン薄膜を形成した場合について説明したが、Ｓｉや
Ｃｕを含むアルミニウム合金膜や単結晶シリコン薄膜を
用いてもよい。
リコン薄膜を形成した場合について説明したが、Ｓｉや
Ｃｕを含むアルミニウム合金膜や単結晶シリコン薄膜を
用いてもよい。
以上説明したように本発明は、アルミニウムを主とする
金属膜とシリコン薄膜からなる配線パターンを形成した
のち、金属股上のシリコン薄膜をプラズマエツチング法
により除去し、更に金属膜表面の変質層をウェットエツ
チングにより除去することにより、その後長時間放置し
ていても配線上に異物を形成することがないため、信頼
度のた高い配線を有する半導体装置が得られる効果があ
る。
金属膜とシリコン薄膜からなる配線パターンを形成した
のち、金属股上のシリコン薄膜をプラズマエツチング法
により除去し、更に金属膜表面の変質層をウェットエツ
チングにより除去することにより、その後長時間放置し
ていても配線上に異物を形成することがないため、信頼
度のた高い配線を有する半導体装置が得られる効果があ
る。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図は従来の半導体装置の製造方法を説
明するための半導体チップの１新面図である。 １１．２１・・・半導体基板、１２．２２・・・アルミ
ニウム膜、１２Ａ、２２Ａ・・・アルミニウム配線、１
３・・・多結晶シリコン薄膜、１４．２４・・・フォト
レジストパターン、１５・・・アルミニウム膜の表面変
質層、２３・・・シリコン薄膜、２５・・・異物。
プの断面図、第２図は従来の半導体装置の製造方法を説
明するための半導体チップの１新面図である。 １１．２１・・・半導体基板、１２．２２・・・アルミ
ニウム膜、１２Ａ、２２Ａ・・・アルミニウム配線、１
３・・・多結晶シリコン薄膜、１４．２４・・・フォト
レジストパターン、１５・・・アルミニウム膜の表面変
質層、２３・・・シリコン薄膜、２５・・・異物。
Claims (1)
- 半導体基板上にアルミニウムを主とする金属膜とシリ
コン薄膜とを順次形成する工程と、前記シリコン薄膜と
金属膜とを選択的にエッチングし配線パターンを形成し
たのち金属膜上のシリコン薄膜をプラズマエッチング法
により除去する工程と、シリコン薄膜が除去された前記
金属膜表面をウェットエッチングし金属膜表面の変質層
を除去する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11588588A JPH01286330A (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11588588A JPH01286330A (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286330A true JPH01286330A (ja) | 1989-11-17 |
Family
ID=14673594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11588588A Pending JPH01286330A (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224233A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 試料処理方法及び装置 |
-
1988
- 1988-05-11 JP JP11588588A patent/JPH01286330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224233A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 試料処理方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JPH0313744B2 (ja) | ||
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| JPH02275627A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH01270332A (ja) | 半導体装置における電極配線の形成方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPS6367736A (ja) | 半導体基板の製造方法 | |
| JPH02165656A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH03148119A (ja) | 半導体装置の製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPS6249735B2 (ja) |