JPS59200508A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS59200508A JPS59200508A JP58074325A JP7432583A JPS59200508A JP S59200508 A JPS59200508 A JP S59200508A JP 58074325 A JP58074325 A JP 58074325A JP 7432583 A JP7432583 A JP 7432583A JP S59200508 A JPS59200508 A JP S59200508A
- Authority
- JP
- Japan
- Prior art keywords
- current
- amplifier
- transistor
- amplification stage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 24
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 24
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 102200158794 rs34532478 Human genes 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P3/00—Other installations
- F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
- F02P3/04—Layout of circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、複数の電源系統を有する増幅器において、
各電源系統間での電流の流出入をなくすようにした増幅
器に関するものである。
各電源系統間での電流の流出入をなくすようにした増幅
器に関するものである。
従来、複数の電源系統を有する増幅器としては第１図１
：示すものがあった。図にお−て、＋ｖ１は電圧増幅段
用電源１士Ｖ、は電力増幅段用電源である。１．１１は
入力端子であシ、この間にはバイアス抵抗Ｒ８が接続さ
れ、端子ｌはＦＥＴＱｎのゲートに接続される。ＦＥＴ
Ｑ。
：示すものがあった。図にお−て、＋ｖ１は電圧増幅段
用電源１士Ｖ、は電力増幅段用電源である。１．１１は
入力端子であシ、この間にはバイアス抵抗Ｒ８が接続さ
れ、端子ｌはＦＥＴＱｎのゲートに接続される。ＦＥＴ
Ｑ。
とＦＥＴ Ｑｔ とで差動増幅回路が構成され、ソース
どうしが結ばれ定電流源工、に接続される。
どうしが結ばれ定電流源工、に接続される。
ＦＥＴＱｎのト°レインは負荷抵抗Ｒ２の一端およびト
ランジスタＱ、のベースに接続される。
ランジスタＱ、のベースに接続される。
抵抗ｎ ｔの他端およびトランジスタＱ、のエミッタは
電源＋Ｖ、に接続され、トランジスタＱ３のコレクタは
定電流源工、に接続される。トランジスタＱｓのコレク
タは、トランジスタＱ４のベースに導かれ、トランジス
タＱ４−Ｑ−はダーリントン接続され、各エミッタは定
電流源Ｉｎ−Ｉ４に、また各コレクタは＋Ｖ、に各々接
続されてｂる。さらに、トランジスタＱ、のエミッタは
抵抗Ｒ，を通してＦ Ｅ Ｔ Ｑ ｔのゲートに接続さ
れ、ＦＥＴ Ｑｚのゲートと端子１間には抵抗Ｒ４が接
続される。端子１１は±Ｖ、の中点に接続され接地され
る。この接地点を０１とする。また、トランジスタＱ、
のエミッタは端子２に導かれ負荷３の一端が接続される
。負荷３の他端は端子２ｆに結ばれてお）、端子２曾は
電源±Ｖ、の中点に導かれ接地される。との接地点をＧ
、とする。ＧｌとＧ！は線材やシャシを通して結ばれて
いる。なお、図で４は電圧増偏設、５は電力増幅段を示
す。
電源＋Ｖ、に接続され、トランジスタＱ３のコレクタは
定電流源工、に接続される。トランジスタＱｓのコレク
タは、トランジスタＱ４のベースに導かれ、トランジス
タＱ４−Ｑ−はダーリントン接続され、各エミッタは定
電流源Ｉｎ−Ｉ４に、また各コレクタは＋Ｖ、に各々接
続されてｂる。さらに、トランジスタＱ、のエミッタは
抵抗Ｒ，を通してＦ Ｅ Ｔ Ｑ ｔのゲートに接続さ
れ、ＦＥＴ Ｑｚのゲートと端子１間には抵抗Ｒ４が接
続される。端子１１は±Ｖ、の中点に接続され接地され
る。この接地点を０１とする。また、トランジスタＱ、
のエミッタは端子２に導かれ負荷３の一端が接続される
。負荷３の他端は端子２ｆに結ばれてお）、端子２曾は
電源±Ｖ、の中点に導かれ接地される。との接地点をＧ
、とする。ＧｌとＧ！は線材やシャシを通して結ばれて
いる。なお、図で４は電圧増偏設、５は電力増幅段を示
す。
次に動作について説明する。この回路は基本的な負帰還
増幅器であって、そのループ利得が十分あれば、閉ルー
プ電圧利得はｔｌぼ（Ｒｓ ＋Ｒ４）／′Ｒ４で与えら
れる。更にこの回路内を流れる電流を詳細に見てみると
次のことが言える。
増幅器であって、そのループ利得が十分あれば、閉ルー
プ電圧利得はｔｌぼ（Ｒｓ ＋Ｒ４）／′Ｒ４で与えら
れる。更にこの回路内を流れる電流を詳細に見てみると
次のことが言える。
トランジスタＱ４のベース電流（信号電流）は＋Ｖ、か
らトランジスタＱｓを通）トランジスタＱ４のベース、
エミッタ、トランジスタＱｓのベース、エミッタを通っ
て負荷３へ流れる。
らトランジスタＱｓを通）トランジスタＱ４のベース、
エミッタ、トランジスタＱｓのベース、エミッタを通っ
て負荷３へ流れる。
負荷３からは端子２１．±Ｖ、の中点、およびＧ１、Ｇ
、を経て±ｖ１の中点へ戻る。以上のルートは第１図の
１１で示される。同様に、帰還抵抗Ｒ１ｅＲ４を流れる
電流は、第１図１．で示すように＋■、→トランジスタ
Ｑ、−→抵抗Ｒａ→抵抗Ｒ４１Ｇ ｔ→Ｇ１ のルート
をたどる。
、を経て±ｖ１の中点へ戻る。以上のルートは第１図の
１１で示される。同様に、帰還抵抗Ｒ１ｅＲ４を流れる
電流は、第１図１．で示すように＋■、→トランジスタ
Ｑ、−→抵抗Ｒａ→抵抗Ｒ４１Ｇ ｔ→Ｇ１ のルート
をたどる。
従来の増幅器は以上のように構成されているので、第１
図Ｃ，，Ｃ，間に何らかのインピーダンスが存在すると
この２点間に電位差を生じてしまい、信号の増幅に悪影
響を与えてしまへ負帰還増幅器の場合１Ｍ流ｌ、として
は、トランジスタＱａ−Ｑ＊の非直線性を補正するよう
な電流が流れるため％１１はかなシひすんだ成分を有し
ておシ、これによってＧ、、Ｇ、間に生じる電位差は特
に大きな問題となる。ことに、オーディオ用電力増幅器
におりては、入力電圧が非常に小さいレベルであること
が多り、Ｇ１ｍＧｇ 間にわずかな電位差が生じても性
能に影響が現れたり、音質を阻害した）していた。なお
−トランジスタＱ４のかわりに第２図に示すように、Ｆ
ＥＴＱ、’ｅ用いる場合もあるが、このときは、トラン
ジスタＱ６を用すてカスコード接続とするのがふつうで
ある。この場へＦＥＴＱ４にはゲート電流が雌とんど流
れないが、トランジスタＱ、のベースには第１胞と同じ
電流１１が流れるため、上記と同じ欠点を有する。
図Ｃ，，Ｃ，間に何らかのインピーダンスが存在すると
この２点間に電位差を生じてしまい、信号の増幅に悪影
響を与えてしまへ負帰還増幅器の場合１Ｍ流ｌ、として
は、トランジスタＱａ−Ｑ＊の非直線性を補正するよう
な電流が流れるため％１１はかなシひすんだ成分を有し
ておシ、これによってＧ、、Ｇ、間に生じる電位差は特
に大きな問題となる。ことに、オーディオ用電力増幅器
におりては、入力電圧が非常に小さいレベルであること
が多り、Ｇ１ｍＧｇ 間にわずかな電位差が生じても性
能に影響が現れたり、音質を阻害した）していた。なお
−トランジスタＱ４のかわりに第２図に示すように、Ｆ
ＥＴＱ、’ｅ用いる場合もあるが、このときは、トラン
ジスタＱ６を用すてカスコード接続とするのがふつうで
ある。この場へＦＥＴＱ４にはゲート電流が雌とんど流
れないが、トランジスタＱ、のベースには第１胞と同じ
電流１１が流れるため、上記と同じ欠点を有する。
この発叩け、上記のような従来のものの欠点全除去する
ために成されたもので、各電源系統の電流ループ間に、
ＦＥＴ等の制御電流が次段に流れ込まな込素子を用する
ととこよって、各電流ループを分離して、線材やシャシ
のインピーダンスの影響を排除することのできる増幅器
を提供することを目的としている。
ために成されたもので、各電源系統の電流ループ間に、
ＦＥＴ等の制御電流が次段に流れ込まな込素子を用する
ととこよって、各電流ループを分離して、線材やシャシ
のインピーダンスの影響を排除することのできる増幅器
を提供することを目的としている。
以下、この発明を図に基すて説明する。第３図はこの発
明の一実施例を示すブロック図である。入力端子１，１
１に印加された信号は電圧増幅段４に導かれ、その出力
は、ＦＥＴ によるバッファ６を入力とする電力増幅段
５に接続される。電力増幅段５の出力は出力端子２，２
Ｉに導かれるとともに、抵抗Ｒ，，Ｒ４で分圧される。
明の一実施例を示すブロック図である。入力端子１，１
１に印加された信号は電圧増幅段４に導かれ、その出力
は、ＦＥＴ によるバッファ６を入力とする電力増幅段
５に接続される。電力増幅段５の出力は出力端子２，２
Ｉに導かれるとともに、抵抗Ｒ，，Ｒ４で分圧される。
この分圧雪圧はＦＥＴ人カバツフ了７に印加され、バッ
ファ７の出力は常圧増幅段４０反転入力端子に接続され
る。スカ端子のコールド側１ ＋、 ’Ｉｆｆ圧増幅段
４およびＦＥＴ人カパツフ了７に供給される電源±Ｖ、
の中点はＧ１で接地される、また電力増幅段に供給され
る電源上■。
ファ７の出力は常圧増幅段４０反転入力端子に接続され
る。スカ端子のコールド側１ ＋、 ’Ｉｆｆ圧増幅段
４およびＦＥＴ人カパツフ了７に供給される電源±Ｖ、
の中点はＧ１で接地される、また電力増幅段に供給され
る電源上■。
の中点、抵抗Ｒ４の一端、および出力端子のコールド側
２１けＧ、におりて接地される。なお抵抗Ｒ１はバイア
ス抵抗である。
２１けＧ、におりて接地される。なお抵抗Ｒ１はバイア
ス抵抗である。
次にこの発明の動作について説明するｒ、第３図のよう
な構成にすると、電圧増幅段４と電力増幅段５０間に流
れる信号電流１１はＦＥＴ人カバツフ了６によ〕ｔｌぼ
ゼロとなる。また、出力２からＦＥＴ人カバツフ了７に
流れる電流ｌ。
な構成にすると、電圧増幅段４と電力増幅段５０間に流
れる信号電流１１はＦＥＴ人カバツフ了６によ〕ｔｌぼ
ゼロとなる。また、出力２からＦＥＴ人カバツフ了７に
流れる電流ｌ。
もほぼゼロとなる。すなわち電源上■８．±Ｖ。
は各々完全に分離されることになシ、接地点Ｇ１、Ｇ、
の間には電流が流れない。このため％Ｇ１ｍａｔ間には
大きなインピーダンスが存在しても％またたとえそのイ
ンピーダンスが非線形であったとしても％Ｇｘ−Ｇ＊は
常に同電位に保たれ増幅器には何ら影響を与えない。
の間には電流が流れない。このため％Ｇ１ｍａｔ間には
大きなインピーダンスが存在しても％またたとえそのイ
ンピーダンスが非線形であったとしても％Ｇｘ−Ｇ＊は
常に同電位に保たれ増幅器には何ら影響を与えない。
この発明を第１図の回路に適用した具体例を第４図に示
す。電力増幅段５の入力をＦＥＴＱ４ヲ用−タバッファ
６によ〕構成シ、トランジスタＱ６．定電流源ＩＩｊ抵
抗Ｒａｔ？用いてカスコード°接続としてＦＥＴＱ４の
ゲート、ドレイン間容蓋によるミラー効果を防しでいる
。また、ＦＥＴ人カパツファ７は、ＦＥ ＴＱフ、Ｑｌ
の定電流源Ｉａ、Ｉフ、抵抗Ｒｅ 、 Ｒｙ 、 Ｒｓ
−Ｒ。
す。電力増幅段５の入力をＦＥＴＱ４ヲ用−タバッファ
６によ〕構成シ、トランジスタＱ６．定電流源ＩＩｊ抵
抗Ｒａｔ？用いてカスコード°接続としてＦＥＴＱ４の
ゲート、ドレイン間容蓋によるミラー効果を防しでいる
。また、ＦＥＴ人カパツファ７は、ＦＥ ＴＱフ、Ｑｌ
の定電流源Ｉａ、Ｉフ、抵抗Ｒｅ 、 Ｒｙ 、 Ｒｓ
−Ｒ。
によ）構成している。この結果ｓｌｌ＊１！がｉｔぼゼ
ロとなり、０１８０１間での電流の流れをなくすことが
できる。
ロとなり、０１８０１間での電流の流れをなくすことが
できる。
尚、第４図の実施例では電力増幅段５の出力回路として
トランジスタＱ、によるエミッタ７オロワとしているが
、第５図に示すようにトランジスタＱｓＪＬ ａ Ｑａ
ｌ）によるプッシュプル構成であってもよい。即ち重圧
増幅段４のトランジスタＱｓ＆ ａ Ｑ ｓｂから出力
を取シ出し、ＦＥＴＱ４ａ。
トランジスタＱ、によるエミッタ７オロワとしているが
、第５図に示すようにトランジスタＱｓＪＬ ａ Ｑａ
ｌ）によるプッシュプル構成であってもよい。即ち重圧
増幅段４のトランジスタＱｓ＆ ａ Ｑ ｓｂから出力
を取シ出し、ＦＥＴＱ４ａ。
Ｑ４ｂのバッファ６に印加する。各Ｆ Ｅ Ｔ Ｑ、ａ
−Ｑ４ｂには第４図と同様にトランジスタＱｓｔａ
ｓＱ、１ｂ、定電流源工Ｉ！” ＃ Ｉｌｂ 、抵抗Ｒ
ｓ’ ｍ Ｒｌｂがカスコード°接続され、ミラー効果
を防すでおプ。
−Ｑ４ｂには第４図と同様にトランジスタＱｓｔａ
ｓＱ、１ｂ、定電流源工Ｉ！” ＃ Ｉｌｂ 、抵抗Ｒ
ｓ’ ｍ Ｒｌｂがカスコード°接続され、ミラー効果
を防すでおプ。
バッファ６の出力はプッシュプルトランジスタＱｉａｎ
Ｑｓｔ）に供給されて−る。
Ｑｓｔ）に供給されて−る。
また、上記の各実施例では電力増幅段の出力側で抵抗Ｒ
，，Ｒ４による分圧でバッファ７に印加しているが、そ
れとともに第６図に示すように、ＦＥＴ人力バッファ７
の出力と電圧増幅段４０反転入力間に抵抗Ｒ？、バッフ
了７の出力と入力のコールド°側ＩＩ間に抵抗Ｐ４′を
それぞれ接続して抵抗Ｒ，’ｊＲ，’の分圧を電圧増幅
段４の反転入力に供給するようにしてもよい。
，，Ｒ４による分圧でバッファ７に印加しているが、そ
れとともに第６図に示すように、ＦＥＴ人力バッファ７
の出力と電圧増幅段４０反転入力間に抵抗Ｒ？、バッフ
了７の出力と入力のコールド°側ＩＩ間に抵抗Ｐ４′を
それぞれ接続して抵抗Ｒ，’ｊＲ，’の分圧を電圧増幅
段４の反転入力に供給するようにしてもよい。
さらに、上記実施例ではバッファ６＃７にＦＥＴ’＆用
い、そのゲート電流がほぼゼロであることを利用した場
合を示したが、第７図のようにフォトカプラＱｙ４＋！
ＬｓＱｙ４ｂや光ケーブル等による光全利甲して電流の
伝送をしなりようにしたものなども上記実施例と同様の
効果を奏する。
い、そのゲート電流がほぼゼロであることを利用した場
合を示したが、第７図のようにフォトカプラＱｙ４＋！
ＬｓＱｙ４ｂや光ケーブル等による光全利甲して電流の
伝送をしなりようにしたものなども上記実施例と同様の
効果を奏する。
また、上記の各実施例では％１を圧増偏設と電力増幅段
とに分離された例を示したが、これに限定するものでは
なく、電源系統毎に電流ループを形成し、各電源間で電
流の流出入をほぼゼロとしたものであればよい。
とに分離された例を示したが、これに限定するものでは
なく、電源系統毎に電流ループを形成し、各電源間で電
流の流出入をほぼゼロとしたものであればよい。
筆８図はこの実施例を示し、入力信号を士Ｖ□によって
駆動するＦＥＴＱｍｔ−Ｑ工による第１の差動増幅器に
印加し、この出力をＦ Ｅ Ｔ Ｑｓｓ−Ｑｓ４による
第２の差動、・増幅器に人力−して、第２差動増幅器の
出力でプッシュプルトランジスタＱｓｓ’ＬｓＱｓｓｂ
を駆動する。ＦＥＴＱａｓ−Ｑｓ４からトランジス
タＱｍｓ−Ｑ□ｂまでは士Ｖ、によって動作する、ソシ
てトうンジスタＱａ＊−Ｑｓｓｂの出力をＭＯＳ Ｆ
Ｅ Ｔ Ｑ４ａ −Ｑ ４ｂ に入力してプッシュプル
トランジスタＱｉａ＊Ｑ＊ｂ を駆動し、出力を得る
。
駆動するＦＥＴＱｍｔ−Ｑ工による第１の差動増幅器に
印加し、この出力をＦ Ｅ Ｔ Ｑｓｓ−Ｑｓ４による
第２の差動、・増幅器に人力−して、第２差動増幅器の
出力でプッシュプルトランジスタＱｓｓ’ＬｓＱｓｓｂ
を駆動する。ＦＥＴＱａｓ−Ｑｓ４からトランジス
タＱｍｓ−Ｑ□ｂまでは士Ｖ、によって動作する、ソシ
てトうンジスタＱａ＊−Ｑｓｓｂの出力をＭＯＳ Ｆ
Ｅ Ｔ Ｑ４ａ −Ｑ ４ｂ に入力してプッシュプル
トランジスタＱｉａ＊Ｑ＊ｂ を駆動し、出力を得る
。
ＭＯＳ ＦＥ Ｔ Ｑ４ａ 、 Ｑ、ｂ及びトランジス
タＱ＊ａｓＱｉｂは±Ｖ、で駆動する。
タＱ＊ａｓＱｉｂは±Ｖ、で駆動する。
更にこの出力を抵抗Ｒｓ −Ｒ４で分圧し±ｖ１で駆
動するバッファ７に供給し、バッファ７の出力′ｆｒＦ
Ｅ Ｔ Ｑ ｕに印加する。上記の構成よ）差動ＦＥ
ＴＱａ＊−Ｑｓｍによる初段増幅段８．第２差動ＦＥＴ
Ｑｔａｅ ＱＩ４ ｍ プッシュプルトランジスタＱｓ
ｓａ Ｉ Ｑｓｓｂによる電圧増幅段４．１！！力増幅
段５、及びバッファ７の各ブロック間に流れる電流１１
１ｅ’ｌ！及びｉ＊′ｆｒはぼゼロとすることができる
。
動するバッファ７に供給し、バッファ７の出力′ｆｒＦ
Ｅ Ｔ Ｑ ｕに印加する。上記の構成よ）差動ＦＥ
ＴＱａ＊−Ｑｓｍによる初段増幅段８．第２差動ＦＥＴ
Ｑｔａｅ ＱＩ４ ｍ プッシュプルトランジスタＱｓ
ｓａ Ｉ Ｑｓｓｂによる電圧増幅段４．１！！力増幅
段５、及びバッファ７の各ブロック間に流れる電流１１
１ｅ’ｌ！及びｉ＊′ｆｒはぼゼロとすることができる
。
以上のように、この発明によれば、各電源系統毎に電流
ループ全形成し、接地間に電流の流出入がないため、線
材やシャシのインピーダンスの影響を受けず理想的な増
幅器を得ることができる。
ループ全形成し、接地間に電流の流出入がないため、線
材やシャシのインピーダンスの影響を受けず理想的な増
幅器を得ることができる。
第１図は従来の増幅器を示す回路図、第２図はツ１図の
一部を変更した例’に丞す回路図、第３図はこの発明の
一実施例を示すブロック図、鎖４図は第３図の構成を有
する具体的回路例を示す図％第５〜８図はこの発明の他
の実施例を示す図である。 １．１１・・・・・・・・・入力端子 ２．２１・・・・・・・・・出力端子 ３・・・・・・・・・・・・・・・負荷４・・・・・・
・・・・・・・・・電圧増幅段５・・・・・・・・・・
・・・・・電力増幅段６．７・・・・−・―・・バッフ
ァ ８・・・・・・・・・・・・・・・初段増幅段特許出願
人 パイオニア株式会社 手続補正書（ｎ４ 昭和５８年 特 許 願第７４３２５号２、発明の名
称 増幅器 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号名
称（５０１）／＼イオニア株式会社 明細書の「発明の詳細な説明Ｊの欄 １、明細書の３ペ一ジ１４行 ｒ、、、Ｒ３、Ｒ４を流れる電流は０８．」をｒ、、、
Ｒ３、Ｒ４を流れる電流のほとんどは、。 、」に補正します。 ２、明細書の６ペ一ジ１４行、１５行 ｒ、、、トランジスタＱ６、定電流１１５．、、Ｊを ｒ、、、ｔ−ランジスタＱ６を、定電流源１５．、。 」に補正します。 ３、明１１１１書の６ペ一ジ１８行、１９行ｒ、、、Ｆ
ＥＴＱ７ 、Ｑ８の定電流源」をｒ、、、ＦＦＴＱ７
、Ｑ８ 、定電流源」に補正します。 ４、明細書の７ペ一ジ１０行乃至１２行ｒ、、、ｔ−ラ
ンジスタＱ５１ａ 、 Ｑ５１ｂ 、定電流源）５ａ、
１５ｂ、抵抗Ｒ５ａ、Ｒ５ｂがカフ（ｍｌ−ド接続され
１００．］を ｒ、、、ｔ−ランジスタＱ６ａ、 Ｑ６ｂが、定電流源
Ｉｓａ、 １ ｓｂ、抵抗Ｒ５ａ、Ｒ５ｂを用いてカ
スコード接続され１１０．」に補正します。 ５、明細書の７ペ一ジ１９行 「００．バッファ７の出力。０．」を ［６００反転入力端子０６．」に補正します。 ６、明細書の９ペ一ジ１行 ｒ、、、トランジスタＱ８５００．Ｊをｒ、、、ｔ−ラ
ンジスタＱ８５ａ、、、Ｊに補正します。 以上 ３− ４３−
一部を変更した例’に丞す回路図、第３図はこの発明の
一実施例を示すブロック図、鎖４図は第３図の構成を有
する具体的回路例を示す図％第５〜８図はこの発明の他
の実施例を示す図である。 １．１１・・・・・・・・・入力端子 ２．２１・・・・・・・・・出力端子 ３・・・・・・・・・・・・・・・負荷４・・・・・・
・・・・・・・・・電圧増幅段５・・・・・・・・・・
・・・・・電力増幅段６．７・・・・−・―・・バッフ
ァ ８・・・・・・・・・・・・・・・初段増幅段特許出願
人 パイオニア株式会社 手続補正書（ｎ４ 昭和５８年 特 許 願第７４３２５号２、発明の名
称 増幅器 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号名
称（５０１）／＼イオニア株式会社 明細書の「発明の詳細な説明Ｊの欄 １、明細書の３ペ一ジ１４行 ｒ、、、Ｒ３、Ｒ４を流れる電流は０８．」をｒ、、、
Ｒ３、Ｒ４を流れる電流のほとんどは、。 、」に補正します。 ２、明細書の６ペ一ジ１４行、１５行 ｒ、、、トランジスタＱ６、定電流１１５．、、Ｊを ｒ、、、ｔ−ランジスタＱ６を、定電流源１５．、。 」に補正します。 ３、明１１１１書の６ペ一ジ１８行、１９行ｒ、、、Ｆ
ＥＴＱ７ 、Ｑ８の定電流源」をｒ、、、ＦＦＴＱ７
、Ｑ８ 、定電流源」に補正します。 ４、明細書の７ペ一ジ１０行乃至１２行ｒ、、、ｔ−ラ
ンジスタＱ５１ａ 、 Ｑ５１ｂ 、定電流源）５ａ、
１５ｂ、抵抗Ｒ５ａ、Ｒ５ｂがカフ（ｍｌ−ド接続され
１００．］を ｒ、、、ｔ−ランジスタＱ６ａ、 Ｑ６ｂが、定電流源
Ｉｓａ、 １ ｓｂ、抵抗Ｒ５ａ、Ｒ５ｂを用いてカ
スコード接続され１１０．」に補正します。 ５、明細書の７ペ一ジ１９行 「００．バッファ７の出力。０．」を ［６００反転入力端子０６．」に補正します。 ６、明細書の９ペ一ジ１行 ｒ、、、トランジスタＱ８５００．Ｊをｒ、、、ｔ−ラ
ンジスタＱ８５ａ、、、Ｊに補正します。 以上 ３− ４３−
Claims (1)
- 複数の電源系統を有する増幅器であって、上記各電源系
統毎゛に電流ループを形成し、各電源系統間に電流の流
出入がなくなるように構成したことを特徴とする増幅器
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074325A JPS59200508A (ja) | 1983-04-26 | 1983-04-26 | 増幅器 |
| KR1019840001234A KR900005872B1 (ko) | 1983-04-26 | 1984-03-12 | 증폭기 |
| US06/601,519 US4583052A (en) | 1983-04-26 | 1984-04-18 | Amplifier having complete isolation of power sources |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074325A JPS59200508A (ja) | 1983-04-26 | 1983-04-26 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200508A true JPS59200508A (ja) | 1984-11-13 |
Family
ID=13543842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58074325A Pending JPS59200508A (ja) | 1983-04-26 | 1983-04-26 | 増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4583052A (ja) |
| JP (1) | JPS59200508A (ja) |
| KR (1) | KR900005872B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101651B2 (ja) * | 1989-12-20 | 1994-12-12 | パイオニア株式会社 | アイソレーションアンプ回路 |
| USRE37130E1 (en) | 1992-05-08 | 2001-04-10 | David Fiori, Jr. | Signal conditioning apparatus |
| US5436593A (en) * | 1992-05-08 | 1995-07-25 | Fiori, Jr.; David | Signal conditioning apparatus |
| US5394113A (en) * | 1992-08-28 | 1995-02-28 | Harris Corporation | High impedance low-distortion linear amplifier |
| JP3410901B2 (ja) * | 1996-05-20 | 2003-05-26 | 株式会社東芝 | 増幅回路 |
| US6078215A (en) | 1998-07-20 | 2000-06-20 | Fiori, Jr.; David | Impedance altering apparatus |
| US6160450A (en) * | 1999-04-09 | 2000-12-12 | National Semiconductor Corporation | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone |
| DE60143296D1 (de) * | 2000-08-03 | 2010-12-02 | Broadcom Corp | Verfahren und schaltung für einen verstärker mit zwei betriebsspannungen |
| US8115544B2 (en) * | 2006-05-16 | 2012-02-14 | Freescale Semiconductor, Inc. | Amplifier circuit and integrated circuit therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211750A (en) * | 1975-07-09 | 1977-01-28 | Siemens Ag | Circuit for mos output stage |
| JPS5536610B1 (ja) * | 1969-02-17 | 1980-09-22 | ||
| JPS5639567A (en) * | 1979-09-10 | 1981-04-15 | Toshiba Corp | Pressure developing apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3811094A (en) * | 1972-06-30 | 1974-05-14 | Nasa | Bio-isolated dc operational amplifier |
| US3893037A (en) * | 1973-09-09 | 1975-07-01 | William L Herbert | Isolating linear amplifier |
| US3987369A (en) * | 1974-05-22 | 1976-10-19 | Nippon Gakki Seizo Kabushiki Kaisha | Direct-coupled FET amplifier |
| JPS52139345A (en) * | 1976-05-17 | 1977-11-21 | Torio Kk | Audio amplifier |
-
1983
- 1983-04-26 JP JP58074325A patent/JPS59200508A/ja active Pending
-
1984
- 1984-03-12 KR KR1019840001234A patent/KR900005872B1/ko not_active Expired
- 1984-04-18 US US06/601,519 patent/US4583052A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5536610B1 (ja) * | 1969-02-17 | 1980-09-22 | ||
| JPS5211750A (en) * | 1975-07-09 | 1977-01-28 | Siemens Ag | Circuit for mos output stage |
| JPS5639567A (en) * | 1979-09-10 | 1981-04-15 | Toshiba Corp | Pressure developing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900005872B1 (ko) | 1990-08-13 |
| KR850000151A (ko) | 1985-02-25 |
| US4583052A (en) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0288303B1 (en) | Improved differential single-ended converter | |
| US4284959A (en) | Folded-cascode amplifier arrangement with cascode load means | |
| KR940023027A (ko) | 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기 | |
| JPS6119173B2 (ja) | ||
| US4021747A (en) | Signal amplifier circuit using a pair of complementary junction field effect transistors | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPS59200508A (ja) | 増幅器 | |
| US4284958A (en) | Folded-cascode amplifier arrangement with current mirror amplifier | |
| JPH0235486B2 (ja) | ||
| GB2064907A (en) | Class ab push-pull amplifiers | |
| US4355287A (en) | Bridge amplifiers employing complementary field-effect transistors | |
| US4151482A (en) | Folded-cascode amplifier stages | |
| US4290025A (en) | Amplifier arrangement with variable gain factor | |
| US4241314A (en) | Transistor amplifier circuits | |
| JPS60257610A (ja) | 能動負荷回路 | |
| US4286226A (en) | Amplifier with electrically controlled gain, with output suitable for direct coupling | |
| JPH04369105A (ja) | 増幅器 | |
| EP0411027A1 (en) | Amplifier circuit | |
| US3863171A (en) | Comparison amplifier | |
| US5334949A (en) | Differential amplifiers | |
| EP0630102B1 (en) | High gain differential amplifier capable of reducing offset voltage | |
| JPH0527282B2 (ja) | ||
| JPH0440886B2 (ja) | ||
| JPS6259485B2 (ja) | ||
| SU1223336A1 (ru) | Усилитель мощности |