JPS59200588A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は発光ダイオードのような表示素子を用いたデ
ィスプレイ装置に係り、特に小形の単位ディスプレイ装
置を多数個連結して構成した大画面に画質が改善きれた
テレビジ四ン画像を映し出すディスプレイ装置に関する
。

〔発明の技術的背景とその問題点３ 発光ダイオード（Ｔ、ＥＤ　）のような表示素子をマト
リックス配列して画素数が極めて多い大画面面積めディ
スプレイ装置を実現する場合には、例えｌｄ’ｃＯＮＦ
ＥＲＥＮｃＥ　ＲＥＣＯＲＴ）　ＯＦ　１９７８　ＢＩ
ＥＮＮＩ−ＡＬ　ＤＩＳＰＬＡＹ　ＲＥｓＢＡｃＨＣ０
ＮＦＥＲＥＮＣＢ　０ＣＴＯ−ＢＥＦＬ２，４〜２６　
ｔ９７８，８ＩＤ　Ｐ２０〜２１記載のＦＬ−ＡＴ−Ｐ
ＡＮＥＬ　ＤＩＳＰＬＡＹのように、基板の裏面に駆動
回路を備えた小形の単位ディスプレイ装置を多数連結す
る方法が考えられている。上記単位ディスプレイ装置に
付にしている駆動回路は、この単位ナイスプレイ装置の
表示素子プレイの画素数に対応する数のメモリ素子を備
えているので、これらのディスプレイ装置を動作させる
端末インタフェースが容易に構成できるものと云える。

このような小型の単位ディスプレイ装置を連結して大画
面を構成する大規模なディスプレイ装置は、模式的に第
１図のように表わすことができる。

即ち、１は基板上にモノリシックまたはハイブリッド構
造で所定の画素を構成する複数のＬＥＤをマトリックス
配列した表示部としてのＬＥＤアレイ、２はこのＬＥＤ
アレイ１を前記線順次走査方式により駆動する駆動回路
としてのモジュール・ドライバであり、これらＬＥＤア
レイ１とモジュール・ドライバ２とを一体化して単独で
表示機能を持たせたものが単位ディスプレイ装Ｒ３であ
る。そして、この単位ディスプレイ装置３を縦横に並べ
てマトリックス配列とし所望の大きさの画面を構成した
ものがユニットパネル４となシ、このユニットパネル４
に対して各種信号や電源を供給するのがユニットドライ
バ５であり、これらユニットパネル４とユニットドライ
バ５とを組合せて全体として一つの表示機能を持たせた
ものがディスプレイ・ユニット６となる。

発明者らは既に、上記単位ディスプレイ装置、特にその
中の駆動回路について効果的な構成法（特願昭５７−２
０１１３号）と、この回路構成を絹込んだ単位ディスプ
レイ装置を多数個連結構成した大画面のディスプレイ装
置にテレビジョン画像を映し出す仕組み（％願昭５７−
１７１８６５号）について提案している。

まず、前者の提案の基本構成は第２図〜第４図で示すよ
うな手段がとられている。すなわち画像データの記憶回
路としてマトリックス配列の表示素子プレイの行、列各
方向の画素数をｍ、ｎに対しｍＸｎ段のスタティック・
シフトレジスタを用い、その最初のｍ段の出力で表示素
子アレイの列線を駆動すると共に、外部からの２値レベ
ルのセレクト信号のレベルによって画像データをシフト
レジスタに入力せしめるか、シフトレジスタを循環動作
させるかの切換えを行なう。そして一方、表示索子アレ
イの行線の走査駆動はクロック信号のカウントに基づい
て行なう。

このようにすることによって、単位ディスプレイ装置内
に含まれるモジュール・ドライバノ回路構成を簡略化で
きる。これは主に表示素子アレイへ供給する画像データ
を蓄積するための記憶回路がシフトレジスタによって構
成され、シフトレジスタの入力の切換えとクロック信号
によるシフト動作のみで画素信号の取込みおよび読出し
を行なうことができるためである。従って、モジュール
・ドライバの低消費電力化が図られると共に、とのモジ
ュール・ドライバをＩＣ化する場合、これ１を表示素子
アレイが配設された基板下部に組込むことが容易となる
。

さらにこのようなディスプレイ装ｆｆｅ単位ディスプレ
イ装置としてマトリックス配列しユニットパネルとして
大画面のディスプレイ装動゛（ディスプレイ・ユニット
）を構成するに際しては、セレクト信号線とクロック信
号線をユニットパネルの行２列方向にそれぞれ配設し、
ユニットドライバからこれらの線へのセレクト信号およ
びクロック信号の供給パターンによって各単位ディスプ
レイ装置を全体として線順次走査と同様に駆動制御する
ことによって、セレクト信号とクロック信号との組合せ
で単位ディスプレイ装置の制御が可能々ため、ユニット
ドライバと個々の単位ディスプレイ装置との間の配線の
数が著しく減少し、またユニットドライバの構成もより
簡単となる。従って、単位ディスプレイ装置の数が数百
側というような超大型の画面も比較的容易に実現するこ
とが可能とがると云うものである。

そうして、後者の提案は、上記した単位ディスプレイ装
置を多数個組合せて構成した大画面のユニットパネルに
テレビ画像を表示しようとするものである。

しかしながら、テレビジョン映像信号はアナログ信号で
あり、前述したインタフェース回路ではこのアナログ信
号を１”か頌”に２値化したデジタル信号とする為にＯ
Ａ（オフィース・オートメーション）等のようなパター
ンディスプレイでは問題ないものの画像濃淡を必要とす
るディスプレイでは正しい画像再生が得られなかった。

〔発明の目的〕

この発明の目的は特定の画素数の単位ディスプレイ装置
を多数個組合せて構成した大画面のユニットパネルに対
し、画像濃淡を持つテレビジョン画像を正しく表示する
ことのできるディスプレイ装置を提供することにある。

〔発明の概要〕

この発明に係わるディスプレイ装置は、特定の画素数ｍ
　Ｘ　ｎの表示素子をマ）　ｌ）ックス結線してなる表
示素子アレイと、この表示素子アレイの画素数ｍｘｎと
同数段からなり、外部からのクロック信号によりシフト
動作するシフトレジスタと、外部からセレクト信号およ
び画像データを受入し、セレクト信号が第１のレベルの
とき画像データを前記シフトレジスタに初段から入力せ
しめ、セレクト信号が第２のレベルのとき前記シフトレ
ジスタの終段の出力を初段に入力せしめる切換回路と、
前記シフトレジスタの最初のｍ段の出力ラミ流増幅して
前記表示素子プレイの列線に供給する手段と、前記クロ
ック信号がｍ個入力される毎に前記表示索子アレイの行
線を順次選歌する手段と、外部からの輝度調整信号に基
づき前Ｈ己行練の選択動作を禁止する輝度調整回路とを
それぞれ含む単位ディスプレイ装置をＮ行×Ｍ列連結し
て外るユニットパネルと、このユニットパネルを駆動し
てテレビシコン画像を表示させるユニットドライバとで
構成づれる。

ユニットパネルに於いて、全べての単位ディスプレイ装
置に共通した信号として与えられるセレクト信号、リセ
ット信号、イネーブル情号、輝度調整信号と、ユニット
行に共通して与えられる画像データと、ユニット列に共
通して与えられるり】 ′１シック信号が供給される。

ξり 一方、ユニットドライバはテレビジーＪ／の映像回路１
色回路、同期分離回路、垂直同期回路、水平同期回路で
作られる画像信号、垂直同期信号および水平同期信号を
受けてユニットパネルに必要な各信号が作られる。

まず、内部発振器を備えたクロック分離回路ではユニッ
ト列に対応する複数本のクロック信号と、輝度信号を作
る。又、データ保持回路はこのクロック分離回路とデー
タセレクト回路およびしきい値変調２値化回路の条件１
（よりテレビジョン画像信号の水平同期期間内有効画像
信号を各ユニット行ごとに比較レベルの異なる複数段階
で２値化したデータを一時記憶しておくメモリ回路を備
え、この複数段階の２値化データを順次切換えて出力す
る仕掛をもつ。更に、ユニットパネルを初期化するリセ
ット信号と、表示動作を変えるイネーブル信号およびイ
ンヒビット信号もこのユニットドライバで作られる。

〔発明の効果〕

以上のようなユニットパネルの配線組み合せとそのユニ
ットドライバの工夫により、大画面面積表示に於いても
、ユニットドライバとユニットパネル間の結線構成を複
雑にすることなく画像濃淡を必要とするテレビジ冒ン映
像が得られる。

〔発明の実施例〕

まず、この発明に係わる単位ディスプレイ装置の構成と
そのタイムチャートを第２図〜第４図用いて居間する。

表示素子アレイとしてのＴ、ＥＤアレイ１はｍ（行方向
）×ｎ（列方向）個のＬＥＴ）をマトリックス状に配列
し、ｍ本の行線とｎ本の列線との各交差部に接続して構
成されている。ことで、ｍ　−ｎのイＩｈは例えばｍ＝
ｎ＝’ｌｆｉである。ＬＥＤアレイ１は例えば一つの基
板上に構成されている。

そして、この基板の下部にＬＥＤアレイ１を駆動するだ
めのモジュール・ドライバ２が設けられている。とのモ
ジュール・ドライバ２は次のように構成されている。

即ち、モジュール・ドライバ２にはセレクト信Ｉｐ　ｓ
　、シリモル画像データＤ１クロッり信号Ｃ１、パ リセット信号Ｒ１輝度変調信号Ｂ１イネーブル信号Ｅが
外部から入力されている。とれらの信号のうち、セレク
ト信号Ｓ１シリアル画像データＤは、に山ゲート１１、
インバーター２、ＡＮＤゲート１３およびＯＲゲート１
４などの構成によって得られる切換回路１０に入力され
る。この切換回路１０はセレクト信号ＳのレベルがＳ−
′１′°のとき画像データＤをシフトレジスター５に初
段から入（１１） 力せしめ、またＳ二″′０”のときシフトレジスタ１５
の終段の出力を初段に入力せしめる働きをする。

シフトレジスタ１５はｍＸｎ段のスタティック・シフト
レジスタであり、換言すればｍ段を１つのブロックとし
てｎ個のブロックＢ、〜Ｂｎからなる。このシフトレジ
スタ１５の第１のブロックＢ１、つまり初段から第ｍ段
までの出力は、これらの出力をｗ１流増幅するｍ個の増
幅器からなる第１の駆動回路１８を介して、ＬＥＤアレ
イ１における行線に与えられる。

一方、クロック信号Ｃはシフトレジスタ１５ヘカウンタ
２２はリセット信号Ｒによシ初期状態に設定され、クロ
ック信号Ｃをｍ＝１６個カウントする毎にキャリー信号
ＣＡを出力する。なお、クロック信号ＣはＫ　−ｍ個目
とＫ　−ｍ　＋　１個目との間にその周期の１０〜１０
０倍程度の休止期間を持つ。アドレス・カウンタ２２は
このキャリー化（１２） 号Ｃ１ｒ受け、ＬＥＤ　アレイ１における列線を指定す
るアドレス信号を順次デコーダ１７へ出力する。

単位ディスプレイ装置内にはさらにＡＮＤゲート３１．
３１％−よびＯＲゲート３３によって構成される輝度調
整回路３ｏが設けられており、その入力信号として輝度
調整信号Ｂに基づく輝度調整動作を制御するためのイネ
ーブル信号Ｅが周章されている。この場合、輝度調整信
号Ｂとしては、クロック信号Ｃのｍ＝１６個毎に上記休
止期間中に与えられるクロック信号の１〜１５周期期間
の間第４図のタイムチャートにその様子を示す。

゛この輝度調整信号Ｂは第１のか■ゲート３１に入力さ
れる。一方、ビットカウンタ２１よりそのＡ、Ｂ、Ｃ，
Ｄ出力が全て高レベルのときに低レベルとなるキャリー
信号ＣＡが出力され、第２のＡＮＤゲート３２とアドレ
スカウンタ２２に入力される。輝度調整信号Ｂおよびキ
ャリー信号ＣＡは、イネーブル信号Ｅが高レベルのとき
かのゲート３１、３２を通過してＯＲゲート３３で合成
され、輝度イネーブル信号ＢＥとなる。この輝度イネー
ブル信号ＢＥはデコーダ１７に与えられ、ＢＥが高レベ
ルのときデコーダからの赤査信号出力を禁止させＬＥＤ
プレイ１０点灯動作を停止させる。この停止時間は輝度
調整信号Ｂのパルス幅に対応し、従ってこのパルス幅に
よりＬＥＤアレイ１での表示輝度を調整することができ
る。なお、イネーブル信号Ｅが低レベルのときは、輝度
調整信号Ｂおよびキャリー信号ＣＡは輝度調整回路３０
で無親されるので輝度調整は行なわれない。

次に本発明ディスプレイ装置の具体的構成例を説明する
。

第５図のユニットパネル４は第２図の単位ディスプレイ
装置３を例えば一枚のプリント基板上にマトリックス状
に配列したものである。ここで単位ディスプレイ装＠３
の行の配列数ＩＭ、列の配列数をＮとする。但し、第５
図では第３図と異なり、横方向を行、縦方向を列として
いる。このユニットパネル４にはユニットドライバ５か
ら、総ての単位ディスプレイ装置３に共通に与えるセレ
クト信号３．ＩＪセット信号Ｒ１輝度調整信号Ｂ１イネ
ーブル信号Ｅと、ユニット行に共通して与える画像デー
タＤ１〜ＤＮと、ユニット列に共通して与えるクロック
信号Ｃ１〜ＣＭが供給される。

号処理回路５１により得られた画像データＤＡ。

水平同期信号Ｈ１垂直同期情号■の各信号を受けて上記
したユニットパネル４へ与える各信号を作り出すコント
ロール回路部５２とで構成される。

ビデオ信号処理回路部５１はチューナ５１０、中間周波
増幅回路５１１、音声検波増幅回路５１２、スピーカ５
１３、映像中間検波回路５１４、映像回路５１５、色回
路５１６、同期分離分周回路５１７、垂直および水平発
振回路５１８，５１９等を含む一般的なものである。

以下第６図の構成および動作について第７図、第８図を
併用して説明する。まず、ビデオ信号部（１５） 理回路部５１では同期分離分層回路５１７で得られた複
合同期信号を垂直発振回路５１８と水平発振回路５１９
に送り、それぞれ垂直同期信号■、水平同期信号Ｈが作
り出される。一方、映像回路５１５および色回路５１６
により画像データＤＡが得られる。

次ニコントロール回路部５２では、まず画像データＤＡ
がしきい値変調２値化回路５２２で、し・きい値レベル
の異々る複数の比較回路で構成した２値化回路により複
数本の′１”か′０”とする２値化信号ＡＤＩ〜ＡＤＨ
として変換される。

一方、タイミング回路５２１により垂直同期信号■およ
び水平同期信号Ｈの同期信号を捕獲し、そして所定の幅
をもつ垂直同期パルス信号■Ｐおよび水平同期パルス信
号ＨＰが作られる。水平同期パルス信号ＨＰはクロック
分離回路５２４に与えられ、このクロック分離回路５２
４では、クロック信号Ｃ１〜ＣＭと輝度信号Ｂとクロッ
ク信号Ｃ１〜ＣＭの順次走査ごとに発生するキャリー信
号ＣＹが作られる。

（１６） 又、垂直同期パルス信号ＶＰはデータセレクト回路５２
５に送られ、データ保持回路５２３の動作を左右する各
種信号８１〜ＳＮ、ＡＤＲとクロック分離回路５２４に
与えるブランキング信号Ｂが作られる。データ保持回路
５２３は複数本の２値化信号ＡＤＩ〜ＡＤＮと、データ
セレクト回路５２５からの走査信号８１〜ＳＮ、アドレ
ス信号Ａ、　Ｔ）　Ｒ，と、このデータセレクト回路５
２５のブランキング信号ＢＲおよびクロック分離回路５
２４の内部発掘クロック信号との論理積クロック信号〜
ＤＮが作られる。又、このコントロール回路部５２には
ユニットパネル４の各単位ディスプレイ装置３を初期化
するリセット信号Ｒ１表示モードを変えるイネーブル信
号Ｅとセレクト信号Ｓがそれぞれリフレッシュ回路５２
６とイネーブルコントロール５２７とストップ回路５２
８で作られる。

次に、第９図を用いてこのコントロール回路部５２内の
特にしきい値変調２値化回路５２２とすフレッシー回路
５２６とクロック分群回＃＋５２４とデータ保持回路５
２３の動きについて更に詳しく説明する。

オず、画像データＤＡはしきい値変調２値化回路５２２
に入力され基準電位レベルＶｃとＲ１およびＲ２の組合
せによってしきい値のレベルを決めるＡ４）（アナログ
／デジタル）変換回路２１０で構成しだ２値化回路２１
〜２Ｎでそれぞれしきそうして、この２値化信号ＡＤＩ
〜ＡＤＮはデータ保持回路５２３に入力される。データ
保持回路５２３には例えば前記ユニットパネル４のユニ
ット行に対応する数のデータ記憶選択回路３１〜３Ｎが
あり、２値化信号ＡＤＩ〜ＡＤＨは各データ記憶選択回
路３１〜３Ｎのアンド回路３１１〜３１Ｎへ入力してい
る。

一方、水平同期パルスＨＰはクロック分離回路５２４の
カウンタ４３とデコーダ４４に与えられ、又、垂直同期
パルス信号ＶＰはセレクト回路５２５のカウンタ５１０
１デコーダ５３０、およびブランキング回路５４０に与
えられ、各回路の内部情報をリセットして基点にもどす
働きをする。このクロック分離回路５２４およびセレク
ト回路５２５の動作はオす、発１辰器４１からのクロッ
ク信号ＣＫはブランキング回路５４０の出力ＢＲとの論
理積として新たなりロック信号ＣＰとなりカウンタ４３
とＭ個のアンドゲート４８およびデータ保るカウント信
号ＣＴがデコーダ４４に送り込まれ、このデコーダ４４
のＭ個の出力とクロック信号ＣＰとの論理積分とるアン
ドゲート４８によりクロック信号ＣＩ、Ｃ２，Ｃ３・・
・・・・・ＣＭが順次出力きれる。このデコーダ４４か
らはＭ個のクロックカウンタ５１０ではキャリー信号Ｃ
Ｙのｎ個カウント毎にデコーダ５３０にアドレス信号Ａ
ＤＲを送ってこのデコーダ５３０よりセレクト信号（１
９） ８１〜８Ｎを順次発生させる。更にセレクト信号ＳＮの
終了を示すひとつの出力信号をブランキング回路５４０
に与えてブランキング信号ＢＲを発生させる。このブラ
ンキング信号ＢＲ，は前述したよ’＞Ｋブランキング回
路５４０が垂直同期パルス信号ＶＰによりリセットされ
るまで保持され、ｎ・Ｎが２４０の場合にあってはセレ
クト信号ＳＮの終了後から１フイールド走査で残った水
平同期信号Ｈの２２．５本分の期間、セレクト信号の発
生を禁止する。又、発振器４１の周波数は水平走査期間
６３．５μｓ内の有効走査線長である約８４％の５３μ
ｓに含まれる有効画像データｍ　−Ｍをサンプリングす
る速さであって、例えばユニットパネルの横の画素数ｍ
Ｍが３２０の場合にあっては約６　ＭＨ２となる。

一方、カウンタ４３からはクロック信号ＣＫに同期した
出力信号が輝度調整信号発生回路４６に送り込まれｍ＝
１６のとき１〜１５クロック周期幅でパルス幅が可変可
能な輝度調整信号ＢＹが作られる。そうして、この輝度
調整信号ＢＹとプラ（２０） ンキング信号Ｂ　Ｒ，がオアゲート４７で合成され、最
終的な輝度調整信号Ｂとなる。

次にデータ保持回路５２３の動六を説明すると、まず、
クロック信号ＣＰは各データ記惜選択回路３１〜３Ｎ内
のアンドゲート３４２〜３４Ｎに入力される。そして、
データ記憶選択回路３１〜３Ｎの各々にはデコーダ５３
０からのセレクト信号８１〜ＳＮがそれぞれひとつずつ
入力されていてしきい値変調２値化回路５２２からの２
値化信号ＡＤＩ〜ＡＤＨと論理積と構成している。つま
り、セレクト信号Ｓ１が′１”レベルのときデータ記憶
選択回路３１内のアンドゲート３１１〜３１Ｎが動作し
、ユニット行メモリ３４２〜３４Ｎに記憶される。同様
にセレクト信号Ｓ１が０”レベル３４Ｎに記憶される。

以下同様の動作をくり返してデータ記憶選択回路３Ｎ内
にも比較レベルの異なる２イ１１化信号Ａ、Ｄ２〜ＡＤ
Ｎの情報が記憶される。このとき、例えば、データ記憶
選択回路３１のスイッチ回路３５０はカウンタ５１０か
らのアドレス信号Ａ　Ｉ’）　’Ｒに基づいて動作し、
セレクト信号Ｓ１が″′１″レベルのときには、アンド
ゲート３１１からのデータが直接出力されて出力画像信
号Ｄ１とな９、セレクト信号Ｓ２が′１”レベルのとき
には、セレクト信号Ｓ１が１”レベルのときユニット行
メモリ３４２に書き込まれたデータがクロック信号ＣＰ
の動きと同期して出力画像信号Ｄ１となる。

同様にセレクト信号Ｓ３が″１″レベルのときにはオア
ゲート３２３が１″とカシアンドゲート３３３からクロ
ック信号がユニット行メモリ３４３を動かしてスイッチ
回路に送られ出力画像信号Ｄ１となる。

その他のデータ記憶選択回路３２〜３Ｎも同様に動作す
る。すなわち、データ記憶選択回路３２はセレクト信号
Ｓ２が″′１″レベルのときに各ユニット行メモリ３４
２〜３４Ｎに２値化データＡＤ２〜ＡＤＮが記憶される
。ただし、このデータ記憶選択回路３２に於いてはセレ
クト信号８１〜５Ｎ（２３） の組合せ順が異なりセレクト信号Ｓ２から始まりセレク
ト信号Ｓ１で一巡するようになっている。

同様にデータ記憶選択回路３３〜３Ｎに於いてもセレク
ト信号８１〜８Ｎの順序が児なる。つまり、各データ記
憶選択回路３１〜３Ｎからの画像信号Ｄ１〜Ｔ）　Ｎは
、セレクト信号８１〜ＳＮで選ばれる以外は実質的に真
実時間から遅れた情報の画像データとして出力をれてい
るととに彦るが表示に何らばしつづｊえはない。

２値化信号ＡＤＩ〜Ａ、　Ｄ　Ｎやセレクト信号８１〜
Ｓ　Ｎ　、　秒よびデータ記憶選択回路３１〜３Ｎとそ
の画像出力信号Ｄ１〜ＤＮはいずれも１〜Ｎ個として扱
っているが、これは前述したユニットハ路３１〜３Ｎが
選ばれるタイミングがユニットパネル４を一画面走査す
る上で一致している。

しかしながら、このデータ記憶選択回路３１〜（２４） ３Ｎの数はユニットパネル４のユニット行の数に一致し
表くても、例えば２つのユニット行に１つの画像データ
、あるいは３のユニット行４つのユニット行に１つの画
像データを与えても何らかまわない。

ただし、このときには各データ記憶選択回路３１〜３Ｎ
内のユニット行メモリ３４２〜３４Ｎおよびセレクト信
号８１〜ＳＮが選ばれて直接出力されるデータの数を画
像データＤ１〜ＤＮの各々がまたがるユニット行に相当
する情報が必要でＡＤＲとユニット行メモリ３４２〜３
４Ｎの数をユニットパオ・ル４のユニット行とその入力
画像デ′る。

まず、データ記憶選択回路３１〜３Ｎ内には第９図で示
すアンドゲート３１１〜３１Ｎのかわシにアンドゲート
３６１〜３６Ｎ、オアゲート３７１〜３７Ｎ、インバー
タ３８１〜３８１Ｎとアンドゲート３９１〜３９Ｎで構
成したリサイクル回路が設けである。

そうして、しきい値変調２値化回路５２２からの２値化
テータＡＤＩ〜ＡＤＮがそれぞれアンドゲート３６１〜
３６Ｎの各々−吉例のゲートへ入力されていて、又、他
方のゲートの各々には、データセレクト回路５２５内に
新らたに増設したデコーダ５２０からのタイミング信号
Ｔ１〜ＴＮが■Ｐとアドレス信号ＡＤＲの他にインヒビ
ット信号ＩＮＨが入力されていてこのインヒビット信号
ＩＮＨが′１”レベルになるとすべての出力信号Ｔ１〜
ＴＮが０”レベルになる。

又、このデコーダ５２０からのタイミング信号Ｔ　１−
、　Ｔ　Ｎおよびデコーダ５３０のセレクト信号８１〜
８Ｎの各々はデータ記憶選択回路３１〜３Ｎ内のオアゲ
ート３２１〜３２Ｎへ入力され、イスれか一方の信号で
も１”レベルになるト、アンドゲート３３１〜３３Ｎの
各々はこのクロック信号ＣＰの動きでユニット行メモリ
３４１〜３４Ｎに記憶されたデータをスイッチ回路３５
０へ送り込む。スイッチ回路３５０はデコーダ５２０お
よびデコーダ５３０の動きに同期したアドレス信号ＡＤ
Ｒによって支配されているので選択されユニット行メモ
リ３４１〜３４Ｎのデータが画像データＤ１〜ＤＮとし
て出力されるように外っている。

ここでセレクト信号８１〜ＳＮとタイミング化４Ｔ１〜
ＴＮのデータ保持回路５２３への結線順列は第９図と異
なシ、データ記憶選択回路３１〜３Ｎの各々へ等しく配
列されている。

そうして、前述したようにデコーダ５２０への入力イン
ヒビット信号ＩＮＨが１”レベルになると総てのタイミ
ング信号Ｔ１〜ＴＮが′０”レベルとなりデータ保持回
路５２３内のユニット行メモリ３４１〜３４Ｎには新し
い２値化信号ＡＤＩ〜ＡＤＮが簀き込まれなくなる。し
かしながらセレクト信号８１〜８Ｎとクロック信号ＣＰ
によって選ばれたユニット行メモリ３４１〜３４Ｎの出
力データは各々のアンドゲート３９１〜３９Ｎを通って
再びユニット行メモリに書き込まれる仕掛になっている
ので、インヒビット信号ＩＮＨが″１″レベルになって
いる期間は同じ画像情報がくり返し表示略れる。

以上説明したように発明は、ユニットパネルへ送り込む
画像情報をしきい値レベルの異なる複数段階の２値化デ
ジタル信号に変換する仕組と、この２値化デジタル信号
データを一担保持し、所定れているセレクト信号は、通
常電源と同電位の″′１″レベルであれば上記説明した
動作が可能となるものであるが、第９図内で示すストッ
プ回路で１”レベルとすれば単位ディスプレイ装置内の
シフトレジスタに古き込まれたデータがくり返し表示さ
れる等の機能を持っている。このようにユニ（２７） ットハネルへの信号結線配置とユニットドライバの構成
の工夫によりユニットパネルとユニットドライバ間の配
線を複雑にすることなくディスプレイ装置の機能を高め
ることができる。

尚、各回路で用いているアンドゲートやオアゲート等は
目的とする機能を得るものであるならば他のゲートやス
イッチ回路、セレクタ回路を、また、メモリ回路として
いるユニット行メモリとし成とそれをマトリックス配列
して構成されるディスプレイユニットを模式的に示す図
、第２図及び第３図はこの発明で用いる単位ディスプレ
イ装置の基本構成を示す図、第４図はその動作を示すタ
イムチャートである。

第５図および第６図は本発明の実施例を示す単位ディス
プレイ装置をＭ−Ｎ個で構成したユニットパネルとその
駆動回路のユニットドライバとの（２８） 構成を概略的に示す図、又、第７図及び第８図は本発明
に係わるテレビジ目ンの信号を説明する為の水平同期信
号及び垂直同期信号の動作を示すタイムチャートおよび
水平走査期間に含まれる有効画像データとクロックパル
スとの対応を示す動作タイムチャート、そして第９図は
本発明のユニットドライバ回路構成を詳細に説明する図
、第１０図は第９図の回路給酸を更に工夫したものであ
る。

ディスプレイユニット（ディスプレイ装置）、１０・・
・切換回路、１５・・・シフトレジスタ、１７，４４゜
５２０．５３０・・・デコーダ、１８．１９・・・電流
増幅回路、２１，２２，４３，５１０・・・カウンタ、
４１・・・クロック信号発生回路（発振器）、５４・・
・ブランキングパルス発生回路、４６・・・輝度調整回
路、４７・・・輝度信号合成回路、Ｒ・・・リセット信
号、Ｂ・・・輝度変調信号、Ｅ・・・イネーブル信号、
Ｃ１Ｃ１〜ＣＭ・・・クロック信号、ｓ、ｓ１〜ＳＮ・
・・セレクト信号、Ｈ・・・水平同期信号、■・・・垂
直同期信号、ＤＡ・・・アナログ画像データ、ＡＤ１〜
Ａ、ＤＮ・・・２値化画像信号、３４１〜３４Ｎ・・・
ユニット行メモリ、３５０・・・スイッチ回路、３１・
・・データ記憶選択回路、Ｄ１〜ＤＮ・・・画像データ
、Ｔ１〜ＴＮ・・・タイミング信号、ＩＮＨ・・・イン
ヒビット信号、５２２・・・しきい値変調２値化回路。

代理人　弁理士　　　則　近　電　佑　（ほか１名）（
３１） 第１図 （ 第　　２ｙＡ 第　　３　　図 ｆ３（１）Ｂ（？：）　　　　　　　　　１３（ｍ、ｎ
）第　　４　　図 第　　５　　図 Ｎ Ｆ　１０図 ３６

Claims (2)

【特許請求の範囲】
1. （１）特定の画素数ｍＸｎの表示素子をマトリックス結
   線してなる表示素子アレイと、この表示素子アレイの画
   素数ｍ　Ｘ　ｎと同数容量をもつシフトレジスタと、こ
   のシフトレジスタにクロック信号の動作でセレクト信号
   が第ルベルのときに外部からの画像データを入力せしめ
   、セレクト信号が第２レベルのときにシフトレジスタの
   終段の出力を入力せしめる切換手段と、前記シフトレジ
   スタの初段の出力を電流増幅制御して前記表示素子アレ
   イの列線に供給する手段と、外部からの輝度調整信号に
   基き前記行線の選択動作を禁止する輝度調整手段とから
   なる単位ティスプレィ装置をＮ行Ｘ遍列連結してなるユ
   ニット・パネルト、このユニットパネルのすべての単位
   ディスプレイ装置に共通した信号として与えるセレクト
   信号、リセット信号、イ坏−ブル信号、輝度調整信号と
   、ユニット行毎に共通して与える画像データと、ユニッ
   ト列毎に共通して与えるクロック信号とを供給するユニ
   ットドライバを備え、 とのユニットドライバは、テレビジョンの映像回路、色
   回路、同期分離回路、垂直同期回路、水平ＩＨＩ期回路
   で作られる画像信号、垂直同期信号および水平同期信号
   を受入し、との垂直および水平同期信号が同時に与えら
   れることによって初期化され、前記ユニットパネルの各
   ユニット列にクロック信号をｍ個ずつ順次出力する動作
   を所定の休止期間を設けて水平同期信号の到来毎に繰返
   すクロック発生手段と、このクロック信号の休止期間中
   に前記各単位ディスプレイ装ｆμに共通の輝度調整信号
   を出力する輝度調整信号発生手段と、前記水平同期期間
   内の有効画像データを前記ユニットパネルの行毎に比較
   レベルの異なる枚数段階のしきい値で２値化する手段と
   、この複数段階の２値化データの各々を一時記憶してお
   く手段と、前記ユニットパネルのユニット列にｍ　Ｘ　
   ｎ個ずつクロック信号が出力される毎に水平同期信号と
   そのデコード出力信号およびアドレス信号により、前記
   ユニットパネルの各ユニット行に与える２値化画像デー
   タを順次切換え出力する手段とを備えたととを特徴とす
   るディスプレイ装置。
2. （２）比較レベルの異なるしきい値で２値化した複数の
   画素データを各ユニット行メモリに記憶する為の制御信
   号として、クロック信号とデコード信号とこのデコード
   信号を走査するアドレス信号と同じアドレス信号で動作
   するタイミング信号が入力され、とのタイミング信号の
   出力を外部からの入力インヒビット信号が第ルベルのと
   き前記デコード信号と同じ動作とし、第２レベルのとき
   すべて禁止させることにより、しきい値変調２値化回路
   で作られる幼しい２値化画像データをユニット行メモリ
   に入力するかもしくはユニット行メモリに一担たくわ見
   られたデータをくり返し帰還させるようにしてユニット
   行メモリに入力するかのいずれかを選択するデータ入力
   切換手段とを備えたことを特徴とする特許請求の範囲第
   １項記載のディスプレイ装置。