JPH0475707B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は発光ダイオードのような表示素子を
用いたデイスプレイ装置に係り、特に小形の単位
デイスプレイ装置を多数個連結して構成した大画
面に画質が改善されたテレビジヨン画像を映し出
すデイスプレイ装置に関する。

〔発明の技術的背景とその問題点〕

発光ダイオード（LED）のような表示素子を
マトリツクス配列して画素数が極めて多い大画面
面積のデイスプレイ装置を実現する場合には、例
えばCONFERENCE RECORD OF 1978
BIENNI−AL DISPLAY RESEACH
CONFERENCE OCTO−BER ２，４〜26
1978，SID P20〜21記載のFL−AT−PANEL
DISPLAYのように、基板の裏面に駆動回路を備
えた小形の単位デイスプレイ装置を多数連結する
方法が考えられている。上記単位デイスプレイ装
置に付属している駆動回路は、この単位デイスプ
レイ装置の表示素子アレイの画素数に対応する数
のメモリ素子を備えているので、これらのデイス
プレイ装置を動作させる端末インタフエースが容
易に構成できるものと云える。

このような小型の単位デイスプレイ装置を連結
して大画面を構成する大規模なデイスプレイ装置
は、模式的に第１図のように表わすことができ
る。即ち、１は基板上にモノリシツクまたはハイ
ブリツド構造で所定の画素を構成する複数の
LEDをマトリツクス配列した表示部としての
LEDアレイ、２はこのLEDアレイ１を前記線順
次走査方式により駆動する駆動回路としてのモジ
ユール・ドライバであり、これらLEDアレイ１
とモジユール・ドライバ２とを一体化して単独で
表示機能を持たせたものが単位デイスプレイ装置
３である。そして、この単位デイスプレイ装置３
を縦横に並べてマトリツクス配列とし所望の大き
さの画面を構成したものがユニツトパネル４とな
り、このユニツトパネル４に対して各種信号や電
源を供給するのがユニツトドライバ５であり、こ
れらユニツトパネル４とユニツトドライバ５とを
組合せて全体として一つの表示機能を持たせたも
のがデイスプレイ・ユニツト６となる。

発明者らは既に、上記単位デイスプレイ装置、
特にその中の駆動回路について効果的な構成法
（特願昭57−201113号）と、この回路構成を組込
んだ単位デイスプレイ装置を多数個連結構成した
大画面のデイスプレイ装置にテレビジヨン画像を
映し出す仕組み（特願昭57−171865号）について
提案している。

まず、前者の提案の基本構成は第２図〜第４図
で示すような手段がとられている。すなわち画像
データの記憶回路としてマトリツクス配列の表示
素子アレイの行、列各方向の画素数をｍ，ｎに対
しｍ×ｎ段のスタテイツク・シフトレジスタを用
い、その最初のｍ段の出力で表示素子アレイの列
線を駆動すると共に、外部からの２値レベルのセ
レクト信号のレベルによつて画像データをシフト
レジスタに入力せしめるか、シフトレジスタを循
環動作させるかの切換えを行なう。そして一方、
表示素子アレイの行線の走査駆動はクロツク信号
のカウントに基づいて行なう。

このようにすることによつて、単位デイスプレ
イ装置内に含まれるモジユール・ドライバの回路
構成を簡略化できる。これは主に表示素子アレイ
へ供給する画像データを蓄積するための記憶回路
がシフトレジスタによつて構成され、シフトレジ
スタの入力の切換えとクロツク信号によるシフト
動作のみで画素信号の取込みおよび読出しを行な
うことができるためである。従つて、モジユー
ル・ドライバの低消費電力化が図られると共に、
このモジユール・ドライバをIC化する場合、こ
れを表示素子アレイが配設された基板下部に組込
むことが容易となる。

さらにこのようなデイスプレイ装置を単位デイ
スプレイ装置としてマトリツクス配列しユニツト
パネルとして大画面のデイスプレイ装置（デイス
プレイ・ユニツト）を構成するに際しては、セレ
クト信号線とクロツク信号線をユニツトパネルの
行、列方向にそれぞれ配設し、ユニツトドライバ
からこれらの線へのセレクト信号およびクロツク
信号の供給パターンによつて各単位デイスプレイ
装置を全体として線順次走査と同様に駆動制御す
ることによつて、セレクト信号とクロツク信号と
の組合せで単位デイスプレイ装置の制御が可能な
ため、ユニツトドライバと個々の単位デイスプレ
イ装置との間の配線の数が著しく減少し、またユ
ニツトドライバの構成もより簡単となる。従つ
て、単位デイスプレイ装置の数が数百個というよ
うな超大型の画面も比較的容易に実現することが
可能となると云うものである。

そうして、後者の提案は、上記した単位デイス
プレイ装置を多数個組合せて構成した大画面のユ
ニツトパネルにテレビ画像を表示しようとするも
のである。

しかしながら、テレビジヨン映像信号はアナロ
グ信号であり、前述したインタフエース回路では
このアナログ信号を“１”か“０”に２値化した
デジタル信号とする為にOA（オフイース・オー
トメーシヨン）等のようなパターンデイスプレイ
では問題ないものの画像濃淡を必要とするデイス
プレイでは正しい画像再生が得られなかつた。

〔発明の目的〕

この発明の目的は特定の画素数の単位デイスプ
レイ装置を多数個組合せて構成した大画面のユニ
ツトパネルに対し、画像濃淡を持つテレビジヨン
画像を正しく表示することのできるデイスプレイ
装置を提供することにある。

〔発明の概要〕

この発明に係わるデイスプレイ装置は、特定の
画素数ｍ×ｎの表示素子をマトリツクス結線して
なる表示素子アレイと、この表示素子アレイの画
素数ｍ×ｎと同数段からなり、外部からのクロツ
ク信号によりシフト動作するシフトレジスタ等か
らなる記憶手段と、外部からセレクト信号および
画像データを受入し、セレクト信号が第１のレベ
ルのとき画像データを前記記憶手段に初段から入
力せしめ、セレクト信号が第２のレベルのとき前
記記憶手段の終段の出力を初段に入力せしめる切
換回路と、前記記憶手段の最初のｍ段の出力を電
流増幅して前記表示素子アレイの列線に供給する
手段と、前記クロツク信号がｍ個入力される毎に
前記表示素子アレイの行線を順次選択する手段
と、外部からの輝度調整信号に基づき前記行線の
選択動作を禁止する輝度調整回路とをそれぞれ含
む単位デイスプレイ装置をＮ行×Ｍ列連結してな
るユニツトパネルと、このユニツトパネルを駆動
してテレビジヨン画像を表示させるユニツトドラ
イバとで構成される。

ユニツトパネルに於いて、全べての単位デイス
プレイ装置に共通した信号として与えられるセレ
クト信号、リセツト信号、イネーブル信号、輝度
調整信号と、ユニツト行に共通して与えられる画
像データと、ユニツト列に共通して与えられるク
ロツク信号が供給される。

一方、ユニツトドライバはテレビジヨンの映像
回路、色回路、同期分離回路、垂直同期回路、水
平同期回路で作られる画像信号、垂直同期信号お
よび水平同期信号を受けてユニツトパネルに必要
な各信号が作られる。

まず、内部発振器を備えたクロツク分離回路で
はユニツト列に対応する複数本のクロツク信号
と、輝度信号を作る。又、データ保持回路はこの
クロツク分離回路とデータセレクト回路およびし
きい値変調２値化回路の条件によりテレビジヨン
画像信号の水平同期期間内有効画像信号を各ユニ
ツト行ごとに比較レベルの異なる複数段階で２値
化したデータを一時記憶しておくメモリ回路を備
え、この複数段階の２値化データを順次切換えて
出力する仕掛をもつ。更に、ユニツトパネルを初
期化するリセツト信号と、表示動作を変えるイネ
ーブル信号およびインヒビツト信号もこのユニツ
トドライバで作られる。

〔発明の効果〕

以上のようなユニツトパネルの配線組み合せと
そのユニツトドライバの工夫により、大画面面積
表示に於いても、ユニツトドライバとユニツトパ
ネル間の結線構成を複雑にすることなく画像濃淡
を必要とするテレビジヨン映像が得られる。

〔発明の実施例〕

まず、この発明に係わる単位デイスプレイ装置
の構成とそのタイムチヤートを第２図〜第４図用
いて説明する。表示素子アレイとしてのLEDア
レイ１はｍ（行方向）×ｎ（列方向）個のLEDをマ
トリツクス状に配列し、ｍ本の行線とｎ本の列線
との各交差部に接続して構成されている。ここ
で、ｍ・ｎの値は例えばｍ＝ｎ＝16である。
LEDアレイ１は例えば一つの基板上に構成され
ている。そして、この基板の下部にLEDアレイ
１を駆動するためのモジユール・ドライバ２が設
けられている。このモジユール・ドライバ２は次
のように構成されている。

即ち、モジユール・ドライバ２にはセレクト信
号Ｓ、シリアル画像データＤ、クロツク信号Ｃ、
リセツト信号Ｒ、輝度変調信号Ｂ、イネーブル信
号Ｅが外部から入力されている。これらの信号の
うち、セレクト信号Ｓ、シリアル画像データＤ
は、ANDゲート１１、インバータ１２、ANDゲ
ート１３およびORゲート１４などの構成によつ
て得られる切換回路１０に入力される。この切換
回路１０はセレクト信号ＳのレベルがＳ＝“１”
のとき画像データＤをシフトレジスタ１５に初段
から入力せしめ、またＳ＝“０”のときシフトレ
ジスタ１５の終段の出力を初段に入力せしめる働
きをする。

シフトレジスタ１５はｍ×ｎ段のスタテイツ
ク・シフトレジスタであり、換言すればｍ段を１
つのブロツクとしてｎ個のブロツクB₁〜B_oから
なる。このシフトレジスタ１５の第１のブロツク
B₁、つまり初段から第ｍ段までの出力は、これ
らの出力を電流増幅するｍ個の増幅器からなる第
１の駆動回路１８を介して、LEDアレイ１にお
ける行線に与えられる。

一方、クロツク信号Ｃはシフトレジスタ１５へ
与えられると共に、ビツト・カウンタ２１にも入
力される。ビツト・カウンタ２１及びアドレス・
カウンタ２２はリセツト信号Ｒにより初期状態に
設定され、クロツク信号Ｃをｍ＝16個カウントす
る毎にキヤリー信号CAを出力する。なお、クロ
ツク信号ＣはＫ・ｍ個目とＫ・ｍ＋１個目との間
にその周期の10〜100倍程度の休止期間を持つ。
アドレス・カウンタ２２はこのキヤリー信号CA
を受け、LEDアレイ１における列線を指定する
アドレス信号を順次デコーダ１７へ出力する。

単位デイスプレイ装置内にはさらにANDゲー
ト３１，３２およびORゲート３３によつて構成
される輝度調整回路３０が設けられており、その
入力信号として輝度調整信号Ｂに基づく輝度調整
動作を制御するためのイネーブル信号Ｅが用意さ
れている。この場合、輝度調整信号Ｂとしては、
クロツク信号Ｃのｍ＝16個毎に上記休止期間中に
与えられるクロツク信号の１〜15周期期間の間で
任意に幅変調可能なパルス状の信号が用いられ
る。

第４図のタイムチヤートにその様子を示す。

この輝度調整信号Ｂは第１のANDゲート３１
に入力される。一方、ビツトカウンタ２１よりそ
のＡ，Ｂ，Ｃ，Ｄ出力が全て高レベルのときに低
レベルとなるキヤリー信号CAが出力され、第２
のANDゲート３２とアドレスカウンタ２２に入
力される。輝度調整信号Ｂおよびキヤリー信号
CAは、イネーブル信号Ｅが高レベルのときAND
ゲート３１，３２を通過してORゲート３３で合
成され、輝度イネーブル信号BEとなる。この輝
度イネーブル信号BEはデコーダ１７に与えられ、
BEが高レベルのときデコーダからの走査信号出
力を禁止させLEDアレイ１の点灯動作を停止さ
せる。この停止時間は輝度調整信号Ｂのパルス幅
に対応し、従つてこのパルス幅によりLEDアレ
イ１での表示輝度を調整することができる。な
お、イネーブル信号Ｅが低レベルのときは、輝度
調整信号Ｂおよびキヤリー信号CAは輝度調整回
路３０で無視されるので輝度調整は行なわれな
い。

次に本発明デイスプレイ装置の具体的構成例を
説明する。

第５図のユニツトパネル４は第２図の単位デイ
スプレイ装置３を例えば一枚のプリント基板上に
マトリツクス状に配列したものである。ここで単
位デイスプレイ装置３の行の配列数をＭ、列の配
列数をＮとする。但し、第５図では第３図と異な
り、横方向を行、縦方向を列としている。このユ
ニツトパネル４にはユニツトドライバ５から、総
ての単位デイスプレイ装置３に共通に与えるセレ
クト信号Ｓ、リセツト信号Ｒ、輝度調整信号Ｂ、
イネーブル信号Ｅと、ユニツト行に共通して与え
る画像データD1〜DNと、ユニツト列に共通して
与えるクロツク信号C1〜CMが供給される。

そして、第６図は第５図で示すユニツトドライ
バ５を更に詳しく説明するもので、周知のNTSC
方式ビデオ信号処理回路部５１と、このビデオ信
号処理回路部５１により得られた画像データ
DA、水平同期信号Ｈ、垂直同期信号Ｖの各信号
を受けて上記したユニツトパネル４へ与える各信
号を作り出すコントロール回路部５２とで構成さ
れる。ビデオ信号処理回路部５１はチユーナ５１
０、中間周波増幅回路５１１、音声検波増幅回路
５１２、スピーカ５１３、映像中間検波回路５１
４、映像回路５１５、色回路５１６、同期分離分
周回路５１７、垂直および水平発振回路５１８，
５１９等を含む一般的なものである。

以下第６図の構成および動作について第７図、
第８図を併用して説明する。まず、ビデオ信号処
理回路部５１では同期分離分周回路５１７で得ら
れた複合同期信号を垂直発振回路５１８と水平発
振回路５１９に送り、それぞれ垂直同期信号Ｖ、
水平同期信号Ｈが作り出される。一方、映像回路
５１５および色回路５１６により画像データDA
が得られる。

次にコントロール回路部５２では、まず画像デ
ータDAがしきい値変調２値化回路５２２で、し
きい値レベルの異なる複数の比較回路で構成した
２値化回路により複数本の“１”か“０”とする
２値化信号AD1〜ADNとして変換される。

一方、タイミング回路５２１により垂直同期信
号Ｖおよび水平同期信号Ｈの同期信号を捕獲し、
そして所定の幅をもつ垂直同期パルス信号VPお
よび水平同期パルス信号HPが作られる。水平同
期パルス信号HPはクロツク分離回路５２４に与
えられ、このクロツク分離回路５２４では、クロ
ツク信号C1〜CMと輝度信号Ｂとクロツク信号
C1〜CMの順次走査ごとに発生するキヤリー信号
CYが作られる。

又、垂直同期パルス信号VPはデータセレクト
回路５２５に送られ、データ保持回路５２３の動
作を左右する各種信号S1〜SN、ADRとクロツク
分離回路５２４に与えるブランキング信号Ｂが作
られる。データ保持回路５２３は複数本の２値化
信号AD1〜ADNと、データセレクト回路５２５
からの走査信号S1〜SN、アドレス信号ADRと、
このデータセレクト回路５２５のブランキング信
号BRおよびクロツク分離回路５２４の内部発振
クロツク信号との論理積クロツク信号CPが与え
られ、比較レベルの異なる２値化信号を次々と切
換え出力する複数本の２値化信号D1〜DNが作ら
れる。又、このコントロール回路部５２にはユニ
ツトパネル４の各単位デイスプレイ装置３を初期
化するリセツト信号Ｒ、表示モードを変えるイネ
ーブル信号Ｅとセレクト信号Ｓがそれぞれリフレ
ツシユ回路５２６とイネーブルコントロール５２
７とストツプ回路５２８で作られる。

次に、第９図を用いてこのコントロール回路部
５２内の特にしきい値変調２値化回路５２２とリ
フレツシユ回路５２６とクロツク分離回路５２４
とデータ保持回路５２８の動きについて更に詳し
く説明する。

まず、画像データDAはしきい値変調２値化回
路５２２に入力され基準電位レベルVcとR1およ
びR2の組合せによつてしきい値のレベルを決め
るＡ／Ｄ（アナログ／デジタル）変換回路２１０
で構成した２値化回路２１〜２Ｎでそれぞれしき
い値レベルの異なる２値化信号AD1〜ADNが作
られる。

そうして、この２値化信号AD1〜ADNはデー
タ保持回路５２３に入力される。データ保持回路
５２３には例えば前記ユニツトパネル４のユニツ
ト行に対応する数のデータ記憶選択回路３１〜３
Ｎがあり、２値化信号AD1〜ADNは各データ記
憶選択回路３１〜３Ｎのアンド回路３１１〜３１
Ｎへ入力している。

一方、水平同期パルスHPはクロツク分離回路
５２４のカウンタ４３とデコーダ４４に与えら
れ、又、垂直同期パルス信号VPはセレクト回路
５２５のカウンタ５１０、デコーダ５３０、およ
びブランキング回路５４０に与えられ、各回路の
内部情報をリセツトして基点にもどす働きをす
る。このクロツク分離回路５２４およびセレクト
回路５２５の動作はまず、発振器４１からのクロ
ツク信号CKはブランキング回路５４０の出力
BRとの論理積として新たなクロツク信号CPとな
りカウンタ４３とＭ個のアンドゲート４８および
データ保持回路５２３に送られる。そして、カウ
ンタ４３からｍ個のクロツク・カウントごとに１
個発生するカウント信号CTがデコーダ４４に送
り込まれ、このデコーダ４４のＭ個の出力とクロ
ツク信号CPとの論理積をとるアンドゲート４８
によりクロツク信号C1，C2，C3……CMが順次
出力される。このデコーダ４４からはＭ個のクロ
ツク走査を終了するごとにひとつのキヤリー信号
CYを出力し、カウンタ５１０に送られる。

カウンタ５１０ではキヤリー信号CYのｎ個カ
ウント毎にデコーダ５３０にアドレス信号ADR
を送つてこのデコーダ５３０よりセレクト信号
S1〜SNを順次発生させる。更にセレクト信号
SNの終了を示すひとつの出力信号をブランキン
グ回路５４０に与えてブランキング信号BRを発
生させる。このブランキング信号BRは前述した
ようにブランキング回路５４０が垂直同期パルス
信号VPによりリセツトされるまで保持され、
ｎ・Ｎが２４０の場合にあつてはセレクト信号
SNの終了後から１フイールド走査で残つた水平
同期信号Ｈの22.5本分の期間、セレクト信号の発
生を禁止する。又、発振器４１の周波数は水平走
査期間63.5μs内の有効走査線長である約84％の
53μsに含まれる有効画像データｍ・Ｍをサンプリ
ングする速さであつて、例えばユニツトパネルの
横の画素数mNが３２０の場合にあつては約
6MHZとなる。

一方、カウンタ４３からはクロツク信号CKに
同期した出力信号が輝度調整信号発生回路４６に
送り込まれｍ＝16のとき１〜15クロツク周期幅で
パルス幅が可変可能な輝度調整信号BYが作られ
る。そうして、この輝度調整信号BYとブランキ
ング信号BRがオアゲート４７で合成され、最終
的な輝度調整信号Ｂとなる。

次にデータ保持回路５２３の動きを説明する
と、まず、クロツク信号CPは各データ記憶選択
回路３１〜３Ｎ内のアンドゲート３４２〜３４Ｎ
に入力される。そして、データ記憶選択回路３１
〜３Ｎの各々にはデコーダ５３０からのセレクト
信号S1〜SNがそれぞれひとつずつ入力されてい
てしきい値変調２値化回路５２２からの２値化信
号AD1〜ADNと論理積と構成している。つま
り、セレクト信号S1が“１”レベルのときデー
タ記憶選択回路３１内のアンドゲート３１１〜３
１Ｎが動作し、ユニツト行メモリ３４２〜３４Ｎ
に記憶される。同様にセレクト信号S1が“０”
レベルになりセレクト信号が“１”レベルになる
と、データ記憶選択回路３２内のユニツトメモリ
３４２〜３４Ｎに記憶される。以下同様の動作を
くり返してデータ記憶選択回路３Ｎ内にも比較レ
ベルの異なる２値化信号AD2〜ADNの情報が記
憶される。このとき、例えば、データ記憶選択回
路３１のスイツチ回路３５０はカウンタ５１０か
らのアドレス信号ADRに基づいて動作し、セレ
クト信号S1が“１”レベルのときには、アンド
ゲート３１１からのデータが直接出力されて出力
画像信号Ｄ１となり、セレクト信号Ｓ２が“１”
レベルのときには、セレクト信号Ｓ１が“１”レ
ベルのときユニツト行メモリ３４２に書き込まれ
たデータがクロツク信号CPの動きと同期して出
力画像信号Ｄ１となる。

同様にセレクト信号Ｓ３が“１”レベルのとき
にはオアゲート３２３が“１”となりアンドゲー
ト３３３からクロツク信号がユニツト行メモリ３
４３を動かしてスイツチ回路に送られ出力画像信
号Ｄ１となる。

その他のデータ記憶選択回路３２〜３Ｎも同様
に動作する。すなわち、データ記憶選択回路３２
はセレクト信号Ｓ２が“１”レベルのときに各ユ
ニツト行メモリ３４２〜３４Ｎに２値化データ
AD２〜ADNが記憶される。ただし、このデー
タ記憶選択回路３２に於いてはセレクト信号Ｓ１
〜SNの組合せ順が異なりセレクト信号Ｓ２から
始まりセレクト信号Ｓ１で一巡するようになつて
いる。同様にデータ記憶選択回路３３〜３Ｎに於
いてもセレクト信号Ｓ１〜SNの順序が異なる。
つまり、各データ記憶選択回路３１〜３Ｎからの
画像信号Ｄ１〜DNは、セレクト信号Ｓ１〜SN
で選ばれる以外は実質的に真実時間から遅れた情
報の画像データとして出力されていることになる
が表示に何らさしつかえはない。

２値化信号AD１〜ADNやセレクト信号Ｓ１
〜SN、およびデータ記憶選択回路３１〜３Ｎと
その画像出力信号Ｄ１〜DNはいずれも１〜Ｎ個
として扱つているが、これは前述したユニツトパ
ネル４のユニツト行列数に対応している。

すなわち、各データ記憶選択回路３１〜３Ｎ内
に記憶された２値化データAD２〜ADNがすべ
て放出される所定時間と再び各データ記憶選択回
路３１〜３Ｎが選ばれるタイミングがユニツトパ
ネル４を一画面走査する上で一致している。

しかしながら、このデータ記憶選択回路３１〜
３Ｎの数はユニツトパネル４のユニツト行の数に
一致しなくても、例えば２つのユニツト行に１つ
の画像データ、あるいは３のユニツト行４つのユ
ニツト行に１つの画像データを与えても何らかま
わない。

ただし、このときには各データ記憶選択回路３
１〜３Ｎ内のユニツト行メモリ３４２〜３４Ｎお
よびセレクト信号Ｓ１〜SNが選ばれて直接出力
されるデータの数を画像データＤ１〜DNの各々
がまたがるユニツト行に相当する情報が必要であ
る。

要するに、セレクト信号Ｓ１〜SNとアドレス
ADRとユニツト行メモリ３４２〜３４Ｎの数を
ユニツトパネル４のユニツト行とその入力画像デ
ータＤ１〜DNを支障なくしておけばよい。

第１０図は本発明の他の実施例を示すものであ
る。

まず、データ記憶選択回路３１〜３Ｎ内には第
９図で示すアンドゲート３１１〜３１Ｎのかわり
にアンドゲート３６１〜３６Ｎ、オアゲート３７
１〜３７Ｎ、インバータ３８１〜３８１Ｎとアン
ドゲート３９１〜３９Ｎで構成したリサイクル回
路が設けてある。

そうして、しきい値変調２値化回路５２２から
の２値化データAD１〜ADNがそれぞれアンド
ゲート３６１〜３６Ｎの各々一方側のゲートへ入
力されていて、又、他方のゲートの各々には、デ
ータセレクト回路５２５内に新らたに増設したデ
コーダ５２０からのタイミング信号Ｔ１〜TNが
入力されている。

このデコーダ５２０はデコーダ５３０と同種の動
きをするが入力信号として垂直同期パルス信号
VPとアドレス信号ADRの他にインヒビツト信号
INHが入力されていてこのインヒビツト信号
INHが“１”レベルになるとすべての出力信号
Ｔ１〜TNが“０”レベルになる。

又、このデコーダ５２０からのタイミング信号
Ｔ１〜TNおよびデコーダ５３０のセレクト信号
Ｓ１〜SNの各々はデータ記憶選択回路３１〜３
Ｎ内のオアゲート３２１〜３２Ｎへ入力され、い
ずれか一方の信号でも“１”レベルになると、ア
ンドゲート３３１〜３３Ｎの各々はこのクロツク
信号CPの動きでユニツト行メモリ３４１〜３４
Ｎに記憶されたデータをスイツチ回路３５０へ送
り込む。スイツチ回路３５０はデコーダ５２０お
よびデコーダ５３０の動きに同期したアドレス信
号ADRによつて支配されているので選択されユ
ニツト行メモリ３４１〜３４Ｎのデコーダが画像
データＤ１〜DNとして出力されるようになつて
いる。

ここでセレクト信号Ｓ１〜SNとタイミング信
号Ｔ１〜TNのデータ保持回路５２３への結線順
列は第９図と異なり、データ記憶選択回路３１〜
３Ｎの各々へ等しく配列されている。

そうして、前述したようにデコーダ５２０への
入力インヒビツト信号１NHが“１”レベルにな
ると総てのタイミング信号Ｔ１〜TNが“０”レ
ベルとなりデータ保持回路５２３内のユニツト行
メモリ３４１〜３４Ｎには新しい２値化信号AD
１〜ADRが書き込まれなくなる。しかしながら
セレクト信号Ｓ１〜SNとクロツク信号CPによつ
て選ばれたユニツト行メモリ３４１〜３４Ｎの出
力データは各々のアンドゲート３９１〜３９Ｎを
通つて再びユニツト行メモリに書き込まれる仕掛
になつているので、インヒビツト信号１NHが
“１”レベルになつている期間は同じ画像情報が
くり返し表示される。

以上説明したように発明は、ユニツトパネルへ
送り込む画像情報をしきい値レベルの異なる複数
段階の２値化デジタル信号に変換する仕組と、こ
の２値化デジタル信号データを一担保持し、所定
の走査に於いて選択出力する仕組とによりテレビ
ジヨン等の画像濃淡を必要とする画像を正しく表
示できるものである。

又、第５図に於いてユニツトパネル４へ入力さ
れているセレクト信号は、通常電源と同電位の
“１”レベルであれば上記説明した動作が可能と
なるものであるが、第９図内で示すストツプ回路
で“０”レベルとすれば単位デイスプレイ装置内
のシフトレジスタに書き込まれたデータがくり返
し表示される等の機能を持つている。このように
ユニツトパネルへの信号結線配置とユニツトドラ
イバの構成の工夫によりユニツトパネルとユニツ
トドライバ間の配線を複雑にすることなくデイス
プレイ装置の機能を高めることができる。

尚、各回路で用いているアンドゲートやオアゲ
ート等は目的とする機能を得るものであるならば
他のゲートやスイツチ回路、セレクタ回路を、ま
た、メモリ回路としているユニツト行メモリとし
てはシフトレジスタやRAMを用いてもかまわな
い。

【図面の簡単な説明】

第１図ａ，ｂは単位デイスプレイ装置の基本構
成とそれをマトリツクス配列して構成されるデイ
スプレイユニツトを模式的に示す図、第２図及び
第３図はこの発明で用いる単位デイスプレイ装置
の基本構成を示す図、第４図はその動作を示すタ
イムチヤートである。第５図および第６図は本発
明の実施例を示す単位デイスプレイ装置をＭ・Ｎ
個で構成したユニツトパネルとその駆動回路のユ
ニツトドライバとの構成を概略的に示す図、又、
第７図及び第８図は本発明に係わるテレビジヨン
の信号を説明する為の水平同期信号及び垂直同期
信号の動作を示すタイムチヤートおよび水平走査
期間に含まれる有効画像データとクロツクパルス
との対応を示す動作タイムチヤート、そして第９
図は本発明のユニツトドライバ回路構成を詳細に
説明する図、第１０図は第９図の回路構成を更に
工夫したものである。 １……LEDアレイ（発光素子アレイ）、２……
モジユールドライバ、３……単位デイスプレイ装
置、４……ユニツトパネル、５……ユニツトドラ
イバ、６……デイスプレイユニツト（デイスプレ
イ装置）、１０……切換回路、１５……シフトレ
ジスタ、１７，４４，５２０，５３０……デコー
ダ、１８，１９……電流増幅回路、２１，２２，
４３，５１０……カウンタ、４１……クロツク信
号発生回路（発振器）、５４……ブランキングパ
ルス発生回路、４６……輝度調整回路、４７……
輝度信号合成回路、Ｒ…リセツト信号、Ｂ……輝
度変調信号、Ｅ……イネーブル信号、Ｃ，Ｃ１〜
CM……クロツク信号、Ｓ，Ｓ１〜SN……セレ
クト信号、Ｈ……水平同期信号、Ｖ……垂直同期
信号、DA……アナログ画像データ、AD１〜
ADN……２値化画像信号、３４１〜３４Ｎ……
ユニツト行メモリ、３５０……スイツチ回路、３
１……データ記憶選択回路、Ｄ１〜DN……画像
データ、Ｔ１〜TN……タイミング信号、INH…
…インヒビツト信号、５２２……しきい値変調２
値化回路。

Claims (1)

1. 【特許請求の範囲】 １ 特定の画素数ｍ×ｎの表示素子をマトリツク
   ス結線してなる表示素子アレイと、この表示素子
   アレイの画素数ｍ×ｎと同数容量をもつ記憶手段
   と、この記憶手段にクロツク信号の動作でセレク
   ト信号が第１レベルのときに外部からの画像デー
   タを入力せしめ、セレクト信号が第２レベルのと
   きに前記記憶手段の終段の出力を入力せしめる切
   換手段と、前記記憶手段の初段の出力を電流増幅
   制御して前記表示素子アレイの列線に供給する手
   段と、外部からの輝度調整信号に基き前記行線の
   選択動作を禁止する輝度調整手段とからなる単位
   デイスプレイ装置をＮ行×Ｍ列連結してなるユニ
   ツト・パネルと、 このユニツトパネルのすべての単位デイスプレ
   イ装置に共通した信号として与えるセレクト信
   号、リセツト信号、イネーブル信号、輝度調整信
   号と、ユニツト行毎に共通して与える画像データ
   と、ユニツト列毎に共通して与えるクロツク信号
   とを供給するユニツトドライバを備え、 このユニツトドライバは、テレビジヨンの映像
   回路、色回路、同期分離回路、垂直同期回路、水
   平同期回路で作られる画像信号、垂直同期信号お
   よび水平同期回路を受入し、この垂直および水平
   同期信号が同時に与えられることによつて初期化
   され、前記ユニツトパネルの各ユニツト列にクロ
   ツク信号をｍ個ずつ順次出力する動作を所定の休
   止期間を設けて水平同期信号の到来毎に繰返すク
   ロツク発生手段と、このクロツク信号の休止期間
   中に前記各単位デイスプレイ装置に共通の輝度調
   整信号を出力する輝度調整信号発生手段と、前記
   水平同期期間内の有効画像データを前記ユニツト
   パネルの行毎に比較レベルの異なる複数段階のし
   きい値で２値化する手段と、この複数段階の２値
   化データの各々を一時記憶しておく手段と、前記
   ユニツトパネルのユニツト列にｍ×ｎ個ずつクロ
   ツク信号が出力される毎に水平同期信号とそのデ
   コード出力信号およびアドレス信号により、前記
   ユニツトパネルの各ユニツト行に与える２値化画
   像データを順次切換え出力する手段とを備えたこ
   とを特徴とするデイスプレイ装置。 ２ 比較レベルの異なるしきい値で２値化した複
   数の画素データを各ユニツト行メモリに記憶する
   為の制御信号として、クロツク信号とデコード信
   号とこのデコード信号を走査するアドレス信号と
   同じアドレス信号で動作するタイミング信号が入
   力され、このタイミング信号の出力を外部からの
   入力インヒビツト信号が第１レベルのとき前記デ
   コード信号と同じ動作とし、第２レベルのときす
   べて禁止させることにより、しきい値変調２値化
   回路で作られる新しい２値化画像データをユニツ
   ト行メモリに入力するかもしくはユニツト行メモ
   リに一担たくわえられたデータをくり返し帰還さ
   せるようにしてユニツト行メモリに入力するかの
   いずれかを選択するデータ入力切換手段とを備え
   たことを特徴とする特許請求の範囲第１項記載の
   デイスプレイ装置。