JPS59201432A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS59201432A
JPS59201432A JP58076533A JP7653383A JPS59201432A JP S59201432 A JPS59201432 A JP S59201432A JP 58076533 A JP58076533 A JP 58076533A JP 7653383 A JP7653383 A JP 7653383A JP S59201432 A JPS59201432 A JP S59201432A
Authority
JP
Japan
Prior art keywords
adhesive
pellet
stage
bonding agent
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58076533A
Other languages
English (en)
Inventor
Toyoshige Kawashima
川島 豊茂
Akihiro Kubota
昭弘 窪田
Masao Takehiro
武広 正雄
Eiji Yokota
横田 栄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58076533A priority Critical patent/JPS59201432A/ja
Publication of JPS59201432A publication Critical patent/JPS59201432A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明はセラミック基板又はリードフレーム等のダイス
テージに半導体チップを接着固定するダイボンデング方
法に関する7 (b)技術の背景 通常ダイボンデにより半導体テップを固定するには導電
性金属例えi−金(Au)、銀(Ag)・銅(Cu) 
 等の金卿微粉末勿バインダー溶解したものが用いられ
る。バインダー材は使用法によりエポキシ系又はポリイ
ミド系等の樹脂が一般的に用いられ、有機溶剤(醋酸ブ
チル、f’)ガール等)に溶解させる。接着剤は高い粘
性があり、塗布方法として接着剤を充填したシリンジ容
器内を圧気供給調節機((接続して、圧気により一定量
の接着剤を吐出させるディスペンス方式が一般的で主流
をなしている1、 (c)従来技術と問題点 第1図はディスペンス方式のダイポンチング装置を示す
構成図、第2図+d l)−ドフレームのダイステージ
上に接着剤を塗布した縦来例を示す平面図、第3図id
 l)−上フレーム上に半導体チップを接着固定した従
来例を示す断面図である。図において接着剤2を充填し
たンリンジ容器3をパイプ4を介して圧気供給調節機5
に接続し、一定圧のエアをシリンジ容器3内に送圧して
接着剤2の液面を加圧し、一定圧の溶液をシリンジ容器
2の先端に取1寸け、化ノスル6より吐出させるタ゛イ
ボンテング装置1でるって、第2図に示すリード7レー
l、7・乞)ダイステージ8上に吐出させるものである
グイステージ8上の接着剤2は高粘性のため図のよう;
・、二もり上る。この接着溶液上(・て半導体チップ9
を加圧しフクラプしてS液を十坦化きぜ、第3図に示す
よう11ζ均一な膜厚となるよう半固定し、常温1便化
又1d加熱俊化eてより固定する し刀・しこの方法は
接着剤2の膜厚?均一化し、また吐出量のコン;・ロー
ルが容易でなく、接着域から溶液がはみ出したり、半導
体チップ9の側面まて付′着することがある。一般に用
いられるエポキシ系接着剤は冷凍久存し、使用時常温に
戻して使用するためこれに伴う設備及び保管管理が必要
である。
(d)発明の目的 不発8Elは上記の点に鑑み、仮硬化によりべVット状
lこ形成する接着剤を用いて接着固定する固定手段?提
供し、ダイポツプフグ処理の効率化を計ることを目的と
する。。
(e)  発明の構成 上記目的は本発明によれは半導体チンプマウント用接着
剤を仮硬化してペレット状どし、該ペレット状の接着剤
をステージ上に配置し、該接着剤上に半導体チップを載
置して加圧すると共に、該接着剤を本硬化させて該ステ
ージに接着固定することによって達せられる。
+f>  発明の実施例 以下本発明の実施例を図面により詳述する。第4図は本
発明の一実施例であるペレット状に形成する接着剤を示
す斜視図、第5図はチップ毎に分離して形成されるペレ
ットを示す平面図、第6図はペレット状の接着剤をダイ
ステージ上に配した平面図である。粘性のるる導電性接
着剤の溶液を上面が開口する容器内に充填し、仮硬化さ
せて固形化し、ベレン)11状に個々に切断分離する。
導電性接着剤の組成は生成分(約80チ)をなす導電性
金属微粉末をバインダー材に溶解して得られる。バイン
ダー材としてエポキシ、ポリイミド及び変性ポリイミド
があり、溶剤として醋酸ブチル、トリオール等を用いこ
れ等を組合せて使用条件に合せて構成することにより常
温硬化、又は加熱硬化する接着溶剤が倚られる。加熱硬
化する接着溶剤のうち、高温硬化性の組成を選び例えは
ポリイミド系は300’〜350 ’0  エポキシ系
は150゜〜200 ’0等に添加剤を加え、仮硬化温
度をポリイミド系では150’O前後、エポキシ系では
700前後で固形化しく第4図)更に第5図に示すよう
に切離してペレット11を形成する。この寸法形状は任
意に求めることができしかも常温保存が可能である。ベ
レy ) 11’7第7図で示すダイステージ12上に
載置し、加熱し本硬化させると共に半導体チップ全加圧
し接着固定するものである。
その具体例を第7図に示す。
第7図は本発明の一実施例であるリードフレーム上に接
着固定する半導体チップを示す断面図である。リードフ
レーム14のステージ12にペレット11を載置し、こ
のペレット11上に半導体チップ13を加圧し、背面よ
りヒートグロック15等で加熱し本硬化させる。しかる
後、半導体チップを封脂蘂で封止する。これにより一定
量に形成されたベレッ)11により均一な膜厚でマウン
トされる。これにより従来のダイポンチング装置による
塗布工程(は不要となり簡素化される。またペレットの
寸法形状は任意に求められるから形状サイズの異なる半
導体チップにも適応でき膜厚コントロールも容易である
。
拘、上記の説明ではリードフレームを用いる半導体装置
を例にとって説明したが、これに限らすパッケージ基体
に半導体ナツプを直接固定する場合にも本発明は適用し
うろことはいうまでもない。
(→)発明の効果 以上詳細に説明したように本発明のペレット状とした接
着剤を用いることにより塗布工程は不要となり簡素化さ
れ、膜厚は均一となり信頼性は向上する等大きな効果が
ある。
【図面の簡単な説明】
第1図はディスペンス方式のダイボンデング装置を示す
構成図、第2図はリードフレームのグイステージ上に接
着剤を塗布した従来例を示す平面図、第3図はり一ド7
レーム上に半導体チップを接着面5riL、7ζ従来例
を示う断面図、第4図は本発明の一実施例であるベレッ
ト状に形成する接着剤を示す斜視図、第5図はチップ毎
に分離して形成いオしるベレットをポラ一平面図、第6
図t;1、ペレット状の接着剤を・ダイスデージ上VC
配した平面図、第7図は本発明の一実施例でりゐリード
フレーム上に接着固定する半導体チップ缶水す断面図で
ある。 図中1はダイポンチング装置、2は接着剤、3はノリン
ジ各器、4はパイプ、5は圧気供給調節機6idノズル
、7,14はリードフレーム、8,12はダイステージ
、9,13は半導体チップ、11はペレット(接着剤)
、15はヒートブロックを示す。 第1図 第3図 翻(も52

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップがステージ上にペレット状のマウン
    ト用接着剤によって固定されていることを特徴とする半
    導体装置。
  2. (2)半導体チップマウント用接着剤を仮硬化し7てペ
    レット状とし、上記ペレット状の接着剤疋ステージ上に
    配催し、該接着剤上に上記半導体チップを載置して加圧
    すると共に、該接着剤を本硬化させて該ステージに一接
    着固定する工程を含むことを特徴とする半導体装置の製
    造方法。
JP58076533A 1983-04-30 1983-04-30 半導体装置及びその製造方法 Pending JPS59201432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58076533A JPS59201432A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58076533A JPS59201432A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS59201432A true JPS59201432A (ja) 1984-11-15

Family

ID=13607910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58076533A Pending JPS59201432A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS59201432A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130134A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Bonding method of semiconductor pellet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130134A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Bonding method of semiconductor pellet

Similar Documents

Publication Publication Date Title
JP3199963B2 (ja) 半導体装置の製造方法
US5945733A (en) Structure for attaching a semiconductor wafer section to a support
KR910000998B1 (ko) 전자부품의 실장방법
TW201001572A (en) Packaging an integrated circuit die using compression molding
US6544816B1 (en) Method of encapsulating thin semiconductor chip-scale packages
TWI408789B (zh) A lead frame, a method of manufacturing the same, and a semiconductor device carrying the lead frame
JPH0576180B2 (ja)
JPS5848442A (ja) 電子部品の封止方法
JP2001176902A (ja) 樹脂封止方法
JPS58182837A (ja) 樹脂封止半導体装置の製造方法
JPS6047430A (ja) Lsiの樹脂封止方式
JPS5950534A (ja) 半導体の樹脂封止方法
JPS6285436A (ja) 半導体チツプの基板取付方法
WO1996013066A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JPH01319948A (ja) 半導体装置の製造方法
JPS58222530A (ja) ペレツト付け方法
JPH0226377B2 (ja)
JPS5887834A (ja) 半導体装置の樹脂封止方法
JP3394667B2 (ja) 半導体製造装置
JPS5812342A (ja) 半導体装置の製造方法
JPH09213725A (ja) 半導体装置
JPH01297830A (ja) 半導体素子の薄型封止方法
JPS6327029A (ja) 樹脂封止型半導体装置の製造方法
JP2594244B2 (ja) 半導体封止方法
JPH0442954A (ja) ダム付プラスチツクピングリツドアレイ及びその製造法