JPH0226377B2 - - Google Patents

Info

Publication number
JPH0226377B2
JPH0226377B2 JP58076537A JP7653783A JPH0226377B2 JP H0226377 B2 JPH0226377 B2 JP H0226377B2 JP 58076537 A JP58076537 A JP 58076537A JP 7653783 A JP7653783 A JP 7653783A JP H0226377 B2 JPH0226377 B2 JP H0226377B2
Authority
JP
Japan
Prior art keywords
adhesive
recess
semiconductor element
die stage
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58076537A
Other languages
English (en)
Other versions
JPS59201433A (ja
Inventor
Eiji Yokota
Masao Takehiro
Toyoshige Kawashima
Akihiro Kubota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58076537A priority Critical patent/JPS59201433A/ja
Publication of JPS59201433A publication Critical patent/JPS59201433A/ja
Publication of JPH0226377B2 publication Critical patent/JPH0226377B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • H10W70/417Bonding materials between chips and die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/011Apparatus therefor
    • H10W72/0113Apparatus for manufacturing die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は接着剤により半導体素子をダイステー
ジに接着固定する半導体装置の製造方法に係り、
特に半導体素子の接着固定接着剤の膜厚均一化を
計つたダイステージ形状及び固定方法に関する。
(b) 技術の背景 半導体パツケージは安価なコスト面からリード
フレームを使用したプラスチツクパツケージが多
用されている。一般にリードフレームのダイステ
ージに半導体素子を固定するのに導電性金属粉末
をエポキシ又はポリイミド樹脂等のバインダー材
に溶解したペースト状の導電性接着剤を用いて熱
硬化又は常温硬化させる。接着剤は高粘性があり
塗布方法には接着剤を充填した容器を圧気供給調
節機に接続し、圧気により一定量の接着剤を吐出
させるデイスペンス方式が一般に用いられ主流を
なしている。
(c) 従来技術と問題点 第1図はデイスペンス方式のダイボンデング装
置を示す構成図、第2図はリードフレームのダイ
ステージ上に導電性接着剤を塗布した従来例を示
す平面図、第3図はリードフレーム上に半導体素
子を接着固定した従来例を示す断面図である。
第1図において、導電性接着剤2を充填したシ
リンジ容器1は送気用パイプ4を介して圧気供給
調節機3に連結される。圧気供給調節機3により
一定圧のエアをシリンジ容器1内に送圧して導電
性接着剤2の液面2aを加圧し、一定量の粘性あ
る導電性接着剤2をシリンジ容器1の先端に取付
けたノズル5より吐出させ第2図で示すリードフ
レーム7のダイステージ8上に塗布させるもので
ある。塗布した導電性接着剤2は高粘性のため拡
散されず図のようにもり上る。この上に半導体素
子9を加圧しスクラブして導電性接着剤2を平坦
化し第3図に示すように均一な膜厚となるよう半
固定し、常温硬化又は加熱硬化により固定する。
しかしこの方法では半導体素子9を固定するのに
加圧しスクラブして導電性接着剤2を平坦化させ
る必要があり、作業性が悪く、場合によつては半
導体素子9に傾きを生じワイヤボンデング等の後
工程に支障を来すことがある。
(d) 発明の目的 本発明は上記の点に鑑み、半導体素子を接着剤
でダイステージに固定する際の半導体素子のスク
ラブを不要とした半導体装置の製造方法を提供し
作業能率を向上させることを目的とする。
(e) 発明の構成 上記目的は本発明によれば、凹部及び、該凹部
の周囲に部分的に接続された溝が形成されたダイ
ステージ上に、接着剤の吐出ノズルの先端に備え
られ下面が平坦な押え板を押しあて、該押え板と
吐出ノズルにより、該凹部を覆い、且つ、該溝を
部分的に覆わない状態で該吐出ノズルから液体状
の接着剤を吐出して、該凹部内に該接着剤を充填
し、次に、該凹部内に充填された該接着剤に半導
体素子を押圧して接着固定することにより達せら
れる。
(f) 発明の実施例 以下本発明の実施例を図面により詳述する。第
4図は本発明の一実施例に係るダイステージに凹
状の窪み及び溝を設けたリードフレームを示す平
面図、第5図、第6図は第4図のA−A′部を示
す断面図であり、第5図はダイステージ上に導電
性接着剤を塗布する状態を示す図、第6図は半導
体素子取付を示す図である。
図においてリードフレーム11のダイステージ
12に破線で示す窪み12aと周辺に浅い溝13
をコイニング等により一体的に形成する。このダ
イステージ12の窪み12aにシリンジ容器先端
のノズルに備えた平板状の押え板14を押しあて
第5図に示すように一定量の半導体接着剤を吐出
させ、窪み12a内に充填させる。充填に際し周
辺に備えた溝13は気通孔となり窪み12a内の
空気を排出し充填効果を高める。次いで第6図に
示すように一定量の導電性接着剤15を充填した
ダイステージ12上に平坦に保持した半導体素子
16を押圧して載置することにより接着剤は均一
な膜厚となる。しかる後、半導体素子は樹脂封止
される。このような取付構造とすることにより従
来のようなスクラブ固定は不要となり作業は簡素
化される。
(g) 発明の効果 以上詳細に説明したように本発明によれば、均
一な膜厚で接着剤を塗布できるので従来の様な半
導体素子のスクラブは不要となり、作業能率が向
上する。
【図面の簡単な説明】
第1図はデイスペンス方式のダイボンデング装
置を示す構成図、第2図はリードフレームのダイ
ステージ上に導電性接着剤を塗布した従来例を示
す平面図、第3図はリードフレーム上に半導体素
子を接着固定した従来例を示す断面図、第4図は
本発明の一実施例に係るダイステージに凹状の窪
み、及び溝を設けたリードフレームを示す平面図
第5図、第6図は第4図のA−A′部を示す断面
図であり、第5図はダイステージ上に導電性接着
剤を塗布した状態を示す図、第6図は半導体素子
を取付けた状態を示す図である。図中11……リ
ードフレーム、12……ダイステージ、13……
溝、14……押え板、15……導電性接着剤、1
6……半導体素子、12a……凹状窪み。

Claims (1)

    【特許請求の範囲】
  1. 1 凹部及び、該凹部の周囲に部分的に接続され
    た溝が形成されたダイステージ上に、接着剤の吐
    出ノズルの先端に備えられ下面が平坦な押え板を
    押しあて、該押え板と吐出ノズルにより、該凹部
    を覆い、且つ、該溝を部分的に覆わない状態で該
    吐出ノズルから液体状の接着剤を吐出して、該凹
    部内に該接着剤を充填し、次に、該凹部内に充填
    された該接着剤に半導体素子を押圧して接着固定
    することを特徴とする半導体装置の製造方法。
JP58076537A 1983-04-30 1983-04-30 半導体装置の製造方法 Granted JPS59201433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58076537A JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58076537A JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59201433A JPS59201433A (ja) 1984-11-15
JPH0226377B2 true JPH0226377B2 (ja) 1990-06-08

Family

ID=13608014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58076537A Granted JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59201433A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511740U (ja) * 1991-07-23 1993-02-12 東洋電機製造株式会社 電圧抑制回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013848A1 (ja) * 2012-07-19 2014-01-23 日産自動車株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121461U (ja) * 1975-03-22 1976-10-01
JPS5684356U (ja) * 1979-11-29 1981-07-07
JPS5844858U (ja) * 1981-09-21 1983-03-25 日本電気株式会社 リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511740U (ja) * 1991-07-23 1993-02-12 東洋電機製造株式会社 電圧抑制回路

Also Published As

Publication number Publication date
JPS59201433A (ja) 1984-11-15

Similar Documents

Publication Publication Date Title
US6650019B2 (en) Method of making a semiconductor package including stacked semiconductor dies
US6340846B1 (en) Making semiconductor packages with stacked dies and reinforced wire bonds
US6458628B1 (en) Methods of encapsulating a semiconductor chip using a settable encapsulant
JP6041053B2 (ja) 半導体装置及びその製造方法
US20030137046A1 (en) Semiconductor device, method of fabricating the same, and printing mask
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JPH1070230A (ja) Loc用リードフレーム
JP2000082725A (ja) センタパッド型半導体パッケ―ジ素子の製造方法
JP2505068Y2 (ja) 半導体装置のパッケ―ジ構造
JPS59201433A (ja) 半導体装置の製造方法
JPS58182837A (ja) 樹脂封止半導体装置の製造方法
JPH0410447A (ja) Icチップ搭載基板
GB2179001A (en) Method of bonding using paste or non-dry film adhesives
JPH025534A (ja) ペースト塗布用ノズル及びペースト塗布方法
JP3520820B2 (ja) 接着剤の転写方法
JPS6047430A (ja) Lsiの樹脂封止方式
JPS6258655B2 (ja)
JPH0546270Y2 (ja)
JPH1140591A (ja) 半導体装置の製造方法及び半導体装置
JPS59201432A (ja) 半導体装置及びその製造方法
JPS612331A (ja) 半導体素子の樹脂封止方式
JPS63177430A (ja) 半導体装置の樹脂封止方法
TW495942B (en) Semiconductor packaging device of chip base with opening and its manufacturing method
JPH02238640A (ja) 半導体装置の製造方法