JPS59202502A - 自動レベル調整回路 - Google Patents
自動レベル調整回路Info
- Publication number
- JPS59202502A JPS59202502A JP7790583A JP7790583A JPS59202502A JP S59202502 A JPS59202502 A JP S59202502A JP 7790583 A JP7790583 A JP 7790583A JP 7790583 A JP7790583 A JP 7790583A JP S59202502 A JPS59202502 A JP S59202502A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- input signal
- amplifiers
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B7/00—Arrangements for obtaining smooth engagement or disengagement of automatic control
- G05B7/02—Arrangements for obtaining smooth engagement or disengagement of automatic control electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は自動レベル調整回路に係り、特に複数チャン
ネルの入力信号レベルの調整をするレベル調整回路に関
する。
ネルの入力信号レベルの調整をするレベル調整回路に関
する。
従来、複数チャンネルの入力信号のレベルを調整する場
合、各チャンネル毎に設けられた複数の増幅器に個別に
電子ボリューム回路を付加することによって、それぞれ
別個独立にレベル調整を行っている。このような回路に
よれば、レベル調整が各チャンネル毎に行われる利点が
あるが、同一のレベル調整をする場合には特性のばらつ
きによってチャンネル毎に調整レベルが異なる欠点があ
る。特に、各回路の特性を同一にすることは極めて困難
であり、調整レベルを均一化しようとすると、回路構成
が複雑化する欠点がある。
合、各チャンネル毎に設けられた複数の増幅器に個別に
電子ボリューム回路を付加することによって、それぞれ
別個独立にレベル調整を行っている。このような回路に
よれば、レベル調整が各チャンネル毎に行われる利点が
あるが、同一のレベル調整をする場合には特性のばらつ
きによってチャンネル毎に調整レベルが異なる欠点があ
る。特に、各回路の特性を同一にすることは極めて困難
であり、調整レベルを均一化しようとすると、回路構成
が複雑化する欠点がある。
この発明は、複数の入力信号のうちの最高レベルの入力
信号をピーク検波することにより、この検波出力を制御
信号としてそれぞれ入力信号のレベルを均一に調整可能
にし、その構成を簡略化した自動レベル調整回路の提供
を目的とする。
信号をピーク検波することにより、この検波出力を制御
信号としてそれぞれ入力信号のレベルを均一に調整可能
にし、その構成を簡略化した自動レベル調整回路の提供
を目的とする。
この発゛明は、2以上の入力信号のうち最高レベルの入
力信号を検波するピーク検波回路と・、このピーク検波
回路の検波出力に基づき各入力信号をレベル調整するボ
リューム回路とから構成したことを特徴とする。
力信号を検波するピーク検波回路と・、このピーク検波
回路の検波出力に基づき各入力信号をレベル調整するボ
リューム回路とから構成したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第1図はこの発明の自動レベル調整回路の実施例を示し
ている。図において、この自動レベル調整回路2は2以
上のチャンネル数に対応して複数の増幅器21.22・
・・2Nが設置され、各増幅器21.22・・・2Nは
差動増幅器で構成され、各増幅器21.22・・・2N
の非反転入力端子(+)には抵抗41.42・・・4N
を芥して入力端子61.62・・・6Nが形成され、各
入力端子61.62・・・6Nにはチャンネル毎に入力
信号が個別に与えられる。また、各増幅器21.22・
・・2Nの非反転入力端子(〜)はそれぞれ基準電位点
(GND)に接続されている。
ている。図において、この自動レベル調整回路2は2以
上のチャンネル数に対応して複数の増幅器21.22・
・・2Nが設置され、各増幅器21.22・・・2Nは
差動増幅器で構成され、各増幅器21.22・・・2N
の非反転入力端子(+)には抵抗41.42・・・4N
を芥して入力端子61.62・・・6Nが形成され、各
入力端子61.62・・・6Nにはチャンネル毎に入力
信号が個別に与えられる。また、各増幅器21.22・
・・2Nの非反転入力端子(〜)はそれぞれ基準電位点
(GND)に接続されている。
そして、各増幅器21.22・・・2Nの出力側には共
通のピーク検波回路8が設置され、各増幅出力はピーク
検波回路8によってピーク検波されるようになっている
。この場合、このピーク検波回路8は増幅器21.22
・・・2Nからの増幅出力のうちの最高レベルの入力信
号レベルによって制御され、その入力信号に基づく増幅
出力のピーク検波が行なえるように成っている。このピ
ーク検波回路8の出力側には、外部接続端子1゜が形成
されるとともに電子ボリューム回路12が接続されてい
る。外部接続端子1oと基準電位点との間には時定数回
路14が接地されている。この場合、時定数回路」4は
抵抗16及びコンデンサ18で構成されている。この時
定数回路18はピーク検波回路8の検波出力を平滑して
緩やかな直流レベルの変化に変換し、電子ボリューム回
路12の制御信号を形成する。
通のピーク検波回路8が設置され、各増幅出力はピーク
検波回路8によってピーク検波されるようになっている
。この場合、このピーク検波回路8は増幅器21.22
・・・2Nからの増幅出力のうちの最高レベルの入力信
号レベルによって制御され、その入力信号に基づく増幅
出力のピーク検波が行なえるように成っている。このピ
ーク検波回路8の出力側には、外部接続端子1゜が形成
されるとともに電子ボリューム回路12が接続されてい
る。外部接続端子1oと基準電位点との間には時定数回
路14が接地されている。この場合、時定数回路」4は
抵抗16及びコンデンサ18で構成されている。この時
定数回路18はピーク検波回路8の検波出力を平滑して
緩やかな直流レベルの変化に変換し、電子ボリューム回
路12の制御信号を形成する。
電子ボリューム回路12は複数の入力信号に対して共通
に設置され、前記ピーク検波回路8の検波出力を制御入
力とし、各入力端子61.62・・・6Nに与えられる
入力信号レベルの調整を均一な調整レベルによって行う
ように構成されている。
に設置され、前記ピーク検波回路8の検波出力を制御入
力とし、各入力端子61.62・・・6Nに与えられる
入力信号レベルの調整を均一な調整レベルによって行う
ように構成されている。
以上の構成に基づき、その動作を説明する。各入力端子
61.62・・・6Nにはチャンネル毎に入力信号が与
えられ、その人力信号ば増幅器2I、22・・・2Nに
よって個別に増幅され、ピーク検波回路8に与えられる
。この場合、各増幅器21.22・・・2Nは同一の増
幅利得に設定されていることから、各増幅器21.22
・・・2Nの増幅出力は入力信号レベルに対応している
。ピーク検波回路8はこれら増幅器21.22・・・2
Nの増幅出力のうち最高レベルの増幅出力のピーク検波
を行い、その外部接続端子1oに接続された時定数回路
14によって緩やかな直流変動レベルに変換され、この
制御入力によって電子ボリューム回路12は各入力端子
61.62・・・6Nに与えられる入力信号レベルを均
一に調整する。このように共通の電子ボリューム回路1
2によって各入力端子61,62・・・6Nに与えられ
る入力信号レベルを共通に調整することがら、従来のよ
うに個別にレベル調整した場合に比較し構成の簡略化と
、特性のばらつきによるレベル調整の不揃い等の不都合
を防止することができ、特性の安定したレベル調整が可
能になる。特に、単一の時定数回路14で全チャンネル
のアタック及びりカバリの時定数を設定できる。
61.62・・・6Nにはチャンネル毎に入力信号が与
えられ、その人力信号ば増幅器2I、22・・・2Nに
よって個別に増幅され、ピーク検波回路8に与えられる
。この場合、各増幅器21.22・・・2Nは同一の増
幅利得に設定されていることから、各増幅器21.22
・・・2Nの増幅出力は入力信号レベルに対応している
。ピーク検波回路8はこれら増幅器21.22・・・2
Nの増幅出力のうち最高レベルの増幅出力のピーク検波
を行い、その外部接続端子1oに接続された時定数回路
14によって緩やかな直流変動レベルに変換され、この
制御入力によって電子ボリューム回路12は各入力端子
61.62・・・6Nに与えられる入力信号レベルを均
一に調整する。このように共通の電子ボリューム回路1
2によって各入力端子61,62・・・6Nに与えられ
る入力信号レベルを共通に調整することがら、従来のよ
うに個別にレベル調整した場合に比較し構成の簡略化と
、特性のばらつきによるレベル調整の不揃い等の不都合
を防止することができ、特性の安定したレベル調整が可
能になる。特に、単一の時定数回路14で全チャンネル
のアタック及びりカバリの時定数を設定できる。
第2図は前記電子ボリューム回路12の具体的な回路を
示している。この実施例の場合、電子ボリューム回路1
2には各チャンネル毎にレベル調整用の増幅器121.
122・・・12Nを設置し、各増幅器121.122
・・・12Nのそれぞれの動作電流を共通の制御入力端
子30にピーク検波回路8からの制御入力を与えること
によって増幅利得を調整するようにしたものである。即
ち、増幅器121には差動増幅器32が設置され、ごの
差動増幅器32はエミッタを共通にしたトランジスタ3
4.36で構成され、各トランジスタ34.36のエミ
ッタと、基準電位点端子37が形成された基準電位ライ
ンとの間には動作電流制御用のトランジスタ38がエミ
ッタを基準電位点側にして接続され、このトランジスタ
38のベースに制御入力端子30が形成されている。ト
ランジスタ34のベースには電源端子50から駆動電圧
Vccが印加される電源ラインと基準電位ラインとの間
に接続した抵抗52.54の分圧点から一定のバイアス
が与えられている。この点によって設定されるバイアス
入力は、各増幅器122・・・12Nに共通に与えられ
るものである。
示している。この実施例の場合、電子ボリューム回路1
2には各チャンネル毎にレベル調整用の増幅器121.
122・・・12Nを設置し、各増幅器121.122
・・・12Nのそれぞれの動作電流を共通の制御入力端
子30にピーク検波回路8からの制御入力を与えること
によって増幅利得を調整するようにしたものである。即
ち、増幅器121には差動増幅器32が設置され、ごの
差動増幅器32はエミッタを共通にしたトランジスタ3
4.36で構成され、各トランジスタ34.36のエミ
ッタと、基準電位点端子37が形成された基準電位ライ
ンとの間には動作電流制御用のトランジスタ38がエミ
ッタを基準電位点側にして接続され、このトランジスタ
38のベースに制御入力端子30が形成されている。ト
ランジスタ34のベースには電源端子50から駆動電圧
Vccが印加される電源ラインと基準電位ラインとの間
に接続した抵抗52.54の分圧点から一定のバイアス
が与えられている。この点によって設定されるバイアス
入力は、各増幅器122・・・12Nに共通に与えられ
るものである。
また、トランジスタ34.36のコレクタと電源ライン
との間には、ベース・コレクタを共通にしてダイオード
として構成されたトランジスタ56、58がそれぞれ接
続され、トランジスタ56のベース・コレクタにはトラ
ンジスタ70のベースが接続され、トランジスタ58の
ベース・コレクタにはトランジスタ72のベースが接続
されている。
との間には、ベース・コレクタを共通にしてダイオード
として構成されたトランジスタ56、58がそれぞれ接
続され、トランジスタ56のベース・コレクタにはトラ
ンジスタ70のベースが接続され、トランジスタ58の
ベース・コレクタにはトランジスタ72のベースが接続
されている。
各トランジスタ70.72のエミッタは前記電源ライン
に共通に接続され、トランジスタ72のコレクタと基準
電位ラインとの間にはベース・コレクタを共通に接続し
たトランジスタ74が接続されるとともに、トランジス
タ70のコレクタと基準電位点との間にはトランジスタ
76が接続され、トランジスタ74のベース・コレクタ
とトランジスタ76のベースは共通に接続されている。
に共通に接続され、トランジスタ72のコレクタと基準
電位ラインとの間にはベース・コレクタを共通に接続し
たトランジスタ74が接続されるとともに、トランジス
タ70のコレクタと基準電位点との間にはトランジスタ
76が接続され、トランジスタ74のベース・コレクタ
とトランジスタ76のベースは共通に接続されている。
即ち、トランジスタ56とトランジスタ70、トランジ
スタ58とトランジスタ72、トランジスタ74とトラ
ンジスタ76はそれぞれ電流反転回路を構成し、各トラ
ンジスタ34.36のコレクタから取出される出力を合
成して取出すとともに、トランジスタ36のベースとト
ランジスタ70.76のコレクタを共通に接続すること
により、増幅器121は全帰還増幅器を構成している。
スタ58とトランジスタ72、トランジスタ74とトラ
ンジスタ76はそれぞれ電流反転回路を構成し、各トラ
ンジスタ34.36のコレクタから取出される出力を合
成して取出すとともに、トランジスタ36のベースとト
ランジスタ70.76のコレクタを共通に接続すること
により、増幅器121は全帰還増幅器を構成している。
そして、トランジスタ70.76のコレクタにはレベル
調整用の出力端子81が形成されている。
調整用の出力端子81が形成されている。
また、各増幅器122.123・・・12Nは増幅器1
21と同一に構成され、制御入力端子3゜から共通の制
御信号が与えられるとともにレベル調整用の出力端子8
2・・・8Nがそれぞれ形成されている。
21と同一に構成され、制御入力端子3゜から共通の制
御信号が与えられるとともにレベル調整用の出力端子8
2・・・8Nがそれぞれ形成されている。
このように電子ボリューム回路12を構成することによ
り、共通のレベル調整入力を制御入力端子30に与えて
、各増幅器121.122・・・12Nの利得を調整す
ることができ、各出力端子81.82・・・8Nに与え
られる入力端子61.62・ハロNがらの入カ信号しベ
ルで最高入カ信号しベルに応じたレベル調整を行うこと
ができる。しかも、各増幅器121.122・・・12
Nは半導体集積回路で構成することができるので、各特
性を均一にし、極めて安定したばらつきのないレベル調
整ができ、回路構成の簡略化を図ることができる。
り、共通のレベル調整入力を制御入力端子30に与えて
、各増幅器121.122・・・12Nの利得を調整す
ることができ、各出力端子81.82・・・8Nに与え
られる入力端子61.62・ハロNがらの入カ信号しベ
ルで最高入カ信号しベルに応じたレベル調整を行うこと
ができる。しかも、各増幅器121.122・・・12
Nは半導体集積回路で構成することができるので、各特
性を均一にし、極めて安定したばらつきのないレベル調
整ができ、回路構成の簡略化を図ることができる。
以上説明したようにこの発明によれば、複数の入力信号
を共通にレベル調整をすることができ、特性のばらつき
によるレベル調整の不均一化を防止できるとともに、回
路構成の簡略化を図ることができる。
を共通にレベル調整をすることができ、特性のばらつき
によるレベル調整の不均一化を防止できるとともに、回
路構成の簡略化を図ることができる。
m1図はこの発明の自動レベル調整回路の実施例を示す
回路図、第2図はその具体的回路を示す回路図である。 8・・・ピーク検波回路、12・・・電子ボリューム回
路。
回路図、第2図はその具体的回路を示す回路図である。 8・・・ピーク検波回路、12・・・電子ボリューム回
路。
Claims (1)
- 2以上の入力信号のうち最高レベルの入力信号を検波す
るピーク検波回路と、このピーク検波回路の検波出力に
基づき各入力信号をレベル調整するボリューム回路とか
ら構成したことを特徴とする自動レベル1周整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7790583A JPS59202502A (ja) | 1983-05-02 | 1983-05-02 | 自動レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7790583A JPS59202502A (ja) | 1983-05-02 | 1983-05-02 | 自動レベル調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202502A true JPS59202502A (ja) | 1984-11-16 |
| JPH0441363B2 JPH0441363B2 (ja) | 1992-07-08 |
Family
ID=13647086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7790583A Granted JPS59202502A (ja) | 1983-05-02 | 1983-05-02 | 自動レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202502A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212348A (en) * | 1975-07-16 | 1977-01-29 | Teijin Kakoshi Kk | Thread bunch slacken process |
-
1983
- 1983-05-02 JP JP7790583A patent/JPS59202502A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212348A (en) * | 1975-07-16 | 1977-01-29 | Teijin Kakoshi Kk | Thread bunch slacken process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441363B2 (ja) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403199A (en) | Gain control systems | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| US4255716A (en) | Automatic gain control circuit | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| US6218906B1 (en) | Amplifier circuit | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JPH0441363B2 (ja) | ||
| HK192096A (en) | Amplifier arrangement | |
| US4758798A (en) | Output amplifier | |
| JPH0514588Y2 (ja) | ||
| JP3342345B2 (ja) | 利得制御回路 | |
| JPH0265515A (ja) | レベル制御回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0417562B2 (ja) | ||
| JPH0442846B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JPH0535606B2 (ja) | ||
| US4620108A (en) | Means providing independently controlled superimposed AC and DC voltages | |
| JPS6228887B2 (ja) | ||
| JPS59191909A (ja) | 増幅回路 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 | |
| JPS6080311A (ja) | 増幅回路 | |
| JPH0352685B2 (ja) | ||
| JPH03249810A (ja) | トランジスタ電力増幅器 |