JPS59207683A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPS59207683A JPS59207683A JP58080832A JP8083283A JPS59207683A JP S59207683 A JPS59207683 A JP S59207683A JP 58080832 A JP58080832 A JP 58080832A JP 8083283 A JP8083283 A JP 8083283A JP S59207683 A JPS59207683 A JP S59207683A
- Authority
- JP
- Japan
- Prior art keywords
- power
- load
- printed circuit
- power supply
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プリント基板の内層を使って、プリント基板
上の論理素子に電源を供給する論理装置に係シ、特に高
電力を供給し、かつ装置内の電圧ばらつきを押え、安定
な装置動作を可能、。
上の論理素子に電源を供給する論理装置に係シ、特に高
電力を供給し、かつ装置内の電圧ばらつきを押え、安定
な装置動作を可能、。
にするプリント基板に関するものである。 ゛〔発明
の背景〕 従来のプリント基板で、電流量が大きく、同。
の背景〕 従来のプリント基板で、電流量が大きく、同。
−X源に対して複数の外層または内層で電流量。
供給する場合のプリント基板構成を第1図に示5す・
第1図において、IC,抵抗等の負荷4を、・プリント
基板1の上に半田付または、ソケットにて取付け、スル
ーホー5にて内層電源層6に。
基板1の上に半田付または、ソケットにて取付け、スル
ーホー5にて内層電源層6に。
接続する。一方電源は、電源装置からバスパー10また
はケーブルにて、プリント基板1の端部に。
はケーブルにて、プリント基板1の端部に。
設けられた給電パッド2に取付け、スルーホー。
ル5にて内層電源層3に接続する。第1図は、一つの電
源電圧に対して、内層電源層3を3層だけ使って、B−
Dの負荷4に′電源供給する例1゜であり、各負荷点で
3つの内層全てに接続する。。
源電圧に対して、内層電源層3を3層だけ使って、B−
Dの負荷4に′電源供給する例1゜であり、各負荷点で
3つの内層全てに接続する。。
この従来のプリント基板構成では、内層パターンが同一
となる利点があるが、負荷4の電力が大きく、電源電流
が大きくなってくると、給電パット2から負荷4までの
電圧降下が大きく、。
となる利点があるが、負荷4の電力が大きく、電源電流
が大きくなってくると、給電パット2から負荷4までの
電圧降下が大きく、。
なり、プリント板上の負荷点の電圧ばらつきが。
大きくなって、装置の安定動作マージンが著し゛く減少
する。第1図のプリント基板10等価回゛路會第3図(
a)に示す。いま、負荷B−Dの1!L流は谷々i(ト
)とし、給電パッド2のA点から負荷54のB点までの
内層電源層3の1層当りの抵抗を2 r(y□ 、負荷
4のB−0間、O−D間を各々r(xlとすると、各内
層電源層3に流れる電流値は第3図(a)のようになる
。
する。第1図のプリント基板10等価回゛路會第3図(
a)に示す。いま、負荷B−Dの1!L流は谷々i(ト
)とし、給電パッド2のA点から負荷54のB点までの
内層電源層3の1層当りの抵抗を2 r(y□ 、負荷
4のB−0間、O−D間を各々r(xlとすると、各内
層電源層3に流れる電流値は第3図(a)のようになる
。
ここで、給電パッド2のA点から負荷4の811)点ま
での電圧降下をVABとすると VAB −2ri 同様に負荷4のB−0団をVBc、0−D間を ・Vc
D とすると 2 、 1 。
での電圧降下をVABとすると VAB −2ri 同様に負荷4のB−0団をVBc、0−D間を ・Vc
D とすると 2 、 1 。
であシ、鵞荷4のB−D間ではVBD−−r++τ目−
riの電圧バッキとなり、負荷電流が増すと電圧ばらつ
きが大きくなって問題となってくる。
riの電圧バッキとなり、負荷電流が増すと電圧ばらつ
きが大きくなって問題となってくる。
本発明の目的は、太き々負荷電流でも、プリント基板内
の電圧ばらつきを小さくし、装置の゛安定動作マージン
を拡げることにある。 ′〔発明の概要〕 プリント基板の左右もしくは、上下の端部に給電パッド
を設け、外層もしくは内層全便って5プリント板上の負
荷に電源を供給する場行、プ・リント基板の中央、即ち
、給電パッドから遠く・なるに従って電圧降下が大きく
なる。
の電圧ばらつきを小さくし、装置の゛安定動作マージン
を拡げることにある。 ′〔発明の概要〕 プリント基板の左右もしくは、上下の端部に給電パッド
を設け、外層もしくは内層全便って5プリント板上の負
荷に電源を供給する場行、プ・リント基板の中央、即ち
、給電パッドから遠く・なるに従って電圧降下が大きく
なる。
このだめ、プリント基板の給電端子よシ遠い負荷には多
くの層数で電源を供給し、近い負荷にlt+は層数を減
らして、プリント基板内の電圧降下を一定値に近づける
ようにし、負荷点での電圧ばらつきを小さくするもので
ある 〔発明の実施例〕 第2図に、本発明の一実施例を示す。本図で14゜も第
1図の従来例と同じように、プリント基板1の端部に給
電パッド2を設け、スルーホール5によシ内層電源層乙
に接続し、B−Dの3つの負荷4に電源を供給する例で
ある。
くの層数で電源を供給し、近い負荷にlt+は層数を減
らして、プリント基板内の電圧降下を一定値に近づける
ようにし、負荷点での電圧ばらつきを小さくするもので
ある 〔発明の実施例〕 第2図に、本発明の一実施例を示す。本図で14゜も第
1図の従来例と同じように、プリント基板1の端部に給
電パッド2を設け、スルーホール5によシ内層電源層乙
に接続し、B−Dの3つの負荷4に電源を供給する例で
ある。
本発明では、第1図の従来例と異なシ、B点の負荷4に
は、1層の内層電源層3を接続し、0点は2層、D点の
負荷4は、5贋金ての電源。
は、1層の内層電源層3を接続し、0点は2層、D点の
負荷4は、5贋金ての電源。
層3と接続している。
第2図のプリント基板での内層に流れる電源。
電流を等価回路用いて示したのが第3図(b)であ5シ
、3つの各内層電源層に流れる電流値は、各・々、1.
29i、 0.96i10.75i (A)である、こ
れよp。
、3つの各内層電源層に流れる電流値は、各・々、1.
29i、 0.96i10.75i (A)である、こ
れよp。
給電パッド2と負荷4までの電圧降下は各々 ・VAB
−2,58ri VAc−2,88ri VAD−3
,Ori 。
−2,58ri VAc−2,88ri VAD−3
,Ori 。
であυ負荷4のB−D間では(5,0−2,58)四〇
、42+。
、42+。
riの電圧降下ばらつきとなり、第1図の従来。
構成プリント基板に対して42%と半減以下の電圧ばら
つきにすることが出来た。また、本実。
つきにすることが出来た。また、本実。
施?llけ、3つの負荷に対して、各々1層、2層2層
の内層接続とした単純な例であるが、給電1゜バット2
から負荷4までの抵抗値と各負荷4への給電層数をもう
少し詳しく計算し、最適給電化紫行えはもっと電圧ばら
つきが減少すること。
の内層接続とした単純な例であるが、給電1゜バット2
から負荷4までの抵抗値と各負荷4への給電層数をもう
少し詳しく計算し、最適給電化紫行えはもっと電圧ばら
つきが減少すること。
は明らかである。
なお1本実施例では、給電端から負荷までの、。
距離によって電源層数を変えたものであるが、゛電源パ
ターン幅、パターン厚を変えて電圧降下゛を一定に近づ
ける方法もある・ 〔発明の効果〕 本発明によシ、プリント基板の給電端子部か5ら負荷ま
での電圧降下を一定値に近づけること・が出来、負荷間
の電圧ばらつきを小さく押える・ことができるため、論
理装置の動作マージンを拡げることが可能となる。
ターン幅、パターン厚を変えて電圧降下゛を一定に近づ
ける方法もある・ 〔発明の効果〕 本発明によシ、プリント基板の給電端子部か5ら負荷ま
での電圧降下を一定値に近づけること・が出来、負荷間
の電圧ばらつきを小さく押える・ことができるため、論
理装置の動作マージンを拡げることが可能となる。
第1図は、従来プリント基板の断面図、第2゜図は本発
明の一実施例のプリント基板の断面図、第3図(a)は
、第1図のプリント基板の等価回路。 図、第3図中)は第2図基板の等価回路図である。 1・・・・・・プリント基板 、
。 2・・・・・・給電パッド 3・・・・・・内層′電源層 4・・・・・・負荷
明の一実施例のプリント基板の断面図、第3図(a)は
、第1図のプリント基板の等価回路。 図、第3図中)は第2図基板の等価回路図である。 1・・・・・・プリント基板 、
。 2・・・・・・給電パッド 3・・・・・・内層′電源層 4・・・・・・負荷
Claims (1)
- 【特許請求の範囲】 1、プリント基板の表面に半田付もしくは、ソケットに
よシ、■0または抵抗等の負荷を取付け5、そのプリン
ト基板の内1−よシ、負荷にt源を供・給する論理装置
において、基板上の複数の負荷に電源供給を行うために
複数の1源層を持ち、・その基板の周囲の端部に電源か
らの給tmを接・続し、内層電源層を経由して、基板上
の負荷に10電源を供給する時、端部の給電パッドから
負荷。 までの距離に応じて内層電源層との接続層数を。 変えるようにしたことを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58080832A JPS59207683A (ja) | 1983-05-11 | 1983-05-11 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58080832A JPS59207683A (ja) | 1983-05-11 | 1983-05-11 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59207683A true JPS59207683A (ja) | 1984-11-24 |
Family
ID=13729370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58080832A Pending JPS59207683A (ja) | 1983-05-11 | 1983-05-11 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59207683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213200A (ja) * | 1986-03-14 | 1987-09-19 | 株式会社日立製作所 | 印刷回路基板 |
| JP2018107307A (ja) * | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
-
1983
- 1983-05-11 JP JP58080832A patent/JPS59207683A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213200A (ja) * | 1986-03-14 | 1987-09-19 | 株式会社日立製作所 | 印刷回路基板 |
| JP2018107307A (ja) * | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984132A (en) | Multilayer wiring substrate | |
| US3591922A (en) | Fabrication of electrical solder joints using electrodeposited solder | |
| JP2002158420A (ja) | プリント基板の電源線および信号線の接続方法ならびに電気機器 | |
| JPS59207683A (ja) | プリント基板 | |
| US6181571B1 (en) | Printed-wiring board and electronic device having the same wiring board | |
| US6091608A (en) | Method and apparatus for simplified and compact component addition to a printed circuit board | |
| US5166867A (en) | Bus bar for a circuit board | |
| CN101730383B (zh) | 印刷电路板 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH0336791A (ja) | セラミック多層配線板 | |
| GB2078015A (en) | Double-sided printed circuit boards | |
| JPS62213200A (ja) | 印刷回路基板 | |
| US20250338405A1 (en) | Methods and systems for configuring conductive paths in a printed circuit board assembly (pcba) for enhanced power distribution | |
| JPH0691329B2 (ja) | 電源給電方式 | |
| JP2002289990A (ja) | プリント回路板 | |
| JPS6390190A (ja) | モジユ−ル実装構造 | |
| JPS61220498A (ja) | 多層印刷配線板 | |
| JPS5938059Y2 (ja) | 回路パツケ−ジ | |
| JPS6286894A (ja) | 印刷配線基板 | |
| JPH05152704A (ja) | 混成集積回路の実装方法 | |
| Lodder et al. | A Packaging Method for Thin-Film Microelectronic Systems | |
| JPS5897890A (ja) | プリント配線基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH03233991A (ja) | プリント配線板 | |
| JPS58178549A (ja) | 混成集積回路の抵抗形成方法 |