JPS58178549A - 混成集積回路の抵抗形成方法 - Google Patents
混成集積回路の抵抗形成方法Info
- Publication number
- JPS58178549A JPS58178549A JP57060386A JP6038682A JPS58178549A JP S58178549 A JPS58178549 A JP S58178549A JP 57060386 A JP57060386 A JP 57060386A JP 6038682 A JP6038682 A JP 6038682A JP S58178549 A JPS58178549 A JP S58178549A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- terminals
- resistors
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は混成集積回路の抵抗形成力法シニ関−「る。
混成集積回路で例えば第１図に示される高周波増幅モジ
ュールの抵抗（Ｒｍ）は一般Ｃ二第２図（二示されるよ
う４二、配線基板（ｌｌの上（二端子（２ＪＩ） 、
（２ｂ）が設けられ、この両端子間にはｌ：ＩＪ＠焼成
して形成された抵抗（Ｒ１）が挿入接続されている。な
お、上記抵抗（Ｒ１）の抵抗値はこの回路に一人される
抵抗値としては、回路６二用いられる例えはトランジス
タ、その他の電気的特性の予想されるばらつきに対処し
ても鍛大値４二形成されている。次（二上記抵抗（Ｒ１
）に並列４二接続するため（ニブイスクリートの抵抗＜
Ｒ冨）が上記端子（２ａＬ（２ｂ） に近接して形成さ
れたディスクリート抵抗端子（３ａＬ（３ｂ） ｌ二接
続されている。そして対応する端子（２１）と（３ｍ）
、また、端子（２ｂ）と（３ｂ）とを金属のワイヤま
たは金属のリボンを用いてはんだ接合して抵抗の並列抵
抗値を得ている。
ュールの抵抗（Ｒｍ）は一般Ｃ二第２図（二示されるよ
う４二、配線基板（ｌｌの上（二端子（２ＪＩ） 、
（２ｂ）が設けられ、この両端子間にはｌ：ＩＪ＠焼成
して形成された抵抗（Ｒ１）が挿入接続されている。な
お、上記抵抗（Ｒ１）の抵抗値はこの回路に一人される
抵抗値としては、回路６二用いられる例えはトランジス
タ、その他の電気的特性の予想されるばらつきに対処し
ても鍛大値４二形成されている。次（二上記抵抗（Ｒ１
）に並列４二接続するため（ニブイスクリートの抵抗＜
Ｒ冨）が上記端子（２ａＬ（２ｂ） に近接して形成さ
れたディスクリート抵抗端子（３ａＬ（３ｂ） ｌ二接
続されている。そして対応する端子（２１）と（３ｍ）
、また、端子（２ｂ）と（３ｂ）とを金属のワイヤま
たは金属のリボンを用いてはんだ接合して抵抗の並列抵
抗値を得ている。
〔背景！＆矯の間１点〕
背景技術の方法によれば抵抗（ｋｌｍ）の抵抗値を調整
するため４ニデイスクリ一ト抵抗体を必要とする上、接
続のための金属ワイヤ、または、金属すボン郷ｔ−要し
労力、時間がかかるなどの問題点がある。
するため４ニデイスクリ一ト抵抗体を必要とする上、接
続のための金属ワイヤ、または、金属すボン郷ｔ−要し
労力、時間がかかるなどの問題点がある。
この発明は叙上の背景技術の問題点を改良する混成集積
回路の抵抗形成方法を提供することを目的とする。
回路の抵抗形成方法を提供することを目的とする。
この発明の方法は、隣接して印刷焼付形成された複数の
抵抗体の端子間を充分近接させて形成し２、選択された
端子にはんだを盛ることにより端子間にはんだ架橋して
接続させること全特徴とする１、〔発明の実施例〕 この発明の１実施例を示す第３図において、−１゜線基
板（１）の上に端子（１２ｍ）、（１２ｂ）が設けられ
、この両端子間には印刷焼成して形成された抵抗（Ｒ１
）が挿入接続されている。上記抵抗（Ｒ１）は背景技術
の説明において述べたところと費わらないので１明を省
略する。次に、上記端子のうちの電力の端子（１２ｂ）
に接続して背景技術における抵抗（Ｒ１）の抵抗Ｉ［け
郷しい印刷焼付抵抗（〈）が設けられ、この他方は端子
Ｑ１が上記端子（１２ｍ）に０１〜０３閣の間隙に近接
させて形成する。よって抵抗（ＲＩ）に並列の抵抗（Ｒ
／）を並列挿入させるには端子（１２ｍ）と端子Ｈとに
はんだを盛れば内置間にはんだで架橋されて電気的接続
が得られる。なお、端子を形成する材質ＦｉＡｇ−Ｐｄ
合金または銅を用い、この露出面には予めはんだ層を被
覆させておく 叙上の方法は、例えば高周波増幅モジュールを安定動作
させるため、または増幅度を調整、選択するためのダン
ピング抵抗（ＲＦ回路に並列に挿入される）に用いられ
著効が認められている。
抵抗体の端子間を充分近接させて形成し２、選択された
端子にはんだを盛ることにより端子間にはんだ架橋して
接続させること全特徴とする１、〔発明の実施例〕 この発明の１実施例を示す第３図において、−１゜線基
板（１）の上に端子（１２ｍ）、（１２ｂ）が設けられ
、この両端子間には印刷焼成して形成された抵抗（Ｒ１
）が挿入接続されている。上記抵抗（Ｒ１）は背景技術
の説明において述べたところと費わらないので１明を省
略する。次に、上記端子のうちの電力の端子（１２ｂ）
に接続して背景技術における抵抗（Ｒ１）の抵抗Ｉ［け
郷しい印刷焼付抵抗（〈）が設けられ、この他方は端子
Ｑ１が上記端子（１２ｍ）に０１〜０３閣の間隙に近接
させて形成する。よって抵抗（ＲＩ）に並列の抵抗（Ｒ
／）を並列挿入させるには端子（１２ｍ）と端子Ｈとに
はんだを盛れば内置間にはんだで架橋されて電気的接続
が得られる。なお、端子を形成する材質ＦｉＡｇ−Ｐｄ
合金または銅を用い、この露出面には予めはんだ層を被
覆させておく 叙上の方法は、例えば高周波増幅モジュールを安定動作
させるため、または増幅度を調整、選択するためのダン
ピング抵抗（ＲＦ回路に並列に挿入される）に用いられ
著効が認められている。
この発明によれば、ディスクリート抵抗も端子間を接続
させるための接続部材も要せず、はんだを盛るだけの簡
単な操作で接続が達成できる。このため、操作が簡単で
・ある上に短時間に達成できるという形成方法上の顕著
な利点がある。就中高周波増幅モジュールを安定動作さ
せるためのダンピング抵抗に採用されて効果があり、さ
らに安定動作と増１ｍ＆は相反する傾向をもつので、使
用されるトランジスタ固有の増幅度ランクとその抵抗の
所要値を定めるが、安定度と増幅度に関する修理が容易
に行なえる利点もある。
させるための接続部材も要せず、はんだを盛るだけの簡
単な操作で接続が達成できる。このため、操作が簡単で
・ある上に短時間に達成できるという形成方法上の顕著
な利点がある。就中高周波増幅モジュールを安定動作さ
せるためのダンピング抵抗に採用されて効果があり、さ
らに安定動作と増１ｍ＆は相反する傾向をもつので、使
用されるトランジスタ固有の増幅度ランクとその抵抗の
所要値を定めるが、安定度と増幅度に関する修理が容易
に行なえる利点もある。
これについては第１図に示される該モジュールのトラン
ジスタ入力端子の入力インピーダンスをＺｏ、ダンピン
グ抵抗ｔＲｍ とすると、ＲＢがない場合に対する高周
波電力の減少度廿およそとなる。よって、例えばＺｏが
１０の場合、ＲＢが２００で０．９５、Ｒ，が５Ωで０
．８３となるように、使用されるトランジスタ固有の増
幅度ランクに応じてＲＢ ’ｒ選べば、骸モジュールの
増幅度分布の均一化および動作の安定化が図れるもので
ある。
ジスタ入力端子の入力インピーダンスをＺｏ、ダンピン
グ抵抗ｔＲｍ とすると、ＲＢがない場合に対する高周
波電力の減少度廿およそとなる。よって、例えばＺｏが
１０の場合、ＲＢが２００で０．９５、Ｒ，が５Ωで０
．８３となるように、使用されるトランジスタ固有の増
幅度ランクに応じてＲＢ ’ｒ選べば、骸モジュールの
増幅度分布の均一化および動作の安定化が図れるもので
ある。
第１図は集積回路の抵抗を説明するための回路図、第２
図は背景技術の抵抗形成方法を説明するための上面図、
第３図はｌ実施例の抵抗形成力法を説明するための上面
図である。 Ｒ１ｔＲ１＋Ｒ１抵抗 １２ｍ、１２ｂ、１３ 端子 代理人 弁理士 井 上 −男
図は背景技術の抵抗形成方法を説明するための上面図、
第３図はｌ実施例の抵抗形成力法を説明するための上面
図である。 Ｒ１ｔＲ１＋Ｒ１抵抗 １２ｍ、１２ｂ、１３ 端子 代理人 弁理士 井 上 −男
Claims (1)
- 【特許請求の範囲】 （１１混成集積回路の抵抗を複数の抵抗体を組合わせ接
続して形成するにあたり、隣接して印刷焼付形成された
複数の抵抗体の端子間を充分近接させて形成し、選択さ
れた端子にはんだを盛ること（二より端子間にはんだ架
橋して電気的に接続させることを特徴とする混成集積回
路の抵抗形成力法。 （２）端子をムｇ−Ｐｄ合金層または銅で形成すること
を特徴とする特許請求の範囲第１項記載の混成集積回路
の抵抗形成方法。 （３） 端子間の間隙を０．１〜０コシに設けること
を特徴とする特許請求の範囲第１ＪＪ４または第２項（
二紀岐の混成集積回路の抵抗形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57060386A JPS58178549A (ja) | 1982-04-13 | 1982-04-13 | 混成集積回路の抵抗形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57060386A JPS58178549A (ja) | 1982-04-13 | 1982-04-13 | 混成集積回路の抵抗形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178549A true JPS58178549A (ja) | 1983-10-19 |
Family
ID=13140650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57060386A Pending JPS58178549A (ja) | 1982-04-13 | 1982-04-13 | 混成集積回路の抵抗形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9803601B2 (en) | 2012-07-24 | 2017-10-31 | IHI Shibaura Machinery Corporation | Diesel engine |
-
1982
- 1982-04-13 JP JP57060386A patent/JPS58178549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9803601B2 (en) | 2012-07-24 | 2017-10-31 | IHI Shibaura Machinery Corporation | Diesel engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635761A (en) | Internal resistor termination in multi-chip module environments | |
| JP2021076518A (ja) | ひずみゲージ・モジュール | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH0234461B2 (ja) | ||
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JPS6386281A (ja) | コネクタ | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JPH02250392A (ja) | 配線基板の製造方法 | |
| JPH05109919A (ja) | 混成集積回路 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPS6396931A (ja) | 半導体装置 | |
| JPH1093215A (ja) | 電子部品搭載用基板 | |
| JPS61230351A (ja) | 混成集積回路 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS6240787A (ja) | 厚膜チツプ抵抗 | |
| JPS61232693A (ja) | 混成集積回路装置 | |
| JPS589395A (ja) | チツプ部品の取付方法 | |
| JPS60154592A (ja) | 回路基板 | |
| JPS6343391A (ja) | 厚膜回路基板 | |
| JPS6049693U (ja) | 厚膜回路基板 | |
| JPS62276814A (ja) | セラミツクコンデンサ |