JPS59208765A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS59208765A JPS59208765A JP58084327A JP8432783A JPS59208765A JP S59208765 A JPS59208765 A JP S59208765A JP 58084327 A JP58084327 A JP 58084327A JP 8432783 A JP8432783 A JP 8432783A JP S59208765 A JPS59208765 A JP S59208765A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrode conductor
- package
- main surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/461—Leadframes specially adapted for cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は中小電力用半導体装置に適した樹脂封止形パ
ッケージの改良に関するものである。
ッケージの改良に関するものである。
電子機器の小形化、平面高密度実装に適した中小電力半
導体装置用パッケージ、例えばコレクタ損失Ｐｃが５０
０ｍ Ｗ級のトランジスタ用として用いられてきたいわ
ゆる５ＯＴ−８９形パツケージは、開発当初のトランジ
スタ用のみならず、最近はサイリスタ、トライアック用
としてもその応用範囲が拡大してきた。
導体装置用パッケージ、例えばコレクタ損失Ｐｃが５０
０ｍ Ｗ級のトランジスタ用として用いられてきたいわ
ゆる５ＯＴ−８９形パツケージは、開発当初のトランジ
スタ用のみならず、最近はサイリスタ、トライアック用
としてもその応用範囲が拡大してきた。
第１図は上記ＥＩＯＴ−８９形パッケージの斜視図、第
２図はその裏面からみた外形斜視図で、０．７ｍｍ角の
小車力用サイリスタチップを装着した状態を示す。図に
おいて、（１）はサイリスタチップ、（２）はアノード
端子、（３）はカソード端子、（４）はゲート端子、（
５）はモールド樹脂で、サイリスタチップ（１）はポン
ディングパッド（２１ａ ）上にマウントされており、
ポンディングパッド（２１ａ）の裏面はヒートシンク（
２１ｂ）としてモールド樹脂（５）の外に露出している
。この構造のパッケージでは、各端子間の絶縁耐圧は樹
脂モールド後の近接端子間の距離、特にその沿面距離に
依存する。そして、この沿面距離は０．８ｍｍ程度しか
なく、更にこのパッケージをプリント基板に実装すると
固着用半田によって更に小さくなる。
２図はその裏面からみた外形斜視図で、０．７ｍｍ角の
小車力用サイリスタチップを装着した状態を示す。図に
おいて、（１）はサイリスタチップ、（２）はアノード
端子、（３）はカソード端子、（４）はゲート端子、（
５）はモールド樹脂で、サイリスタチップ（１）はポン
ディングパッド（２１ａ ）上にマウントされており、
ポンディングパッド（２１ａ）の裏面はヒートシンク（
２１ｂ）としてモールド樹脂（５）の外に露出している
。この構造のパッケージでは、各端子間の絶縁耐圧は樹
脂モールド後の近接端子間の距離、特にその沿面距離に
依存する。そして、この沿面距離は０．８ｍｍ程度しか
なく、更にこのパッケージをプリント基板に実装すると
固着用半田によって更に小さくなる。
しかも、サイリスクチップ（１）のサイズが１．２ｍｍ
角程度板上になると、従来の＋ｊ＠ １．６ｍｍのポン
ディングパッドｒｚ１ａ）ではチップ（１）の搭載が困
難になる。
角程度板上になると、従来の＋ｊ＠ １．６ｍｍのポン
ディングパッドｒｚ１ａ）ではチップ（１）の搭載が困
難になる。
それは、ボンディング時の位置ずれや、組立部材の寸法
誤差からチップ（１）がボンディングパラ）Ｔ２１ａ）
からはみ出すからである。
誤差からチップ（１）がボンディングパラ）Ｔ２１ａ）
からはみ出すからである。
第３図はこのようなサイズの大きいサイリスクチップを
マウントする場合の従来の形態を示し、第３図（ａ）
ｉＪ：その裏面図、第３図価）は第３図（ａ）のＩＩＩ
Ｂ−ＩＩＩ Ｂ線での断面図である。このようにポン
ディングパッド（２１ａ ） Ｃ従ってヒートシンク（
ｚｌｂ））］の幅Ｗを１．８ ｍｍ程ＩＷに拡大するこ
とによってサイリスタチップ（１）のマウントを確実に
することができるが、ヒートシン列２１１））とカソー
ド端子（３）およびゲート端子（４）との白面距離（図
示Ｄ）が短かくなり、絶縁耐圧の低下を招くという欠点
があった。
マウントする場合の従来の形態を示し、第３図（ａ）
ｉＪ：その裏面図、第３図価）は第３図（ａ）のＩＩＩ
Ｂ−ＩＩＩ Ｂ線での断面図である。このようにポン
ディングパッド（２１ａ ） Ｃ従ってヒートシンク（
ｚｌｂ））］の幅Ｗを１．８ ｍｍ程ＩＷに拡大するこ
とによってサイリスタチップ（１）のマウントを確実に
することができるが、ヒートシン列２１１））とカソー
ド端子（３）およびゲート端子（４）との白面距離（図
示Ｄ）が短かくなり、絶縁耐圧の低下を招くという欠点
があった。
この発明は以上のような点に鑑みて、なされたもので、
ポンディングパッド部の幅は広くしながらその裏面のモ
ールド樹脂から露出するヒートシンク部の幅を狭くして
、他の端子との沿面距離を大きくすることによって、絶
縁耐圧の大きい半導体装置用パッケージを提供するもの
である。
ポンディングパッド部の幅は広くしながらその裏面のモ
ールド樹脂から露出するヒートシンク部の幅を狭くして
、他の端子との沿面距離を大きくすることによって、絶
縁耐圧の大きい半導体装置用パッケージを提供するもの
である。
第４図はこの発明の一実施例についてサイリスタチップ
をマウントした状態を示し、第４図（ａ）はその裏面図
、第４図（ｂ）は第１図（ａ）のＩＶＢ −ＩＶＢ線で
ングパツド（２１ａ）側の主面では幅を広く、裏側のモ
ールド樹脂（５）から露出するヒートシンク（ｚｘｂ）
側の主面では幅を狭くし、しかもカソード端子（３）お
よびゲート端子（４）のこのヒートシンク（２１ｂ）に
最モ近因点（イ）、（ロ）から所要半径Ｒでヒートシン
ク（２１ｂ）部を切り欠くことによって、ヒートシンク
（２１ｂ）とカソード端子（３）およびゲート端子（４
）との間の沿面距離が犬さくなり、絶縁耐圧を大きくす
ることができる。更に、アノード端子のポンディングパ
ッド（２１ａ）側の而とヒートシンク（２１ｂ）側の面
との間の板ｊ卑の中火部では両側に広がシ、張り出し部
（２１ｃ）が形成されており、フレームとモールド（射
脂（５）との接合を確実ならしめ、接合面積を広くする
ことによって外部からの湿気の影響を極めて少なくして
いる。
をマウントした状態を示し、第４図（ａ）はその裏面図
、第４図（ｂ）は第１図（ａ）のＩＶＢ −ＩＶＢ線で
ングパツド（２１ａ）側の主面では幅を広く、裏側のモ
ールド樹脂（５）から露出するヒートシンク（ｚｘｂ）
側の主面では幅を狭くし、しかもカソード端子（３）お
よびゲート端子（４）のこのヒートシンク（２１ｂ）に
最モ近因点（イ）、（ロ）から所要半径Ｒでヒートシン
ク（２１ｂ）部を切り欠くことによって、ヒートシンク
（２１ｂ）とカソード端子（３）およびゲート端子（４
）との間の沿面距離が犬さくなり、絶縁耐圧を大きくす
ることができる。更に、アノード端子のポンディングパ
ッド（２１ａ）側の而とヒートシンク（２１ｂ）側の面
との間の板ｊ卑の中火部では両側に広がシ、張り出し部
（２１ｃ）が形成されており、フレームとモールド（射
脂（５）との接合を確実ならしめ、接合面積を広くする
ことによって外部からの湿気の影響を極めて少なくして
いる。
以上の実施例では１２ｍｍ角程度０小中電力用のサイリ
スタチップを装着する場合について説明したが、その他
の半導体素子を装着する場合にもこの発明は適用できる
。
スタチップを装着する場合について説明したが、その他
の半導体素子を装着する場合にもこの発明は適用できる
。
μ上説明したように、この発明では半導体素子をボンデ
イン／する金属導体のそのポンディングパッド側の主面
部の幅を広くシ、その裏面のモールド樹脂から露出する
ヒートシンク側の主面部の所要ｇ］Ｓを削り取って、他
の端子を構成する金属導体との沿面距離を大きくしたの
で、電流容量を小さくすることなく、耐圧の大きい半導
体装置を実現することができる。
イン／する金属導体のそのポンディングパッド側の主面
部の幅を広くシ、その裏面のモールド樹脂から露出する
ヒートシンク側の主面部の所要ｇ］Ｓを削り取って、他
の端子を構成する金属導体との沿面距離を大きくしたの
で、電流容量を小さくすることなく、耐圧の大きい半導
体装置を実現することができる。
第１図は従来の半導体装置用パッケージの一例を示す斜
視図、第２図はその従来例の裏面からみた斜視図、第３
図はこのような従来のパッケージにサイズの少し大きい
サイリスタチップをマウントする場合を示し、第３図（
ａ）はその裏面図、第３図（ｂ）は第３図（ａ）の■Ｂ
−１１ｉＢ線での部分断面図、第４図はこの発明の一
実施例について上述のサイリスタチップをマウントした
場合を示し、第４図（ａ）はその裏面図、第４図（ｂ）
は第４図（ａ）のＩＶＢ−■Ｂ勝でのｇＢ部分断面図あ
る。 図において、（１）はサイリスクチップ（半導体チップ
） 、（２）はアノード端子（第１の電極導体）、（２
１ａ）はポンディングパッド（第１の主面）、（２１ｂ
）はヒートシンク（第２の主面） 、（３）はカソード
端子（第２の電極導体）、（４）はゲート端子（第２の
電極導体） 、（５）は封止樹脂である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 第３図 （（１’） （６） １ａ 第４図 （１２） ｌ ノｌａ
視図、第２図はその従来例の裏面からみた斜視図、第３
図はこのような従来のパッケージにサイズの少し大きい
サイリスタチップをマウントする場合を示し、第３図（
ａ）はその裏面図、第３図（ｂ）は第３図（ａ）の■Ｂ
−１１ｉＢ線での部分断面図、第４図はこの発明の一
実施例について上述のサイリスタチップをマウントした
場合を示し、第４図（ａ）はその裏面図、第４図（ｂ）
は第４図（ａ）のＩＶＢ−■Ｂ勝でのｇＢ部分断面図あ
る。 図において、（１）はサイリスクチップ（半導体チップ
） 、（２）はアノード端子（第１の電極導体）、（２
１ａ）はポンディングパッド（第１の主面）、（２１ｂ
）はヒートシンク（第２の主面） 、（３）はカソード
端子（第２の電極導体）、（４）はゲート端子（第２の
電極導体） 、（５）は封止樹脂である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 第３図 （（１’） （６） １ａ 第４図 （１２） ｌ ノｌａ
Claims (1)
- （１） 半導体チップが第１の主面上に載置固着され
る第１の電極導体、この第１の電極導体と所定距離をお
いて設けられ上記半導体チップの所要個所に導体線で電
気的に接続される第２の電極導体、並びに、上記各電極
導体の外部回路との接続に必要な部分を除く部分、上記
半導体チップおよび上記導体線を封止する封止樹脂を備
え、上記第１の電極導体の第２の主面部が上記封止用の
樹脂から露出するように構成されたものにおいて、上記
第主面部の幅を小さくして、上記第１の電極導体と上記
＠２の電極導体との上記封止用の樹脂の外周面に沿う沿
面距離を大きくなるようにしたことを特徴とする半導体
装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084327A JPS59208765A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084327A JPS59208765A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208765A true JPS59208765A (ja) | 1984-11-27 |
Family
ID=13827415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58084327A Pending JPS59208765A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088446A (ja) * | 1995-05-25 | 1996-01-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH0832092A (ja) * | 1995-05-25 | 1996-02-02 | Rohm Co Ltd | 個別ダイオード装置 |
-
1983
- 1983-05-12 JP JP58084327A patent/JPS59208765A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088446A (ja) * | 1995-05-25 | 1996-01-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH0832092A (ja) * | 1995-05-25 | 1996-02-02 | Rohm Co Ltd | 個別ダイオード装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307465B1 (ko) | 파워모듈 | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| JP2000156460A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100248147B1 (ko) | 반도체패키지 및 그 실장용 소켓 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH06224369A (ja) | 半導体装置 | |
| JP3016049B2 (ja) | 半導体装置 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JPS62174963A (ja) | 電力変換装置の主回路 | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JPH01246857A (ja) | 半導体装置 | |
| CN121712330A (zh) | 半导体封装 | |
| JP2026070307A (ja) | 半導体装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH11219969A (ja) | 半導体装置 | |
| CN117080198A (zh) | 一种半导体功率模块及装置 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPS5844636Y2 (ja) | 混成集積回路装置 |