JPS59208A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテレビシロン伝送系に関し、特にテレビジョン
信号の利得制御回路に関する。

従来からテレビシロン伝送系では、フェーダ−レバーに
より映像信号を減衰させたり、二づの映像信号を混合さ
せたり、又二つの映像信号の画面転換等を行わせるため
に、フェーダ−レバーからの制御信号により利得を制御
する利得制御回路が用いられている。例えば、二つの映
像画面を同時に互いに逆に増減させて成る画面から別の
画面に時間的な傾斜を持たせて転換させるいわゆるデゾ
ルブ動作を行わせるためには、フェーダ−レバーの制御
信号により一方の映像信号を増大させ、他方の映ｌ信号
を減衰させるように利得制御回路を構成する。デゾルプ
動作の場合、画面転換させる両映像信号が同じ場合が混
合列の入れ換え等において多々あり、このような場合デ
ゾルブ動作により利得制御回路出力レベルか変動する。

すなわちいわゆるクロスフェード特性が悪い利得制御回
路があった。又、このような利得制御回路は回路構成に
よっては利得の変動等が生ずる欠点も有していた。これ
らの欠点を解決するため、利得制御回路の出力を利得制
御回路？構成する利得制御増巾器へ負帰還させることに
よりクロスフェード特性が良好でしかも利得変動が少な
い利得制御回路が考案され使用されて釆た。

第１図はクロスフェード特性が良好な従来の利得制御回
路の一例を示す回路図であり、入力端子１０１．１０２
には各々入力映像信号が供給される。

入力端子１０１はトランジスタ１０４のベースに、又入
力端子１０２はトランジスタ１１５のベースにそれぞれ
接続されている。トランジスタ１０４゜１０５と、トラ
ンジスタ１０８．１０９と、トランジスタ１１０，１１
１と、トランジスタ１１４，１１５と、トランジスタ１
１８，１１９と、トランジスタ１２０．１２１とはそれ
ぞれ差動回路を構成しておす、トランジスタ１０４．１
０５のエミッタはトランジスタ１０６のコレクタに、ト
ランジスタ１０８゜１０９のエミッタはトランジスタ１
０４のコレクタに、トランジスタ１１０．１１１のエミ
ッタはトランジスタ１０５のコレクタに、トランジスタ
１１４．１１５のエミッタはトランジスタ１１６のコレ
クタに、トランジスタ１１８，１１９のエミッタはトラ
ンジスタ１１４のコレクタに、トランジスタ１２０．１
２１のエミッタはトランジスタ１１５のコレクタにそれ
ぞれ接続されている。又トランジスタ１０６のエミッタ
は抵抗器１０７を介して、トランジスタ１１６のエミッ
タは抵抗器１１７を介してそれぞれ負電源に接続される
。トランジスタ１０６，１１６のベースは適当なバイア
ス電圧ＶＢに保たれている。又トランジスタ１０９，１
１０゜１１８．１２１のコレクタはそれぞれ正電源に接
・続される。一方トランジスタ１０８，１２０のコレク
タは抵抗器１１２？介して、トランジスタ１１１゜１１
９のコレクタは抵抗器１１３を介してそれぞれ正電源に
接続される。トランジスタ１０９．１１０　。

１１９．１２０のベースは各々接続され、適当なバイア
ス覗圧ＶＲＦｉＦ　に保たれる。一方トランジスタ１０
８．１１１，１１８．１２１のベースは各々接続され、
制御電圧入力端子１０３に接続されている。

又トランジスタ１０８，１２０のコレクタはトランジス
タ１２２のベースに、トランジスタ１１１゜１１９のコ
レクタはトランジスタ１２３のベースにそれぞれ接読さ
れている。トランジスタ１２２゜１２３ｔｊ：差動回路
全構成しており、トランジスタ１２２．１２３のエミッ
タは抵抗器１２４　ｋ介して正電源に接続されている。

又トランジスタ１２２゜１２３のコレクタはそれぞれ抵
抗器１２５，１２６を介して負電源に接続される。又ト
ランジスタ１２２のコレクタはトランジスタ１２７のベ
ースにも接続されている。トランジスタ１２７のエミッ
タは抵抗器１２８を介して正電源に、トランジスタ１２
７のコレクタは負電源に接続されている。

又トランジスタ１２７のエミッタは出力端子１２９とト
ランジスタ１０５，１１４のベースにそれぞれ接続され
ている。

本図において、トランジスタ１０４〜１１１までか第一
の利得制御部をトランジスタ１１４〜１２１か第二の利
得制御部を各々抵抗１１２．１１３を共通負荷として構
成し、トランジスタ１２２，１２３゜１２７までか増幅
器を構成している。いま制御電圧入力端子１０３の入力
電圧かバイアス電１圧ＶＲｇＦより高いとトランジスタ
１０８，１１１，１１８．１１２１かそれぞれ導通にな
るから信号入力端子１０１　より供給された映像信号が
゛、又制御電゛圧入力端子１０３の入力電圧がバイアス
電圧Ｖ　ＲｇＦより低いとトランジスタ１０９，１１０
，１１９，１２０がそれぞれ導通となるから信号入力端
子１０２より供給された映像信号か゛、又制御電圧入力
端子１０３の入力電圧がバイアス電圧Ｖ　ＲＥＦ近辺に
なると両映隊信号が混合された形で各々トランジスタ１
０８，１２０及びトランジスタ１１１，１１９のコレク
タより取り出され、トランジスタ１２２，１２３のベー
スに入力され増幅される。増幅された映像信号はトラン
ジスタ１２７のエミッタに現れ、出力端子１２９より出
力されると同時にトランジスタ１０５，１１４のベース
に１００％負帰還される。

このため、この利得制御回路の利得は、第一の利得制御
部の利得ｔＧ１．第１．利得制御部の利得’ｔＧ２とす
れば、常に０１十０２＝一定（ｉｏｏ％）となり、制御
電圧入力端子１０３の電圧１０〜１００％変化させたと
きこの制御Ｉｉｌ！圧の比率でＧｌ、Ｇ２は決定される
が、総合利得は一定と、なる。従って。

信号入力端子１０１及び１０２に各々同じ映像信号金回
じレベルで加えたときは制御電圧入力端子１０３の電圧
１０〜１００％変化させる、即ちゲゾルブ動作をさせて
も出力端子１２９の映像信号は常に一定レベルに保たれ
良好なりロスフェード苛性及び利得変動特性が得られる
。

かかる利得制御回路においてはクロスフェード特性は良
好となるが、一方総合利得Ｇｔ　−１−０２は常に一定
となるためＧ１十０２を所定値（１００％）以上即ち両
映像信号に対する利得を独立に制御して混合させること
ができない欠点を有していた。

放送局等において、両映像信号を混合加算させる効果を
得る場合、両映像信号の和レベルを一定にする混合（ク
ロスフェード特性が良好なデゾルプ混合）だけでなく、
両信号に対応するフェーダ−レノや−に応じてそれぞれ
独立に両信号を増幅し、画壇幅信号をそのまま加算する
方式の混合（以下、加算混合という）がしばしば必要と
され、前述した従来の利得制御回路ではこれらの要求に
対処できない欠点を有していた。

本発明の目的は、クロスフェード特性が良好なテゾルプ
混合ができ、しかも必要に応じ加算混合も可能な利得制
御回路の提供にある。

本発明による利得制御回路は、第１及び第２の入力端子
に受けた信号それぞれに対する利得の比が制御電圧に応
じた値にｔあようにこれら両信号を増幅する回路と、こ
れら増幅した両信号を混合する回路と　この混合回路出
力を前記増幅回路に導くことによりこの増幅回路におけ
る前記利得それぞれの和才一定にする負帰還回路とをそ
れぞれ備える第１及び第２の回路と、この第１の回路の
前記第２の入力端子に加える信号を前記第２の回路の一
方の入力端子に受けた信号又は予め定め危所定電圧のい
ずれかに選択する手段と、この選択手段が前記第２の回
路の前記一方の入力端子に受けた信号全選択していると
きは前記第１の回路の混合回路出力？出力端子に導くと
ともに、その１選択手段が前記予め定めた所定電圧を選
択しているときは前記第１及び第２の回路それぞれの前
記混合回路出力を混合して出力端子に導ズ手段とを有し
て構成される。

以下図面ヲ診照して本発明の詳細な説明する。

第２図は本発明の一実施例を示す構成図であり。

第一の映像信号入力端子１．第一の制御電圧入力端子２
％第二の映像信号入力端子３．第二の制御電圧入力端子
４．第一の映像信号と第二の映像信号を第一の制御電圧
により利得制御する第一の回路５．第二の映像信号全第
二の制御電圧により利得制御する第二の回路６．第一の
回路５および第一二の回路６の出力を混合する抵抗器７
および８゜混合動作がデゾルグ混合のときは第一の回路
により第−及び第二の映像信号を第一の制御電圧で利は
第−及び第二の映像信号を第−及び第二の制御電圧によ
り第−及び第二の回路５．６で各々利得制御した後混合
するように切替える切替回路９および１０、デゾルグ混
合のときに加算混合のときと同じ総合利得？設定する抵
抗器１１、出力端子１２から構成されている。

第一および第二の回路５，６は例えば第１図の如く、外
部からの制御信号に応じて二つの信号が互いに逆に増減
される如く利得が変る利得制御増幅器とこの利得制御増
幅器の出力を受ける出力増幅器とを具備し、出力増幅器
の出力を利得制御増幅器へ負帰還し、クロスフェード特
性を良好ならしめるように構成される。ここで第１及び
第２の回路５，６のａは第１図の信号入力端子１０１に
。

同じくｂは入力端子１０２に、Ｃは制６１１を圧入力端
子１０３に、ｄは出力端子１２９にそれぞれ対応してい
る。切替回路９及び１ｏは連動動作しデゾルデ混合で各
々に一１間が接続され、加算混合で各々に−ｍ間が接続
される。従って、デゾルグ混合回路５のａおよびｂに入
力され、制御電圧入力端子２からの制御電圧でクロスフ
ェード特性の良好な利得制御がなされ、抵抗器７を経て
出力端子１２から送出される。ここで抵抗器１１はデゾ
ルブ混合のときに出力端子１２に接続され、総合利得を
加算混合時の利得に合せるための抵抗器で１片側は第−
及び第２の回路５．６のｄ端子のＤＣ電位に設定する。

又、第二の回路６の入力端子ｂＶｉ適当なバイアス電圧
ＶＲＥＦ　　に保たれる。一方加算混合動作のときは第
一の映像信号は第一の回路５のａに、第二の映摩信号は
第二の回路６のａにそれぞれ接続され、制御電圧入力端
子２及び４からの制御電圧により各々独立に利得制御が
なされ、抵抗器７及び８により混合され出力端子１２よ
Ｖ送出される。このとき第−及び第二の回路５，６の入
力端子すは適当なバイアス電圧ＶＲＥＦ　Ｖｃ保た篩。

このように構成されているから、フェーダ−レバーによ
る二つの映像信号の混合、画面転換等の際、デゾルブ混
合または加算混合のいずれか一方の選択に応じて切替回
路９および１０を切替えることにより、デゾルプ混合の
ときはクロスフェード特性が良好な混合が行え、加算混
合のときは両映像信号をそれぞれ独立に利得制御して両
信号を加算し混合させうる。

以上詳細に説明したように１本発明によれば、クロスフ
ェード特性が良好なデゾルプ混合ができ。

しかも必要に応じ加算混合も可能な利得制御回路が得ら
れる。

【図面の簡単な説明】

第１図は従来の利得制御回路を示す回路図、第２図は本
発明の一実施例？示す構成図である。 １０１．１０２・・・・・・映像信号入力端子、１０３
・・・・・・制御電圧入力端子、１０４，１０５，１０
６，１０８゜１０９．１１０，１１１，１１４，１１５
，１１６゜１１８．１１９，１２０，１２１，１２２，
１２３゜１２９・・・・・・トランジスタ、１０７，１
１２，１１３゜１１７．１２４，１２５，１２６．１２
８・・・・・・抵抗器。 １２９・・・・・・映像信号出力端子、１，３・・・・
・・映像信号入力端子、２，４・・・・・・制御電圧入
力端子、５・・・・・・第１の回路、６・・・・・・第
２の回路、７，８．１１・・・・・・抵抗器、９．１０
・・・・・・切替回路、１２・・・・・・映像信号出力
端子。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 第１及び第２の入力端子に受けた信・号それぞれに対す
   、ρ利得の比が制御電圧に応じた値になるようにこれら
   両信号を増幅する回路と　これら増幅した両信号を混合
   する回路と、この混合回路出力を前記増幅回路に導くこ
   とによりこの増幅回路における前記利得それぞれの和を
   一定にする負帰還回路とをそれぞれ備える第１及び第２
   の回路と、この第１の回路の前記第２の入力端子に加え
   る信号ｔｌ−前記第２の回路の一方の入力端子に受けた
   信号又は予め定め７ｃｒ９ｒ定電圧のいずれかに選択す
   る手段と、この選択手段が前記＠２０回路の前記一方の
   入力端子に受けた信号を選択しているときは前記第１の
   回路の混合回路出力を出力端子に導くとともに、その選
   択手段が前記予め定めた所定電圧全選択しているときは
   前記第１及び第２の回路それぞれの前記混合回路出力を
   混合して出力端子に導く手段とを有する利得制御回路。