JPS59211265A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS59211265A JPS59211265A JP58086063A JP8606383A JPS59211265A JP S59211265 A JPS59211265 A JP S59211265A JP 58086063 A JP58086063 A JP 58086063A JP 8606383 A JP8606383 A JP 8606383A JP S59211265 A JPS59211265 A JP S59211265A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- impurity concentration
- base layer
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、エミッタ・ペース接合にヘテロ接合を用いた
バイポーラトランジスタに関する。
バイポーラトランジスタに関する。
従来のバイポーラトランジスタは、エミッタ、ペースお
よびコレクタの各層に同一半導体材料を用いたｎｐｎ又
はｐｎｐ構造となっている。この場合、エミッタ接合、
コレクタ接合共にホモ接合である。
よびコレクタの各層に同一半導体材料を用いたｎｐｎ又
はｐｎｐ構造となっている。この場合、エミッタ接合、
コレクタ接合共にホモ接合である。
最近、エミッタ接合、コレクタ接合の一方又は両方をヘ
テロ接合としたバイポーラトランジスタが注目され、研
究開発の対象となｐつつある。ヘテロ接合バイポーラト
ランジスタのひとつの利点は、エミツタ層をベース層よ
り バンドギャップの広い半導体材料で構成することに
よシ、・エミッタ注入効率を高めることができることに
ある。エミツタ層とベース層のバンドギャップの差によ
υ、エミッタ接合に順方向バイアスしたときにエミッタ
からペースへのキャリア注入が容易におこるのに対し、
ペースからエミッタへのキャリア注入が抑制されるから
である。
テロ接合としたバイポーラトランジスタが注目され、研
究開発の対象となｐつつある。ヘテロ接合バイポーラト
ランジスタのひとつの利点は、エミツタ層をベース層よ
り バンドギャップの広い半導体材料で構成することに
よシ、・エミッタ注入効率を高めることができることに
ある。エミツタ層とベース層のバンドギャップの差によ
υ、エミッタ接合に順方向バイアスしたときにエミッタ
からペースへのキャリア注入が容易におこるのに対し、
ペースからエミッタへのキャリア注入が抑制されるから
である。
従って通常のホモ接合バイポーラトランジスタに比べて
高い電流利得を得ることができる。
高い電流利得を得ることができる。
このようなヘテロ接合バイポーラトランジスタは、その
基本概念は古くから知られておシ、最近においてもいく
つかの発表例がある。エミッタ接合にヘテロ接合を用い
た場合の従来の基本構造を示すと第１図の如くである。
基本概念は古くから知られておシ、最近においてもいく
つかの発表例がある。エミッタ接合にヘテロ接合を用い
た場合の従来の基本構造を示すと第１図の如くである。
図はＧａＡｓ−ＧａＡｔＡｓ系を用いた例で、ｎ型Ｇａ
Ａｓ基板１を用い、この上にｎ型ＧａＡｓコレクタ層２
、ｐ型ＧａＡｓペース層３、ｎ型Ｇａ １− ｘＡｔＸ
Ａ ａエミツタ層４を順次積層した構造となっている。
Ａｓ基板１を用い、この上にｎ型ＧａＡｓコレクタ層２
、ｐ型ＧａＡｓペース層３、ｎ型Ｇａ １− ｘＡｔＸ
Ａ ａエミツタ層４を順次積層した構造となっている。
５はコレクタ電極、６はペース電極、７はエミッタ電極
である。エミツタ層４は、エミッタ電極７側を高不純物
濃度（ｎ）の第一エミツタ層４里によ多構成し、ペース
層３側をこれよシ低不純物濃度（ｎ−）の第二エミツタ
層４２によ多構成している。従来発表されている多くの
ものは、第二エミツタ層４２に十分な厚みを持たせてい
る点で共通している。このように、エミツタ層を高不純
物濃度層と低不純物濃度の二層構造とし、かつ低不純物
濃度の第二エミツタ層の厚みを十分大きくする理由は、
エミッタ接合容量ＣＪＥ ”小さくしてスイッチング速
度の向上を図るためであるとされている（例えばｓ Ｈ
，Ｋｒｏｅｍｅｒ・”Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ
Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ａｎ
ｄＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ”＊ Ｐ
ｒｏ ｃ、 Ｉ ＥＥＥ ＋ Ｖｏ ｌ。
である。エミツタ層４は、エミッタ電極７側を高不純物
濃度（ｎ）の第一エミツタ層４里によ多構成し、ペース
層３側をこれよシ低不純物濃度（ｎ−）の第二エミツタ
層４２によ多構成している。従来発表されている多くの
ものは、第二エミツタ層４２に十分な厚みを持たせてい
る点で共通している。このように、エミツタ層を高不純
物濃度層と低不純物濃度の二層構造とし、かつ低不純物
濃度の第二エミツタ層の厚みを十分大きくする理由は、
エミッタ接合容量ＣＪＥ ”小さくしてスイッチング速
度の向上を図るためであるとされている（例えばｓ Ｈ
，Ｋｒｏｅｍｅｒ・”Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ
Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ａｎ
ｄＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ”＊ Ｐ
ｒｏ ｃ、 Ｉ ＥＥＥ ＋ Ｖｏ ｌ。
７０ 、Ａｌ 、 ＰＰ。１３−２５ 、 Ｊａｎｕａ
ｒｙ １９８２ ）。事実不純物濃度が接合面を境とし
て大幅に異なる片側階段接合において、低不純物濃度層
の厚みが十分大きい場合、その接合容量ＣＪＥが低不純
物濃度層の不純物濃度Ｎ１釧いて 入 ＣＪ］ｉｉ ” ＮＥ” と表わされることに周知のとおりである。
ｒｙ １９８２ ）。事実不純物濃度が接合面を境とし
て大幅に異なる片側階段接合において、低不純物濃度層
の厚みが十分大きい場合、その接合容量ＣＪＥが低不純
物濃度層の不純物濃度Ｎ１釧いて 入 ＣＪ］ｉｉ ” ＮＥ” と表わされることに周知のとおりである。
ここで以下の議論を明確にするため、トランジスタのス
イッチング速度という概念を明確にしておく。一般にト
ランジスタのヌイッチング動作にはターンオンとターン
オフとがあシ、ターンオン時間ｔ とクーンオフ時間ｔ
−ｏｆｆ’平均ｎ した伝播遅延時間ｔｐ、をスイッチング速度の基準とす
る。ターンオン時間ｔ。ｎは出力電流がＯ係から５０％
まで立上る時間、ターンオフ時間ｔｏｆｆは出力電流が
１００％から５０％まで降下する時間とする。以上の関
係を第２図に示す。
イッチング速度という概念を明確にしておく。一般にト
ランジスタのヌイッチング動作にはターンオンとターン
オフとがあシ、ターンオン時間ｔ とクーンオフ時間ｔ
−ｏｆｆ’平均ｎ した伝播遅延時間ｔｐ、をスイッチング速度の基準とす
る。ターンオン時間ｔ。ｎは出力電流がＯ係から５０％
まで立上る時間、ターンオフ時間ｔｏｆｆは出力電流が
１００％から５０％まで降下する時間とする。以上の関
係を第２図に示す。
本発明者らはこの程、第１図に示すようなヘテロ接合バ
イポーラトラ、ンジスタについて、各層の厚み、不純物
濃度とスイッチング速度の関係を数値解析モデルにより
詳細に検討した（例えば、倉出、「バイポーラトランジ
スタの動作理論」昭和５５年近代科学社、Ｍ、 Ｋｕｒ
ａｔａ 。
イポーラトラ、ンジスタについて、各層の厚み、不純物
濃度とスイッチング速度の関係を数値解析モデルにより
詳細に検討した（例えば、倉出、「バイポーラトランジ
スタの動作理論」昭和５５年近代科学社、Ｍ、 Ｋｕｒ
ａｔａ 。
ＮｕｍｅｒＩｃａｌ Ａｎａｌｙｓｉｓ ｆｏｒ Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅｓ”＋ １９８２
＋ Ｌｅｘｉｎｇｔｏｎ Ｂｏｏｋｇ ＊ Ｄ、 Ｃ
。
ｍ１ｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅｓ”＋ １９８２
＋ Ｌｅｘｉｎｇｔｏｎ Ｂｏｏｋｇ ＊ Ｄ、 Ｃ
。
Ｈｅａｔｈ ａｎｄ Ｃｏｍｐａｎｙ、等）。その結果
、従来説とは相反する結論が得、られた。即ち数値解析
モデルによれば、従来例のように低不純物濃度の厚い第
二エミツタ層をもつトランジスタ（以下タイプＡと呼ぶ
）のスイッチング速度は、このような第二エミツタ層を
もたずエミッタが高不純物濃度層一層のみからなるトラ
ンジスタ（以下クイズＢと呼ぶ）のそれに比べて大幅に
劣っている。その解析結果を第１表に示す。
、従来説とは相反する結論が得、られた。即ち数値解析
モデルによれば、従来例のように低不純物濃度の厚い第
二エミツタ層をもつトランジスタ（以下タイプＡと呼ぶ
）のスイッチング速度は、このような第二エミツタ層を
もたずエミッタが高不純物濃度層一層のみからなるトラ
ンジスタ（以下クイズＢと呼ぶ）のそれに比べて大幅に
劣っている。その解析結果を第１表に示す。
この数値解析に与えた条件は、第３図の回路において、
コレクタ電源ｇｃ−＝ｚ（ｖ）、負荷抵抗ＲＬ＝２００
［Ω〕、トランジスタＱをオフにする入力信号電圧Ｖ。
コレクタ電源ｇｃ−＝ｚ（ｖ）、負荷抵抗ＲＬ＝２００
［Ω〕、トランジスタＱをオフにする入力信号電圧Ｖ。
ｆｆ−〇、５〔ｖ〕、オンにする入力信号電圧Ｖ。ｎは
表に示す値である。またタイプＡでは、第二エミツタ層
が不純物濃度Ｎ ＝３Ｘ１０１６ロ 、その厚みω＝１
μｍである。第１表のＪＰ、。
表に示す値である。またタイプＡでは、第二エミツタ層
が不純物濃度Ｎ ＝３Ｘ１０１６ロ 、その厚みω＝１
μｍである。第１表のＪＰ、。
Ｊｃｌｌ′ｉそれぞれエミッタ、コレクタの電流密度で
ある。
ある。
このように従来の常識と相反する結果となった理由は次
のとおりである。一般にバイポーラトランジスタを高速
でスイッチング動作させるには、エミッタ、コレクタ各
電流密度ヲ１０３〜１０’Ａ／ｃｍ２ないしこれ以上の
値に設定する必要がある。このことはバイポーラ論理集
積回路の実例や数値解析モデルを用いた解析結果から明
らかである。タイ７６Ａのように低不純物濃度の厚い第
二エミツタ層をもつ場合、タイプＢに比べてエミッタか
らペースへのキャリア供給能力が低いため、所定のエミ
ッタおよびコレクタ電流密度を得るためには、エミッタ
・ベース間接合に深いｌ１ｌｆｉ方向バイアス電圧を印
加しなければならない。このような動作条件では、上記
の厚い第二エミツタ層およびコレクタ層に過剰キャリア
が蓄積され、ターンオフ時間が増大して伝播遅延時間が
増大する結果となるのである。
のとおりである。一般にバイポーラトランジスタを高速
でスイッチング動作させるには、エミッタ、コレクタ各
電流密度ヲ１０３〜１０’Ａ／ｃｍ２ないしこれ以上の
値に設定する必要がある。このことはバイポーラ論理集
積回路の実例や数値解析モデルを用いた解析結果から明
らかである。タイ７６Ａのように低不純物濃度の厚い第
二エミツタ層をもつ場合、タイプＢに比べてエミッタか
らペースへのキャリア供給能力が低いため、所定のエミ
ッタおよびコレクタ電流密度を得るためには、エミッタ
・ベース間接合に深いｌ１ｌｆｉ方向バイアス電圧を印
加しなければならない。このような動作条件では、上記
の厚い第二エミツタ層およびコレクタ層に過剰キャリア
が蓄積され、ターンオフ時間が増大して伝播遅延時間が
増大する結果となるのである。
以上の結果に’９約すれば、エミッタ接合容量ＣＪＰ、
はタイプＡの方がタイプＢよシ小さいにも拘らず、スイ
ッチング速度はタイプＢの方が優れているということで
ある。これハ、トランジスタのスイッチング速度を決め
る要因として、エミッタ接合容量Ｃ，Ｅだけでなく、全
エミッタ容１ｃＥ＝Ｃ，。十ＣＤＦ、”考慮しなければ
ならないことを意味する。ＣＤＦ、は過剰キャリア蓄積
量によって決まるエミッタ拡散容量として知られている
ものである。そして従来のへテロ接合バイポーラトラン
ジスタでは、低不純物８度の厚い一第二エミッタ層を設
けているためにＣＤＩがＣＪＫに比べてはるかに大きく
、ＣＪＦ、を小さくしたことによるスイッチング速度へ
の影響がＣＤＩのそれにかくれて全く観測されないので
ある。
はタイプＡの方がタイプＢよシ小さいにも拘らず、スイ
ッチング速度はタイプＢの方が優れているということで
ある。これハ、トランジスタのスイッチング速度を決め
る要因として、エミッタ接合容量Ｃ，Ｅだけでなく、全
エミッタ容１ｃＥ＝Ｃ，。十ＣＤＦ、”考慮しなければ
ならないことを意味する。ＣＤＦ、は過剰キャリア蓄積
量によって決まるエミッタ拡散容量として知られている
ものである。そして従来のへテロ接合バイポーラトラン
ジスタでは、低不純物８度の厚い一第二エミッタ層を設
けているためにＣＤＩがＣＪＫに比べてはるかに大きく
、ＣＪＦ、を小さくしたことによるスイッチング速度へ
の影響がＣＤＩのそれにかくれて全く観測されないので
ある。
以上によシ、スイッチング速度の点ではタイ７’Ａよシ
もタイプＢを採用した方が有利であることが明らかとな
りた。ところが、タイプＢｉｔ：高不純物濃度のエミツ
タ層が直接ペース層と接合を形成しているため、エミッ
タ接合の降服電圧が非常に低いという難点がある。通常
のｐｎ接合での降服の主要因はアバランシェ現象である
が、アバランシェ現象を回避できたとしてもトンネル効
果による降服がある。特にヘテロ接合の場合、トンネル
効果に基づく電流はキャリアの・ぐノド間直接遷移にょ
シ決まる成分に加えて、ヘテロ接合界面に多数存在する
界面準位によシ支配される成分が多い。このため実際の
トンネル電流は単純な理論値よシはるかに大きくなるこ
とが珍らしくなく、エミッタ接合耐圧が非常に／ＪＸさ
いものとなってしまう。
もタイプＢを採用した方が有利であることが明らかとな
りた。ところが、タイプＢｉｔ：高不純物濃度のエミツ
タ層が直接ペース層と接合を形成しているため、エミッ
タ接合の降服電圧が非常に低いという難点がある。通常
のｐｎ接合での降服の主要因はアバランシェ現象である
が、アバランシェ現象を回避できたとしてもトンネル効
果による降服がある。特にヘテロ接合の場合、トンネル
効果に基づく電流はキャリアの・ぐノド間直接遷移にょ
シ決まる成分に加えて、ヘテロ接合界面に多数存在する
界面準位によシ支配される成分が多い。このため実際の
トンネル電流は単純な理論値よシはるかに大きくなるこ
とが珍らしくなく、エミッタ接合耐圧が非常に／ＪＸさ
いものとなってしまう。
本発明は以上の考察に基づいてなされたもので、スイッ
チング速度と耐圧に関して最適設計基準を与えたヘテロ
接合バイポーラトランジスタを提供することを目的とす
る。
チング速度と耐圧に関して最適設計基準を与えたヘテロ
接合バイポーラトランジスタを提供することを目的とす
る。
本発明に係るトランジスタは、エミッタ層ヲペーヌ層よ
シパンドギャップの広い半導体材料によシ構成すること
、およびエミツタ層を高不純物濃度の第一エミツタ層と
低不純物濃度の第二エミツタ層とから構成することを基
本とする。
シパンドギャップの広い半導体材料によシ構成すること
、およびエミツタ層を高不純物濃度の第一エミツタ層と
低不純物濃度の第二エミツタ層とから構成することを基
本とする。
この点で本発明に係るトランジスタは前述のタイプＡに
属する。本発明はこのような基本構造に加、えて、ベー
ス層を、エミッタ側にある低不純物濃度の第一ベース層
とコレクタ側にある第一ベース層よ勺高不純物濃度の第
二ペース層とから構成する。そして、スイッチング速度
とエミッタ耐圧に関する設計基準として、第二エミツタ
層の不純物濃度ＮＢと厚みＷ８および第一ベース層の不
純物濃度ＮＢと厚みＷＢの関係を、を満たすように設定
したことを特徴とする。上記（１）式において、ｑは電
子電荷絶対値（＝１．６Ｘ１０−１９クーロン）、ε０
は真空の誘電率（＝８．８６Ｘ １０−”ファラッド／
ｃｒｎ）、εＳＥ 、εＳＢはそれぞれ第二エミツタ層
、第一ベース層の比誘電率、Ｖｂｌは第二エミツタ層と
第一ベース層が形成するヘテロ接合のビルトインポテン
シャル、ＶＢは同へテロ接合の降服電圧である。
属する。本発明はこのような基本構造に加、えて、ベー
ス層を、エミッタ側にある低不純物濃度の第一ベース層
とコレクタ側にある第一ベース層よ勺高不純物濃度の第
二ペース層とから構成する。そして、スイッチング速度
とエミッタ耐圧に関する設計基準として、第二エミツタ
層の不純物濃度ＮＢと厚みＷ８および第一ベース層の不
純物濃度ＮＢと厚みＷＢの関係を、を満たすように設定
したことを特徴とする。上記（１）式において、ｑは電
子電荷絶対値（＝１．６Ｘ１０−１９クーロン）、ε０
は真空の誘電率（＝８．８６Ｘ １０−”ファラッド／
ｃｒｎ）、εＳＥ 、εＳＢはそれぞれ第二エミツタ層
、第一ベース層の比誘電率、Ｖｂｌは第二エミツタ層と
第一ベース層が形成するヘテロ接合のビルトインポテン
シャル、ＶＢは同へテロ接合の降服電圧である。
このような設計基準を与えた理由を次に説明する。エミ
ッタ・ペース間のへテワ接合に逆方向電圧ＶＢを印加し
たとき、その接合両端に生ずる内部電位差はＶｂｉ＋Ｖ
ｎである。この電位差によシヘテロ接合部に生じる電界
分布は第４図のようになる。第４図（、）は第二エミツ
タ層の厚みＷ２および第一ベース層の厚みＷＢが十分大
の場合、同図（ｂ）は第二エミツタ層の厚みＷＥと第一
ベース層の厚みＷＢがそれぞれ内部電位差によシ伸びる
空２層の厚みＷＢ、、ｄｅｐとＷＢ、ｄｅ、に等しい場
合・同図（Ｃ）はＷＢ、ＷＢがそれぞれｗ、、、ｄｅｐ
ｊＷＢ、ｄｅ、 よシ小さい場合である。第４図（ａ
） 、 （ｂ）の場合、周知の理論によシ下記式（２）
〜（４）が成立する。
ッタ・ペース間のへテワ接合に逆方向電圧ＶＢを印加し
たとき、その接合両端に生ずる内部電位差はＶｂｉ＋Ｖ
ｎである。この電位差によシヘテロ接合部に生じる電界
分布は第４図のようになる。第４図（、）は第二エミツ
タ層の厚みＷ２および第一ベース層の厚みＷＢが十分大
の場合、同図（ｂ）は第二エミツタ層の厚みＷＥと第一
ベース層の厚みＷＢがそれぞれ内部電位差によシ伸びる
空２層の厚みＷＢ、、ｄｅｐとＷＢ、ｄｅ、に等しい場
合・同図（Ｃ）はＷＢ、ＷＢがそれぞれｗ、、、ｄｅｐ
ｊＷＢ、ｄｅ、 よシ小さい場合である。第４図（ａ
） 、 （ｂ）の場合、周知の理論によシ下記式（２）
〜（４）が成立する。
＋２） 、 （３）式からＥＡ品’ｆｆ：消去すると、
〜（８）が成立する〇 １ （Ｅｍｉｎ、ｇ ＋Ｅｍａｘ）ＷＥ＋−５（Ｅｍｉｎ、
ｎ ＋Ｅｍａｘ）Ｗｉ＋＝ Ｖｂｓ ＋Ｖｎ ・−
（８） これら３式からＥｍｌＬＸを求めれば、・・・（９） となる。ただし上記において、空乏層内の電界最大値を
Ｆ’ｍａｘｓ第二エミッタ層内の電界最小値を”ｒｎｔ
ｎ ＊い第一ペース−内の電界最小値を”ｍ ｉ ｎ
＊ Ｂとしている。
〜（８）が成立する〇 １ （Ｅｍｉｎ、ｇ ＋Ｅｍａｘ）ＷＥ＋−５（Ｅｍｉｎ、
ｎ ＋Ｅｍａｘ）Ｗｉ＋＝ Ｖｂｓ ＋Ｖｎ ・−
（８） これら３式からＥｍｌＬＸを求めれば、・・・（９） となる。ただし上記において、空乏層内の電界最大値を
Ｆ’ｍａｘｓ第二エミッタ層内の電界最小値を”ｒｎｔ
ｎ ＊い第一ペース−内の電界最小値を”ｍ ｉ ｎ
＊ Ｂとしている。
以上の関係を踏まえて、外部印加電圧Ｖ、を降服電圧と
したときに町＝ＷＢ 、 ｄｅｐおよびＷＢ＝スイッチ
ングスピードをできる限υ速＜シ、シかも（９）式に示
すＥｍｌＬＸがヘテロ接合の最大許容電界を越えないよ
うにＷＦｊとＷＢヲ設定できるような基準として、前記
（１）式を与えたものである。
したときに町＝ＷＢ 、 ｄｅｐおよびＷＢ＝スイッチ
ングスピードをできる限υ速＜シ、シかも（９）式に示
すＥｍｌＬＸがヘテロ接合の最大許容電界を越えないよ
うにＷＦｊとＷＢヲ設定できるような基準として、前記
（１）式を与えたものである。
なお、第二エミツタ層と第一ベース層の間のヘテロ接合
のビルトインポテンシャルＶｂｉｔｉ前記弐〇ｌ）で表
わされる。
のビルトインポテンシャルＶｂｉｔｉ前記弐〇ｌ）で表
わされる。
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｎｔ（Ｔ
）はベース層の真性電子密度、ＸＢは第一ベース層の電
子親和力、ＸＥは第二エミツタ層の電子親和力である。
）はベース層の真性電子密度、ＸＢは第一ベース層の電
子親和力、ＸＥは第二エミツタ層の電子親和力である。
（四穴において、右辺第一項は通常のホモ接合における
のと同一であり、第二項がへテロ接合に個有の項である
。
のと同一であり、第二項がへテロ接合に個有の項である
。
具体的に、第二エミツタ層としてｎ型ＧＩＬ０７Ａち３
Ａ８゜第一ベース層としてｐ型ＧａＡｇを選んだ場合の
代表的な不純物濃度の絹合せについてＶｂｌの数値例を
示すと下表のとおシである。
Ａ８゜第一ベース層としてｐ型ＧａＡｇを選んだ場合の
代表的な不純物濃度の絹合せについてＶｂｌの数値例を
示すと下表のとおシである。
第 ２ 表
限の値に設定することによって、エミッタ・ペース間耐
圧を確保しながら高速スイッチング動作が可能なヘテロ
接合バイポーラトランジスタを実現することができる。
圧を確保しながら高速スイッチング動作が可能なヘテロ
接合バイポーラトランジスタを実現することができる。
以下本発明の詳細な説明する。ＧａＡｔＡｓ −ＧａＡ
ｓ系を用いた一実施例の構造を第５図に示す。
ｓ系を用いた一実施例の構造を第５図に示す。
これを製造工程に従って説明すれば、まず高不純物濃度
のｎ 型ＧａＡｓ基板１１を、申発基板とし、この上に
不純物として例えばＳｌをドープした低不純物濃度のｎ
型ＧａＡｇコレクタ層１２をエピタキシャル成長させる
。これはコレクタ・ペース間接合をホモ接′合とする場
合であシ、この接合にもヘテロ接合を導入する場合には
ｎ型”１−ＸＡｔｘＡｌ１層をエピタキシャル成長させ
ればよい。いずれの場合もエピタキシャル成長にはＭＢ
Ｅ法又はＭＯＣＶＤ法を用いることが好ましい。
のｎ 型ＧａＡｓ基板１１を、申発基板とし、この上に
不純物として例えばＳｌをドープした低不純物濃度のｎ
型ＧａＡｇコレクタ層１２をエピタキシャル成長させる
。これはコレクタ・ペース間接合をホモ接′合とする場
合であシ、この接合にもヘテロ接合を導入する場合には
ｎ型”１−ＸＡｔｘＡｌ１層をエピタキシャル成長させ
ればよい。いずれの場合もエピタキシャル成長にはＭＢ
Ｅ法又はＭＯＣＶＤ法を用いることが好ましい。
以下の工程でも同じである。この後、コレクタ層１２上
に不純物として例えばＢｅをドープした比較的高不純物
濃度のｐ型ＧａＡｇからなる第二ペース層１３２、続い
て低不純物濃度のｐ−型ＧａＡａからなる第一ペース層
１３１ｆｆエピタキシャル成長させる。全ベース層１３
の厚みは高速スイッチング動作を実現するため１００Ｏ
Ｘないしそれ以下とすることが好ましい。この後ペース
層１３上に、低不純物濃度のｎ−型Ｇ ａ １− Ｘ
ＡＺＸＡ ｓからなる第二エミツタ層１４２、続いて高
不純物濃度の層型Ｇ ａ １−ｘＡＺｘＡｔｓからなる
第一エミツタ層１４！をエピタキシャル成長させる。い
ずれも不純物は例えばＳｔとする。このとき第二エミツ
タ層１４２の濃度と厚みおよび第一ベース層１３１．０
濃度と厚みの関係を（１）。
に不純物として例えばＢｅをドープした比較的高不純物
濃度のｐ型ＧａＡｇからなる第二ペース層１３２、続い
て低不純物濃度のｐ−型ＧａＡａからなる第一ペース層
１３１ｆｆエピタキシャル成長させる。全ベース層１３
の厚みは高速スイッチング動作を実現するため１００Ｏ
Ｘないしそれ以下とすることが好ましい。この後ペース
層１３上に、低不純物濃度のｎ−型Ｇ ａ １− Ｘ
ＡＺＸＡ ｓからなる第二エミツタ層１４２、続いて高
不純物濃度の層型Ｇ ａ １−ｘＡＺｘＡｔｓからなる
第一エミツタ層１４！をエピタキシャル成長させる。い
ずれも不純物は例えばＳｔとする。このとき第二エミツ
タ層１４２の濃度と厚みおよび第一ベース層１３１．０
濃度と厚みの関係を（１）。
（２）式を満たすように設定する。最後にエツチングに
よυエミッタ中心部を残して周辺部を除去し、第二ベー
ス層１３２の表面を露出させて、コレクタ、ペース、壬
ミッタの各電極１５＊１６゜１７を形成して完成する。
よυエミッタ中心部を残して周辺部を除去し、第二ベー
ス層１３２の表面を露出させて、コレクタ、ペース、壬
ミッタの各電極１５＊１６゜１７を形成して完成する。
よシ具体的な数値例を挙げて説明する。第一エミツタ層
１４１としてバンドギャップエネルギ１．８０ ｅＶの
Ｇａ（１，７Ａｔ（１４ＡＢ層を用い、そのドナー不純
物濃度をＮＥ□＝ＩＯ”ｍ−” （！： Ｌｌ、第二エ
ミッタｆ＠Ｉ ４２は同じ材料でドナー濃度をＮＪ、！
＝１０１７（７）−３、厚−１−をＷ、＝５００又とす
る。一方、第一ベース層１３１ としてアクセプタ濃度
ＮＢ＝３Ｘ １０”’ ｃｍ−３、厚み町＝５００’Ｘ
のバンドギャップエネルギが１．４２ ｅＶである５Ｇ
ａＡｓを用いる。第二ペース層１３２は同じ材料でアク
セプタ濃度ＮＢ ｏ”” １０ ” ８ＬＭ’ｒ−３と
する。このとき、常温Ｔ＝３００°にでのビルトインＩ
テンシャルＶｂｉｕ、制式ニオイて、Ｘｏ＝３．７７ｅ
ｖＳＸＢ＝４．０７ ｅＶ 、 ｎｌ（Ｔ）＝１．１０
１ Ｘ １０ ｃｍ として、ｖｂｉ−１，４６Ｖ
となる。
１４１としてバンドギャップエネルギ１．８０ ｅＶの
Ｇａ（１，７Ａｔ（１４ＡＢ層を用い、そのドナー不純
物濃度をＮＥ□＝ＩＯ”ｍ−” （！： Ｌｌ、第二エ
ミッタｆ＠Ｉ ４２は同じ材料でドナー濃度をＮＪ、！
＝１０１７（７）−３、厚−１−をＷ、＝５００又とす
る。一方、第一ベース層１３１ としてアクセプタ濃度
ＮＢ＝３Ｘ １０”’ ｃｍ−３、厚み町＝５００’Ｘ
のバンドギャップエネルギが１．４２ ｅＶである５Ｇ
ａＡｓを用いる。第二ペース層１３２は同じ材料でアク
セプタ濃度ＮＢ ｏ”” １０ ” ８ＬＭ’ｒ−３と
する。このとき、常温Ｔ＝３００°にでのビルトインＩ
テンシャルＶｂｉｕ、制式ニオイて、Ｘｏ＝３．７７ｅ
ｖＳＸＢ＝４．０７ ｅＶ 、 ｎｌ（Ｔ）＝１．１０
１ Ｘ １０ ｃｍ として、ｖｂｉ−１，４６Ｖ
となる。
そこでエミッタ・ペース間接合耐圧をＶＢ＝３Ｖと決め
れば、もし仮に、低濃度第二エミツタ層および低濃度第
一ペース層が十分に厚い場合＝１２．０ 、 Ｅ８Ｂ＝
１２．９を用いている。ところかい１の場合、ｗ、＝ｗ
Ｂ＝５ｏｏｉであるからこれを用いてｔｌ１式の両辺を
計算すると左辺＝る。不純物濃度ＮＢ＝３ Ｘ １０１
６Ｃｒｎ−３に対して接合降服音生じることなく許容し
得る最大電界値は約５．Ｉ Ｘ １０５Ｖ／ｃｍである
から（例えば、Ｓ、Ｍ。
れば、もし仮に、低濃度第二エミツタ層および低濃度第
一ペース層が十分に厚い場合＝１２．０ 、 Ｅ８Ｂ＝
１２．９を用いている。ところかい１の場合、ｗ、＝ｗ
Ｂ＝５ｏｏｉであるからこれを用いてｔｌ１式の両辺を
計算すると左辺＝る。不純物濃度ＮＢ＝３ Ｘ １０１
６Ｃｒｎ−３に対して接合降服音生じることなく許容し
得る最大電界値は約５．Ｉ Ｘ １０５Ｖ／ｃｍである
から（例えば、Ｓ、Ｍ。
Ｓｚｅ ｌ” Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒ Ｄｅｖｌｃｅｇ ’＋１９６９ ＋ Ｗ
ｉｌｅｙ−Ｉｎｔｏｒｇｃｉｅｎｅｅ参照）、上記”ｍ
ａｘはこれよシ低く、上記設計例−を現実に採用するこ
とができる。
ｄｕｃｔｏｒ Ｄｅｖｌｃｅｇ ’＋１９６９ ＋ Ｗ
ｉｌｅｙ−Ｉｎｔｏｒｇｃｉｅｎｅｅ参照）、上記”ｍ
ａｘはこれよシ低く、上記設計例−を現実に採用するこ
とができる。
次に別の設計例として、上記と同じ材料を用い、Ｎｇｏ
＝１０２°ｃｒｎ−３、ＮＥ＝１０１７Ｌ：ｎｌ−３、
Ｎ、。＝１０１８ＩＪ−３、ＮＢ ＝ １０ ’−８ｃ
ｍ−３、ＷＦ、＝ＷＢ＝５００人、Ｖ、＝３Ｖとした場
合を挙げる。このとき、ｖｂｉ ＝ １．４９ Ｖ。
＝１０２°ｃｒｎ−３、ＮＥ＝１０１７Ｌ：ｎｌ−３、
Ｎ、。＝１０１８ＩＪ−３、ＮＢ ＝ １０ ’−８ｃ
ｍ−３、ＷＦ、＝ＷＢ＝５００人、Ｖ、＝３Ｖとした場
合を挙げる。このとき、ｖｂｉ ＝ １．４９ Ｖ。
Ｗ、ｄｅ、＝１７００１． ｗＢ、ｄｅ、＝＝ｔｓ２ｏ
１． ａｒりｘ ＝２．５６ Ｘ １０５Ｖ／（７）を
得る。このとき（１）式の両辺は、左辺＝ ４．０２
Ｘ １０’ Ｖ／ｃｍ 、右辺＝ ４．９７ Ｘ １０
’ Ｖ／αであシ、やはシ（１）式を満たす。またＥｌ
ｎａ！ ＝４．８５Ｘ１０ Ｖ／鋼であるが、１０
ｃｍ の不純物濃度に対応する許容最大電界は約６．
４ Ｘ １０５Ｖ ７ｃｍであるから、この設計例も現
実に採用し得る。
１． ａｒりｘ ＝２．５６ Ｘ １０５Ｖ／（７）を
得る。このとき（１）式の両辺は、左辺＝ ４．０２
Ｘ １０’ Ｖ／ｃｍ 、右辺＝ ４．９７ Ｘ １０
’ Ｖ／αであシ、やはシ（１）式を満たす。またＥｌ
ｎａ！ ＝４．８５Ｘ１０ Ｖ／鋼であるが、１０
ｃｍ の不純物濃度に対応する許容最大電界は約６．
４ Ｘ １０５Ｖ ７ｃｍであるから、この設計例も現
実に採用し得る。
以」二の二つの設旧例（［−適用したときの数値解析モ
デルにより求めたスイッチング特性金第３表に示す。回
路糸作に第１表の場合と同じである。
デルにより求めたスイッチング特性金第３表に示す。回
路糸作に第１表の場合と同じである。
これらの結果を先の第１表と比較すれば明らかなように
、スイッチング速度は、タイプＢＶｃ比べて若干劣るが
タイプＡよシはるかに優れたものとなっている。しかも
タイプＢではエミッタ・ペース間耐圧の確保が困難であ
るのに対し、本実施例では実用上十分な耐圧確保が容易
である。
、スイッチング速度は、タイプＢＶｃ比べて若干劣るが
タイプＡよシはるかに優れたものとなっている。しかも
タイプＢではエミッタ・ペース間耐圧の確保が困難であ
るのに対し、本実施例では実用上十分な耐圧確保が容易
である。
なお本発明は上記実施例に限られるものではない。例え
ば半導体材料の組合せとして、広バンドギャップ０のエ
ミツタ層にＧａＰ ％狭パンドギーヤッ′プのペース層
にＳｌヲ用いてもよいし、また広バンドギャップのエミ
ツタ層にＧ ａ Ａ ８ 、狭バンドギャップのペース
層にＧｅ ｆ用いることもできる。
ば半導体材料の組合せとして、広バンドギャップ０のエ
ミツタ層にＧａＰ ％狭パンドギーヤッ′プのペース層
にＳｌヲ用いてもよいし、また広バンドギャップのエミ
ツタ層にＧ ａ Ａ ８ 、狭バンドギャップのペース
層にＧｅ ｆ用いることもできる。
第１図は従来のへテロ接合バイポーラトランジスタの一
例を示す回、第２図はトランジスタのスイッチング特性
を説明するための図、第３図は同じくスイッチング特性
を求めるだめの回路図、第４図（ａ）〜（Ｃ）は本発明
の詳細な説明するだめの不純物製産分布と電界分布を示
す図・第５図は本発明の一実施例のへテロ接合バイポー
ラトランジスタを示す図である。 １１−・・層型ＧａＡｓ基板、１２− ｎ型ＧａＡｓコ
レクタ層、１３１・・・ｐ−型ＧａＡｓ第一ペース層、
１３２−ｐ型ＧａＡｓ第一ペース層、１４１−ｎ＋型Ｇ
ａ １−ｘＡｔｘＡｓ第一エミッタ層、１４２−・・ｎ
−型Ｇａ １、−ＸＡｔＸＡｓ第二エミツタ層、１５〜
１７ ・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第３［ ｌ二カイ曹３ 第４ｗＪ 第５図 、Ｂゎ ％Ｑ、 ２．・−２８ 特許庁長官若杉和夫 殿 １、事件の表示 特願昭５８−８６０６３号 ２、発明の名称 ヘテロ接合バイポーラトランジスタ ３、補正をする者 事件との関係特許ｔ！状［１人 （３０７）東京芝浦屯気株式会社 ４、代理人 ６、補正の対象 ７、補正の内容 （１）特許請求の範囲を別紙のきおり訂正する。 （２） 明細書第１１頁下から２行目の式（１）を次
のとおり訂正する。 （３）同第１２頁第６行〜第７行の「ビルトインポテン
シャル、Ｖｌは同へテロ接合の降服電圧である。」を「
ビルトインポテンシャルである。」と訂正する。 （４）″同第１２頁第９行〜第１１行の「逆方向電圧■
、を印加したとき、その・・・ｖｂ４＋−である。」を
［印加される電圧がゼロのとき接合両端に生ずる内部電
位差はＶｂＩである。」と訂正する。 （５）同第１３頁第３行の式（３）を次のとおり訂正す
る。 １（ｏ） 、Ｂｍａ、 （Ｗ、！ｌ、 ｃ１ｅｐ＋Ｗｎ 、 ｄｅ
ｐ） ＝ Ｖｂ ｉ・・・（３）（６） 同第１３頁
第６行の式（５）を次のとおり訂正する。 （力 同第１４頁第４行〜第５行の式（９）を次のとお
り訂正する。 ・・・・・・・・・・・・（９） （８）四ｉ１４頁［１０行〜第１１行）「ＶＢを降服電
圧としたときに」を「をゼロとしたとき」と訂正する。 （９）同第１９１１第１１行〜第１２行の「接合耐圧を
ＶＢ＝３■と決めれば、」を「の印加電圧がゼロのとき
、」と訂正する。 ＝ ２３３２１． Ｆ３（０）＝、０．９８ＸＬＯ’Ｖ
／ｃＩｒＬＪと訂正ａｘ する。 ａη 同第２０頁第１行のｒ ２．６６Ｘ１０’ （Ｖ
／ぼ）、右辺＝ ４．９４ ｘ １０’ （Ｖｌｃｒｎ
７”２．６６ ｘ １０’（ＩＡｔ）、右辺＝１．６
２ Ｘ １０’ （１／α）」と訂正する。 （１２Ｊ 同第２０頁第３行のｒＥｍａｘ＝ ４．７
０ＸＩ Ｏ’Ｖ ７ｃｍ Ｊを「８ｍ３Ｘ＝１゜７０
ｘ １ｏ’ ＶｌｃｒｎＪと訂正する。 （１３） 同第２０頁第１０行の「できる。」の次に
［参考のため、ＥｍａＮが許容最大電界となるような印
加電圧を求めると、その値は約３，３■となり、実用上
十分な耐圧が確保される。］な加入する。 （１（イ） 同第２０頁第１３行の「ＮＢ＝１０１８１
−３、ｗ、 ＝ＷＢ＝ ５００ Ｘ、Ｖ、＝：３ＶＪを
ｒＮＢ＝１０１７ｃｒｎ″’ 、Ｗｌ ”Ｗｉｌ＝ ５
００１４と訂正する。 （１５）同第２０頁第１５行〜第１９行の記載ｒＷｍ、
ｄｅ、＝ １７００１．・・・であるが、」をｒＷｌ、
ｄｅｐ＝９７７１． ＷＢ、ｄｅｐ＝ｌ ０５０Ｘ、Ｅ
！：盗＝ １．４７ Ｘ １０５Ｖ／ｃｍを得る。この
とき（１）式の両辺は、左辺＝４．２０ ｘ １０ｇ（
レー）。 右辺＝ １．６５ ｘ １０’ （１／ｃｍ）であり、
やはり（１）式を満たす。またＥｍａｚ＝ ２．４９
Ｘ ｉ Ｏ’ Ｖ／ｍであるが、」と訂正する。 （１６１同第２１頁第１行の「であるがら、」を「であ
り、Ｅｍａｘがこの許容値となる印加゛上圧１曾劫４．
５ｖであるから、」と訂正する。 ２、特許請求の範囲 （１）エミッタ１侍を、ベース層よりバンドギャップの
広い半導体材料により、電極側にある高不純物濃度の第
一エミツタ層とペース側にある低不純物濃度の第二エミ
ツタ層とから構成するヘテロ接合バイポーラトランジス
タにおいて、前記ベース層をエミッタ側にある低不純物
濃度の第一ベース層とコレクタ側にある第一ベース層よ
り高不純物濃度の第二ペース層とから構成し、かつ前記
第二エミツタ層の不純物濃度ＮＩＩと厚みＷ６および前
記第一ベース層の不純特製７９１ Ｎ ！ｌと厚みＷＢ
との関係を下記式を満たすように設定したことを特徴と
するヘテロ接合バイポーラトランジスタ。 記 ただし上式において。 ｑ：電子電荷絶対値（＝ １．６ Ｘ １０−”クーロ
ン）ε。：真空の誘電率（＝８．８６ Ｘ １０−１４
フアラツシ鴎ε。：第二エミッタ層の比誘電率 εＩＩＢ ：第一ベース層の比誘電率 Ｖｂｉｚ第二エミッタ層と第一ベース層が形成するヘテ
ロ接合のビルトインポテ ンシャル （２）エミツタ層がＧ”−ｘＡ’ｘＡ８．ベース層がＱ
ａＡｓ、コレクタ層がＧ ａ Ａ ｓ又はＧａＡｌ！Ａ
ｓである特許請求の範囲第１項記載のへテロ接合バイポ
ーラトランジスタ。
例を示す回、第２図はトランジスタのスイッチング特性
を説明するための図、第３図は同じくスイッチング特性
を求めるだめの回路図、第４図（ａ）〜（Ｃ）は本発明
の詳細な説明するだめの不純物製産分布と電界分布を示
す図・第５図は本発明の一実施例のへテロ接合バイポー
ラトランジスタを示す図である。 １１−・・層型ＧａＡｓ基板、１２− ｎ型ＧａＡｓコ
レクタ層、１３１・・・ｐ−型ＧａＡｓ第一ペース層、
１３２−ｐ型ＧａＡｓ第一ペース層、１４１−ｎ＋型Ｇ
ａ １−ｘＡｔｘＡｓ第一エミッタ層、１４２−・・ｎ
−型Ｇａ １、−ＸＡｔＸＡｓ第二エミツタ層、１５〜
１７ ・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第３［ ｌ二カイ曹３ 第４ｗＪ 第５図 、Ｂゎ ％Ｑ、 ２．・−２８ 特許庁長官若杉和夫 殿 １、事件の表示 特願昭５８−８６０６３号 ２、発明の名称 ヘテロ接合バイポーラトランジスタ ３、補正をする者 事件との関係特許ｔ！状［１人 （３０７）東京芝浦屯気株式会社 ４、代理人 ６、補正の対象 ７、補正の内容 （１）特許請求の範囲を別紙のきおり訂正する。 （２） 明細書第１１頁下から２行目の式（１）を次
のとおり訂正する。 （３）同第１２頁第６行〜第７行の「ビルトインポテン
シャル、Ｖｌは同へテロ接合の降服電圧である。」を「
ビルトインポテンシャルである。」と訂正する。 （４）″同第１２頁第９行〜第１１行の「逆方向電圧■
、を印加したとき、その・・・ｖｂ４＋−である。」を
［印加される電圧がゼロのとき接合両端に生ずる内部電
位差はＶｂＩである。」と訂正する。 （５）同第１３頁第３行の式（３）を次のとおり訂正す
る。 １（ｏ） 、Ｂｍａ、 （Ｗ、！ｌ、 ｃ１ｅｐ＋Ｗｎ 、 ｄｅ
ｐ） ＝ Ｖｂ ｉ・・・（３）（６） 同第１３頁
第６行の式（５）を次のとおり訂正する。 （力 同第１４頁第４行〜第５行の式（９）を次のとお
り訂正する。 ・・・・・・・・・・・・（９） （８）四ｉ１４頁［１０行〜第１１行）「ＶＢを降服電
圧としたときに」を「をゼロとしたとき」と訂正する。 （９）同第１９１１第１１行〜第１２行の「接合耐圧を
ＶＢ＝３■と決めれば、」を「の印加電圧がゼロのとき
、」と訂正する。 ＝ ２３３２１． Ｆ３（０）＝、０．９８ＸＬＯ’Ｖ
／ｃＩｒＬＪと訂正ａｘ する。 ａη 同第２０頁第１行のｒ ２．６６Ｘ１０’ （Ｖ
／ぼ）、右辺＝ ４．９４ ｘ １０’ （Ｖｌｃｒｎ
７”２．６６ ｘ １０’（ＩＡｔ）、右辺＝１．６
２ Ｘ １０’ （１／α）」と訂正する。 （１２Ｊ 同第２０頁第３行のｒＥｍａｘ＝ ４．７
０ＸＩ Ｏ’Ｖ ７ｃｍ Ｊを「８ｍ３Ｘ＝１゜７０
ｘ １ｏ’ ＶｌｃｒｎＪと訂正する。 （１３） 同第２０頁第１０行の「できる。」の次に
［参考のため、ＥｍａＮが許容最大電界となるような印
加電圧を求めると、その値は約３，３■となり、実用上
十分な耐圧が確保される。］な加入する。 （１（イ） 同第２０頁第１３行の「ＮＢ＝１０１８１
−３、ｗ、 ＝ＷＢ＝ ５００ Ｘ、Ｖ、＝：３ＶＪを
ｒＮＢ＝１０１７ｃｒｎ″’ 、Ｗｌ ”Ｗｉｌ＝ ５
００１４と訂正する。 （１５）同第２０頁第１５行〜第１９行の記載ｒＷｍ、
ｄｅ、＝ １７００１．・・・であるが、」をｒＷｌ、
ｄｅｐ＝９７７１． ＷＢ、ｄｅｐ＝ｌ ０５０Ｘ、Ｅ
！：盗＝ １．４７ Ｘ １０５Ｖ／ｃｍを得る。この
とき（１）式の両辺は、左辺＝４．２０ ｘ １０ｇ（
レー）。 右辺＝ １．６５ ｘ １０’ （１／ｃｍ）であり、
やはり（１）式を満たす。またＥｍａｚ＝ ２．４９
Ｘ ｉ Ｏ’ Ｖ／ｍであるが、」と訂正する。 （１６１同第２１頁第１行の「であるがら、」を「であ
り、Ｅｍａｘがこの許容値となる印加゛上圧１曾劫４．
５ｖであるから、」と訂正する。 ２、特許請求の範囲 （１）エミッタ１侍を、ベース層よりバンドギャップの
広い半導体材料により、電極側にある高不純物濃度の第
一エミツタ層とペース側にある低不純物濃度の第二エミ
ツタ層とから構成するヘテロ接合バイポーラトランジス
タにおいて、前記ベース層をエミッタ側にある低不純物
濃度の第一ベース層とコレクタ側にある第一ベース層よ
り高不純物濃度の第二ペース層とから構成し、かつ前記
第二エミツタ層の不純物濃度ＮＩＩと厚みＷ６および前
記第一ベース層の不純特製７９１ Ｎ ！ｌと厚みＷＢ
との関係を下記式を満たすように設定したことを特徴と
するヘテロ接合バイポーラトランジスタ。 記 ただし上式において。 ｑ：電子電荷絶対値（＝ １．６ Ｘ １０−”クーロ
ン）ε。：真空の誘電率（＝８．８６ Ｘ １０−１４
フアラツシ鴎ε。：第二エミッタ層の比誘電率 εＩＩＢ ：第一ベース層の比誘電率 Ｖｂｉｚ第二エミッタ層と第一ベース層が形成するヘテ
ロ接合のビルトインポテ ンシャル （２）エミツタ層がＧ”−ｘＡ’ｘＡ８．ベース層がＱ
ａＡｓ、コレクタ層がＧ ａ Ａ ｓ又はＧａＡｌ！Ａ
ｓである特許請求の範囲第１項記載のへテロ接合バイポ
ーラトランジスタ。
Claims (2)
- （１） エミツタ層を、ベース層よりバンドギヤツノ
の広い半導体材料により、電極側にある高不純物濃度の
第一エミツタ層とペース側にある低不純物濃度の第二エ
ミツタ層とから構成するヘテロ接合バイポーラトランジ
スタにおいて、前記ベース層をエミッタ側にある低不純
物濃度の第・−ベース層とコレクタ側にある第一ペース
層より高不純物濃度の第二ペース層とから構成し、かつ
前記第二エミツタ層の不純物濃度ＮＥと厚みＷＦ、およ
び前記第一ペース層の不純物濃度Ｎ と厚み町との関係
を下記式を満たすように設定したことを特徴とするヘテ
ロ接合バイポーラトランジスタ。 記 ｃＳＥ ’ＳＢ Ｑ ただし上式において、 ｑ：電子電荷絶対値（＝ １．６ Ｘ １０−１９クー
ロン）ε。：真空の誘電率（＝ ｓ、ｓ ６ Ｘ １０
−１４フアラツド／ｃＩｎ） ｃＳＥ ’第二エミッタ層の比誘電率 εＳＢ ’第一ペース層の比誘電率 ｖｂｔ ’第二エミッタ層と第一ペース層が形成するヘ
テロ接合のビルトインポテ ンシャル ■Ｂ二同へテロ接合の降服電圧 - （２）エミツタ層がＧａ１−ｘＡｔＸＡ３．ベース層が
ＧａＡｓ ｒ コレクタ層がＧａＡｓ又はＧａＡｔＡｓ
である特許請求の範囲第１項記載のへテロ接合バイポー
ラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086063A JPS59211265A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
| US06/608,217 US4593305A (en) | 1983-05-17 | 1984-05-08 | Heterostructure bipolar transistor |
| EP84303235A EP0132025B1 (en) | 1983-05-17 | 1984-05-11 | Heterostructure bipolar transistor |
| DE8484303235T DE3479368D1 (en) | 1983-05-17 | 1984-05-11 | Heterostructure bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086063A JPS59211265A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211265A true JPS59211265A (ja) | 1984-11-30 |
Family
ID=13876235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086063A Pending JPS59211265A (ja) | 1983-05-17 | 1983-05-17 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211265A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027179A (en) * | 1985-12-03 | 1991-06-25 | Fujitsu Limited | Resonant-tunneling heterojunction bipolar transistor device |
| US5108936A (en) * | 1984-10-02 | 1992-04-28 | Interuniveritair Micro Elektronica Centrum | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd |
-
1983
- 1983-05-17 JP JP58086063A patent/JPS59211265A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5108936A (en) * | 1984-10-02 | 1992-04-28 | Interuniveritair Micro Elektronica Centrum | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd |
| US5027179A (en) * | 1985-12-03 | 1991-06-25 | Fujitsu Limited | Resonant-tunneling heterojunction bipolar transistor device |
| US5389804A (en) * | 1985-12-03 | 1995-02-14 | Fujitsu Limited | Resonant-tunneling heterojunction bipolar transistor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0132025B1 (en) | Heterostructure bipolar transistor | |
| US5567961A (en) | Semiconductor device | |
| US4326135A (en) | Differential to single-ended converter utilizing inverted transistors | |
| US6093613A (en) | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits | |
| JPH0470787B2 (ja) | ||
| EP0177513B1 (en) | Integrated circuit and method for biasing an epitaxial layer | |
| EP0043007B1 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| US4027180A (en) | Integrated circuit transistor arrangement having a low charge storage period | |
| US4661831A (en) | Integrated RS flip-flop circuit | |
| JP4162439B2 (ja) | 半導体集積回路 | |
| WO1987000692A1 (en) | Semiconductor device | |
| US5461245A (en) | Article comprising a bipolar transistor with floating base | |
| CA1083232A (en) | Logic circuit comprising two complementary transistors, exhibiting a high speed and a low power consumption | |
| WO1981000924A1 (en) | Current source having saturation protection | |
| JPH1051011A (ja) | モノリシック半導体集積回路 | |
| JPH0618210B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS59211268A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS59211266A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH09260397A (ja) | 半導体回路およびバイポーラトランジスタ | |
| EP0093557A2 (en) | High-speed complementary semiconductor integrated circuit | |
| JPH03174734A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62122166A (ja) | バイポ−ラトランジスタ集積回路 | |
| CA1211563A (en) | Integrated circuit arrangement | |
| JPS61264751A (ja) | 相補性ｍｉｓ型電界効果トランジスタ装置 | |
| EP0747958A2 (en) | Vertically stacked switched-emitter devices |