JPS5921156A - デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式 - Google Patents
デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式Info
- Publication number
- JPS5921156A JPS5921156A JP57131008A JP13100882A JPS5921156A JP S5921156 A JPS5921156 A JP S5921156A JP 57131008 A JP57131008 A JP 57131008A JP 13100882 A JP13100882 A JP 13100882A JP S5921156 A JPS5921156 A JP S5921156A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pll
- hunting
- lock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000003708 edge detection Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 241000283986 Lepus Species 0.000 description 1
- 101100342977 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) leu-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ディジタル変調１８号の読取装置においてり
［］ツクを発生ＪるためのＰ Ｌ Ｌ （Ｐ ｈａｓｅ
ｌ、、、、 ｏｃｋｅｄ ｌ ｏｏｐ ）がロック状
態になったことを検出づる方式に関する。 ＰＧＭ＜パルス符号変調）信号等のディジタル情報信号
を記録媒体や伝送媒体へ送出する際の変調処理力法どし
て高密痩化を考慮してしルックしコックが可能なＥ Ｆ
Ｍ （Ｅ ｉｇｈｔ ｔｏ Ｆ ｏｕｒｔｅｅｎ
Ｍ ｏｄｕｌａｔｉｏｎ ）１７式等が採用されでいる
。セルツク［］ツクが可能な変調り式におい−Ｃは復調
時に安定した再生クロックを得るためにＰ（−１−回路
が用いられるのか通常となっている。このＰ Ｌ Ｉ−
回路がディジタル変調信号に含まれるり［−１ツク信号
の周波数以外の周波数に引き込まれてしまう現象−Ｃあ
るいわゆるミス
［］ツクを発生ＪるためのＰ Ｌ Ｌ （Ｐ ｈａｓｅ
ｌ、、、、 ｏｃｋｅｄ ｌ ｏｏｐ ）がロック状
態になったことを検出づる方式に関する。 ＰＧＭ＜パルス符号変調）信号等のディジタル情報信号
を記録媒体や伝送媒体へ送出する際の変調処理力法どし
て高密痩化を考慮してしルックしコックが可能なＥ Ｆ
Ｍ （Ｅ ｉｇｈｔ ｔｏ Ｆ ｏｕｒｔｅｅｎ
Ｍ ｏｄｕｌａｔｉｏｎ ）１７式等が採用されでいる
。セルツク［］ツクが可能な変調り式におい−Ｃは復調
時に安定した再生クロックを得るためにＰ（−１−回路
が用いられるのか通常となっている。このＰ Ｌ Ｉ−
回路がディジタル変調信号に含まれるり［−１ツク信号
の周波数以外の周波数に引き込まれてしまう現象−Ｃあ
るいわゆるミス
【−１ツタが発４［−スると、ディジタ
ル変調信号の復調が正しくなされなり４〈る等の不都合
が発生することとなる。かかる不都合のサラ牛を防止す
るためにはＰＬＬ回路が１富゛にＬコックしたどきとミ
スロックが発生したときとを判別づる心数がある。 第１図は、かかる判別をな（ことができる従来のロック
検出方式の概略ブロック図である。、第、１図（こおい
て、光学式ｐ”’ｃ Ｍ ｉ−デイオデイ支りｍの記録
媒体から再生されクロック信号及びフレーム同期信号を
含むディジタル変調信用からなる再牛イ５号がエツジ検
出回路１に供給されている。エツジ検出回路１は、再生
信号のレベル変化点を形成する立上り、エツジ及び立下
りエツジが到来する毎にパルスを発生して位相比較器２
及び３に供給づる。位相比較器２はループフィルタ４及
びＶＣＯ（電圧制御形弁振器）５と共にＰ Ｌ Ｌ回路
６を形成している。即ち、位相比較器２にＪ５い、て上
ツジ検出回路１の出力はＶＣＯ５の出力と比較され、そ
れら両信号の周波数及び位相にＪ５１ｊる差に応じた信
号がループフィルタ４を介してＶ ＣＯ５に制御電圧と
して供給される。そして、ＶＣＯ５の出力が再生クロッ
クとして復調回路（図示せず）＠に供給されると共に移
相器７によって移相されたのち位相比較器３においてエ
ツジ検出回路１の出及び移相における差に応じた信号が
ローパスフィルタ８を介してレベル比較器９に供給され
て所定基準レベルと比較される。 ここで、ＰＬ”１１回回蕗がロック状態になったとき位
相比較器２における位相差はほぼ零であるが、位相比較
器３にＪ３いては移相器７によっ（再生クロックの位相
がジノ１〜されるので位相差が生じることとなる。この
とき位相比較器３の出力の平均レベルが最大となるよう
に移相器７に１Ｊ３（ブる移相量並びに位相比較器２及
び３の構成を定めるとローパスフィルタ８の出力のレベ
ルが所定基準レベル以上となって例えば高レベル信ｉか
らなるロック検出信号がレベル比較器９から１ｉカされ
てＰし］−回路６のロック状態の検出をなりことがてさ
ることと、なる。尚、移相率７における移相器は位相比
較器２，３がアナログ乗紳器やＪ、Ｉｔ他的論即和回路
の如く位相差が±９０’のとき出力が最大となる構成に
なっている場合は９０’ どされる。 かかる従来のロック検出方式は、移相器７、位相比較器
３及び「１−パスフィルタε３１よって同期検波器を構
成し、Ｉ） Ｉ−ｉｈ回路６がロック状態となったとき
ずなわヘエツジ検出器１の出力と再生クロックの位相が
一致したとき検波出力が最大となることを利用して１］
ツク検出を４工１：ものと把握づることができる。かか
る従来の方式によると再生信号がり１コック周波数及び
ぞ□の整数倍の周波数以外の周波数に二「ネルギーレベ
ルめなかり高い所謂スプリアスを有しＰ Ｌ、 ’Ｌ回
Ｈ６がこのスプリアスに引き込まれてミス［１・ｙりし
たときにＪｌ［常なロック状態と１メ別することが困Ｍ
ｍ場合ｌｊり生じる。 例えば、再生信号としτＡ’ ” ｆ’イＡ信号をＰ
Ｃ＋ｖＩ化したのちＥＦＭ変調した十ｔ゛ディスクに記
録した光学式１）ＣＭＪ−ディＡディスクから再生され
た信号が供給された場合について説明する。光学式ＰＣ
ＭオーディＡデ）イスクには第２図に示ず如きフォーマ
ツ１−にてＰ” ＣＭデータ信号が記録される。すなわ
ち１フレームは例えば５８８チＶンネルビツトからなり
、データ信号はＥ’ Ｆ’ Ｍ方式でＢビット１Ｂに所
定の変換表（図示せず）に従って１４チヤンネルビツト
に変換され、３ブヤンネルビツトの調整ビットが何月さ
れて１７ ｆ−ｐンネルビットを一単位どして、１のど
ぎは論理（−（レベル□から論理Ｌレベルへの反転１又
はそ・の逆の反転があり、０のときは反転がないように
、す４１わらＮ ｆ’＜Ｚｌの形で記録される。 各フレームの冒頭には、第１ヂレンネルビツトが１、第
２乃至第１１ヂ（・ンネルビツ１〜がＯ，第１２チＶン
ネルビツトが１、第１３乃至第２２ヂヤンネルビツ［−
が０１第２３ヂせンネルビッ１−が１となるようにフレ
ーム同期信号が記録されている。このフレーム同期信号
を基準として５８８チヤンネルビツトの所定位回に制御
信号が配される。 そして全体を通じて、１と１との間に（、Ｌ２個以上１
０個以下の０が配されるようにイへ号処理がなされる。 づなわち最小反転間隔は３Ｔ（Ｔは１デセンネルビツト
の期間）、最大反転間隔は１１Ｔとされる。ざらにフレ
ーム同期信号以外の部分においては、最大反転間隔が２
回連続し”’Ｃ’ ８′３きないようになされている。 尚フレーム同期信号がｌ ｌ）ｔ ｒら１１への１１の
反転から始まるか、１１から１への負の反転から始まる
かは、での直前の信号の状態によっＣ定６１、す、一定
しくいない。 また所謂曲間Ｗ、ディスク最内外周のリードイン、リ−
１〜ｊ′つ１一部分等１′！ｆ楽−Ｆ−タがじ］、ルベ
ル（無ｔ’３ ） ｋ、相当＋する固定パターンと４Ｃ
る個所においては、［ｌＮ・１による被変調伝号は例え
ば７−１゜３ ”’Ｉ’ 、 ７ ｒ ｆａに反転し、
１ ’７１−を−周期とりるくり返し波形を多く含む１
１．１系列イａ号と’Ｌ４る。、この被変調偕翼を微分
Ｌ）↑波整流づること（こよ−）て１１ノらねる（八Ｆ
）（、Ｌ、’７［１ツク周波数のｆｌ線スペクトラム以
外に、り［１ツク周波数の１７分の１の周波数の整数１
８の周波数に二丁ネル：１′−レベルのかなり高い所謂
ス／すｊ７スをイｊりる。祥・）−（、チトンネルにツ
１へし、ノー１へか４．３２１ε３〜１１１／でありか
つその１７分の１の周波数が約２５４ Ｋ Ｈ７Ｃ″あ
るので、無ご１部の場合ｒ） Ｌ−１−に入力される仏
！】は４．３２１８ Ｍ ｌ−Ｉ Ｚの周波数成分及び
この高温ｊ波成分以外に ４． ３２ １ ８Ｍ１−
ｌｚ ：、ｔ−ｎ ｘ２５４Ｋ ト１７
（ｎ は整数）の１−？ルー１′−レヘルのかなり
高い周波数成分子 ｌ＊ ：１つらスブリｊ７スを右り
る。Ｉ−〕ｌ−１−かこのスプリアス（二引き込まれて
ミス［１ツクし１１場合は、同期検波出力のレベルちス
ーｌリアスの１ネルギーに応じＣ高くなる。Ｊの！こめ
、り１−１ツク周波数成分とスＪリノ７スどの間の王ネ
ルー１゛−差が少４Ｃい場合（こは１）［１−が１１常
な［１ツク状態にあるときとミスロック状ｆｇにあると
きとにお（Ｊるルベル比較器９の人力のレベルの差が少
な’Ｃ’ｃＫ ’）でＩＦ常な［Ｊツク状態とミス［１
・ｙり状態どの判別が内勤Ｍ ｊ、；る３゜従って、従
来の日ツク検出万式によつｒｔまＰ １１−がミス１１
ツクした場合にミスロック状態の検出がなされずミス［
］ツク状態／ン目らのＰＡｔ ｕ＋ａがなされないこと
と４ｃす、１Ｆシいデータ復調が４ｆされイＣいという
イ・都合゛）＼）再−１り１１ツクの周波数が基準り［
ｌツクの周波数に等しくなるように記録−ｊ（スフを回
転駆動するスビントルリーーボ機構にＪ、・）（スプリ
アスの周波数が４．３２１８Ｍ１−１７に４するよ−）
に記録ア゛イスクの回転制御が誤つ−（なされ１１１じ
い回転数が得られないどいつ不都合が腎ｉ［、’ｌるこ
とに。 なる。Ｊ、た、従来σ月」ツク検出方式（こ３」、れば
位相比較器３ 、移相器ｌ、１１−バスノイルタＦ３及
びルベル比較器９ ’Ｓ ／３’必井ど’ｔ’＞ ・）
−’（回路構成り（複雑になＶ）、−１スＩ−低減やＩ
］Ｘハリ化が妨（Ｊられることとなる。 イこＣ゛、／１ ′１ｉ明σ月１的は回路を別途設（Ｊ
ることなしにト）１１−のＪ１常Ｑ：［＋ツタ状態を誤
りイエく検出することが（゛きる［１ツク検出方ｉｔを
捉供ｒｊ−ることである３゜ 本弁明によるデｆジタル変調ｆＪｉ号読取り装置にＪ、
’； ｌ’、ＩるインＬ１ツク介生用Ｐｉｔの１１ツク
検出ｌｊ式（よ、ル−ム同明制セ１１回路がハンフーイ
ング動作を停止したことをｆｊ−）−（’ｐＨ−が［ゴ
Ｊツク状態にな−〕たしのど刊断りることを特徴とづる
。 以下、本発明４第３３図及び第４図を参照して詳細に説
明りる。 第Ｃ３図に示す如く、−エツジ検出回路１ 、 Ｐ Ｌ
−１−回路６（ユ第１図と同様に接続さｔｌ（いる。そ
しＣ１［）１１−回路６より出力された再／：［り［］
ツクは復調回路１０及び−フレーム同期制御回路１１に
供給される。１り調回路１０にはＪ［Ｊ ｌイ？Ｉ ’
ｊも供給されており、復調回路１０にＪ３いて再〈１−
り［１ツクにＪ、−）（例え（まＮＲ７１にＪ、る変調
処理がなさｔｌている１］ｊ／［−信号が復調され−Ｃ
復調信）シが得られる。この復調（７ｊ ’；ｊはフレ
ーム同期制御回路１１及びデータ処理回路（図示せず）
１．二供給される９、ル＝７、同期制御回路１１は、例
えば第４図に示１如＜ｉｌｊ ノｆ−りし］ツクを６ｉ
Ｒｌ、て１フレーｌ＼１υに１個の内部同期パルスを
出力する内部同期パルス発生器１２と、供給された復調
信号（こ含よれるフレーｌ＼同明（八″ｒ」のピッ１−
パターンとして例えば１１り［］ツク１１ノに生ずる反
転が２回連続りるパターンを再生り［１ツクによって検
出してフレーム回明信号の発」−タイミングに応じた同
明信号検出パルスを５ｔ１−りるル−ｌ＼同１ｙ１（ル
号検出器１３とを含み、内部同期パルスと＋６１明信Ｖ
号検出パルスどの光１１タイミングにずれが生じＩこと
さ一ル−ム同明バンディングをイρ４構成どなっている
。このクレーム同期ハンｊイングは、内部同期パルスと
同明信号検出パルスどの発り１−ターイミングのずれが
り・イミング比較器１４にＪ、−）で検出されたとぎ１
（」明ハンアイング制陣器１５より内部同期パルス発生
器１２のクロックｓｌ数内容をリヒットするリレット信
舅が出力されることによっ０行われる。そして、フレー
ム同期制御回路１１には更に内部１．ｉ１期パルスによ
って動作して前記図示せぬデータ処理回路にフレームシ
ンク信号を供給し−Ｃデータ処理回路に４３ける復号化
がフレーム同期信号に続くデータずなわら１つのるよう
にづるフレームシンク信号光１器１６が含まれている。 本例においでは、このフレーム同期制御回路１１より内
部同期パルスと同期信号検出パルスとのＲ，生タイミン
グが一致しない間同期バンディング制御器１５より出力
されるハンティング伯号としＣの例えば低レベル４５号
が高レベルとｂっだときぞの高レベル信号がロック検出
信号とし−で出力される。このｆ」ツク検出信号は、Ｐ
ＬＬのロック解除、インジケータ点灯、スピンドルザー
ボの切換制御等に用いられる。すなわち、本発明による
ロック検出方式はフレーム同期検出手段がフレーム同期
ハンティング動作中であることを承りハンティング信号
を利用して１ニ１ツク検出を４ｆづ方式である。 フレーム同期制御回路１１にＪ３いては先づ゛フレーム
同期信号のピッ１へパターンの検出がなされるが、この
ビットパターンの検出は再ｑりロックによってなされる
のてＰ Ｌ Ｌ回路６がり［１ツク周波数にロックして
ない限りフレーム同期信号のヒツトパターンの検出がな
されずフレーム同期制御がなされないのは明らかである
。従って、ハンティング信号が存在しないどぎはＰＬＬ
回路６がクロック周波数にロックしてＪ３つ、またハン
ティング信号が存在覆るときはＰＬＬ回路６が［］ツク
していないかまたはミスロックしでいること（なるので
、バンディング（３ｑを利用して［］ツク検出をなす本
発明にＪ、るロック検出方式によれば回路を別途設ける
ことなしにＰＬＬ回路６の正常なロック状態を誤りなく
検出することができることどなる。 以上、本発明によりロック検出方式を光学式１〕ＣＭＡ
−ディＡディスクプレー１７に適用した場合について説
明したが、本発明は光学式Ｐ ＣＭ 、ｔ −ｊ” −
ｒ Ａディスクブレー１７に限らずレルフクＬ１ツクが
可能な変調方式にＪ、り変調されかつフレーム同期信号
を含むディジタル信８から再生り目ツクを得るためのＩ
） Ｌ、 Ｌを備えたいかなる機器に対し′Ｃも適用可
能である。 以上詳述した如く本発明によるＰ Ｌ Ｌのロック検出
方式は、フレーム同期制御手段がパンティング２Ｊ１作
を停山したことをもってＰ Ｌ−１−がロックしたもの
と判断する６式となっＣいるので、ロック検出のための
回路を別途必要どりることなくＰＬｌの正常なロック状
態とミス［１ツク状態どの判別を６イｆ実になりことが
できるのである。
ル変調信号の復調が正しくなされなり４〈る等の不都合
が発生することとなる。かかる不都合のサラ牛を防止す
るためにはＰＬＬ回路が１富゛にＬコックしたどきとミ
スロックが発生したときとを判別づる心数がある。 第１図は、かかる判別をな（ことができる従来のロック
検出方式の概略ブロック図である。、第、１図（こおい
て、光学式ｐ”’ｃ Ｍ ｉ−デイオデイ支りｍの記録
媒体から再生されクロック信号及びフレーム同期信号を
含むディジタル変調信用からなる再牛イ５号がエツジ検
出回路１に供給されている。エツジ検出回路１は、再生
信号のレベル変化点を形成する立上り、エツジ及び立下
りエツジが到来する毎にパルスを発生して位相比較器２
及び３に供給づる。位相比較器２はループフィルタ４及
びＶＣＯ（電圧制御形弁振器）５と共にＰ Ｌ Ｌ回路
６を形成している。即ち、位相比較器２にＪ５い、て上
ツジ検出回路１の出力はＶＣＯ５の出力と比較され、そ
れら両信号の周波数及び位相にＪ５１ｊる差に応じた信
号がループフィルタ４を介してＶ ＣＯ５に制御電圧と
して供給される。そして、ＶＣＯ５の出力が再生クロッ
クとして復調回路（図示せず）＠に供給されると共に移
相器７によって移相されたのち位相比較器３においてエ
ツジ検出回路１の出及び移相における差に応じた信号が
ローパスフィルタ８を介してレベル比較器９に供給され
て所定基準レベルと比較される。 ここで、ＰＬ”１１回回蕗がロック状態になったとき位
相比較器２における位相差はほぼ零であるが、位相比較
器３にＪ３いては移相器７によっ（再生クロックの位相
がジノ１〜されるので位相差が生じることとなる。この
とき位相比較器３の出力の平均レベルが最大となるよう
に移相器７に１Ｊ３（ブる移相量並びに位相比較器２及
び３の構成を定めるとローパスフィルタ８の出力のレベ
ルが所定基準レベル以上となって例えば高レベル信ｉか
らなるロック検出信号がレベル比較器９から１ｉカされ
てＰし］−回路６のロック状態の検出をなりことがてさ
ることと、なる。尚、移相率７における移相器は位相比
較器２，３がアナログ乗紳器やＪ、Ｉｔ他的論即和回路
の如く位相差が±９０’のとき出力が最大となる構成に
なっている場合は９０’ どされる。 かかる従来のロック検出方式は、移相器７、位相比較器
３及び「１−パスフィルタε３１よって同期検波器を構
成し、Ｉ） Ｉ−ｉｈ回路６がロック状態となったとき
ずなわヘエツジ検出器１の出力と再生クロックの位相が
一致したとき検波出力が最大となることを利用して１］
ツク検出を４工１：ものと把握づることができる。かか
る従来の方式によると再生信号がり１コック周波数及び
ぞ□の整数倍の周波数以外の周波数に二「ネルギーレベ
ルめなかり高い所謂スプリアスを有しＰ Ｌ、 ’Ｌ回
Ｈ６がこのスプリアスに引き込まれてミス［１・ｙりし
たときにＪｌ［常なロック状態と１メ別することが困Ｍ
ｍ場合ｌｊり生じる。 例えば、再生信号としτＡ’ ” ｆ’イＡ信号をＰ
Ｃ＋ｖＩ化したのちＥＦＭ変調した十ｔ゛ディスクに記
録した光学式１）ＣＭＪ−ディＡディスクから再生され
た信号が供給された場合について説明する。光学式ＰＣ
ＭオーディＡデ）イスクには第２図に示ず如きフォーマ
ツ１−にてＰ” ＣＭデータ信号が記録される。すなわ
ち１フレームは例えば５８８チＶンネルビツトからなり
、データ信号はＥ’ Ｆ’ Ｍ方式でＢビット１Ｂに所
定の変換表（図示せず）に従って１４チヤンネルビツト
に変換され、３ブヤンネルビツトの調整ビットが何月さ
れて１７ ｆ−ｐンネルビットを一単位どして、１のど
ぎは論理（−（レベル□から論理Ｌレベルへの反転１又
はそ・の逆の反転があり、０のときは反転がないように
、す４１わらＮ ｆ’＜Ｚｌの形で記録される。 各フレームの冒頭には、第１ヂレンネルビツトが１、第
２乃至第１１ヂ（・ンネルビツ１〜がＯ，第１２チＶン
ネルビツトが１、第１３乃至第２２ヂヤンネルビツ［−
が０１第２３ヂせンネルビッ１−が１となるようにフレ
ーム同期信号が記録されている。このフレーム同期信号
を基準として５８８チヤンネルビツトの所定位回に制御
信号が配される。 そして全体を通じて、１と１との間に（、Ｌ２個以上１
０個以下の０が配されるようにイへ号処理がなされる。 づなわち最小反転間隔は３Ｔ（Ｔは１デセンネルビツト
の期間）、最大反転間隔は１１Ｔとされる。ざらにフレ
ーム同期信号以外の部分においては、最大反転間隔が２
回連続し”’Ｃ’ ８′３きないようになされている。 尚フレーム同期信号がｌ ｌ）ｔ ｒら１１への１１の
反転から始まるか、１１から１への負の反転から始まる
かは、での直前の信号の状態によっＣ定６１、す、一定
しくいない。 また所謂曲間Ｗ、ディスク最内外周のリードイン、リ−
１〜ｊ′つ１一部分等１′！ｆ楽−Ｆ−タがじ］、ルベ
ル（無ｔ’３ ） ｋ、相当＋する固定パターンと４Ｃ
る個所においては、［ｌＮ・１による被変調伝号は例え
ば７−１゜３ ”’Ｉ’ 、 ７ ｒ ｆａに反転し、
１ ’７１−を−周期とりるくり返し波形を多く含む１
１．１系列イａ号と’Ｌ４る。、この被変調偕翼を微分
Ｌ）↑波整流づること（こよ−）て１１ノらねる（八Ｆ
）（、Ｌ、’７［１ツク周波数のｆｌ線スペクトラム以
外に、り［１ツク周波数の１７分の１の周波数の整数１
８の周波数に二丁ネル：１′−レベルのかなり高い所謂
ス／すｊ７スをイｊりる。祥・）−（、チトンネルにツ
１へし、ノー１へか４．３２１ε３〜１１１／でありか
つその１７分の１の周波数が約２５４ Ｋ Ｈ７Ｃ″あ
るので、無ご１部の場合ｒ） Ｌ−１−に入力される仏
！】は４．３２１８ Ｍ ｌ−Ｉ Ｚの周波数成分及び
この高温ｊ波成分以外に ４． ３２ １ ８Ｍ１−
ｌｚ ：、ｔ−ｎ ｘ２５４Ｋ ト１７
（ｎ は整数）の１−？ルー１′−レヘルのかなり
高い周波数成分子 ｌ＊ ：１つらスブリｊ７スを右り
る。Ｉ−〕ｌ−１−かこのスプリアス（二引き込まれて
ミス［１ツクし１１場合は、同期検波出力のレベルちス
ーｌリアスの１ネルギーに応じＣ高くなる。Ｊの！こめ
、り１−１ツク周波数成分とスＪリノ７スどの間の王ネ
ルー１゛−差が少４Ｃい場合（こは１）［１−が１１常
な［１ツク状態にあるときとミスロック状ｆｇにあると
きとにお（Ｊるルベル比較器９の人力のレベルの差が少
な’Ｃ’ｃＫ ’）でＩＦ常な［Ｊツク状態とミス［１
・ｙり状態どの判別が内勤Ｍ ｊ、；る３゜従って、従
来の日ツク検出万式によつｒｔまＰ １１−がミス１１
ツクした場合にミスロック状態の検出がなされずミス［
］ツク状態／ン目らのＰＡｔ ｕ＋ａがなされないこと
と４ｃす、１Ｆシいデータ復調が４ｆされイＣいという
イ・都合゛）＼）再−１り１１ツクの周波数が基準り［
ｌツクの周波数に等しくなるように記録−ｊ（スフを回
転駆動するスビントルリーーボ機構にＪ、・）（スプリ
アスの周波数が４．３２１８Ｍ１−１７に４するよ−）
に記録ア゛イスクの回転制御が誤つ−（なされ１１１じ
い回転数が得られないどいつ不都合が腎ｉ［、’ｌるこ
とに。 なる。Ｊ、た、従来σ月」ツク検出方式（こ３」、れば
位相比較器３ 、移相器ｌ、１１−バスノイルタＦ３及
びルベル比較器９ ’Ｓ ／３’必井ど’ｔ’＞ ・）
−’（回路構成り（複雑になＶ）、−１スＩ−低減やＩ
］Ｘハリ化が妨（Ｊられることとなる。 イこＣ゛、／１ ′１ｉ明σ月１的は回路を別途設（Ｊ
ることなしにト）１１−のＪ１常Ｑ：［＋ツタ状態を誤
りイエく検出することが（゛きる［１ツク検出方ｉｔを
捉供ｒｊ−ることである３゜ 本弁明によるデｆジタル変調ｆＪｉ号読取り装置にＪ、
’； ｌ’、ＩるインＬ１ツク介生用Ｐｉｔの１１ツク
検出ｌｊ式（よ、ル−ム同明制セ１１回路がハンフーイ
ング動作を停止したことをｆｊ−）−（’ｐＨ−が［ゴ
Ｊツク状態にな−〕たしのど刊断りることを特徴とづる
。 以下、本発明４第３３図及び第４図を参照して詳細に説
明りる。 第Ｃ３図に示す如く、−エツジ検出回路１ 、 Ｐ Ｌ
−１−回路６（ユ第１図と同様に接続さｔｌ（いる。そ
しＣ１［）１１−回路６より出力された再／：［り［］
ツクは復調回路１０及び−フレーム同期制御回路１１に
供給される。１り調回路１０にはＪ［Ｊ ｌイ？Ｉ ’
ｊも供給されており、復調回路１０にＪ３いて再〈１−
り［１ツクにＪ、−）（例え（まＮＲ７１にＪ、る変調
処理がなさｔｌている１］ｊ／［−信号が復調され−Ｃ
復調信）シが得られる。この復調（７ｊ ’；ｊはフレ
ーム同期制御回路１１及びデータ処理回路（図示せず）
１．二供給される９、ル＝７、同期制御回路１１は、例
えば第４図に示１如＜ｉｌｊ ノｆ−りし］ツクを６ｉ
Ｒｌ、て１フレーｌ＼１υに１個の内部同期パルスを
出力する内部同期パルス発生器１２と、供給された復調
信号（こ含よれるフレーｌ＼同明（八″ｒ」のピッ１−
パターンとして例えば１１り［］ツク１１ノに生ずる反
転が２回連続りるパターンを再生り［１ツクによって検
出してフレーム回明信号の発」−タイミングに応じた同
明信号検出パルスを５ｔ１−りるル−ｌ＼同１ｙ１（ル
号検出器１３とを含み、内部同期パルスと＋６１明信Ｖ
号検出パルスどの光１１タイミングにずれが生じＩこと
さ一ル−ム同明バンディングをイρ４構成どなっている
。このクレーム同期ハンｊイングは、内部同期パルスと
同明信号検出パルスどの発り１−ターイミングのずれが
り・イミング比較器１４にＪ、−）で検出されたとぎ１
（」明ハンアイング制陣器１５より内部同期パルス発生
器１２のクロックｓｌ数内容をリヒットするリレット信
舅が出力されることによっ０行われる。そして、フレー
ム同期制御回路１１には更に内部１．ｉ１期パルスによ
って動作して前記図示せぬデータ処理回路にフレームシ
ンク信号を供給し−Ｃデータ処理回路に４３ける復号化
がフレーム同期信号に続くデータずなわら１つのるよう
にづるフレームシンク信号光１器１６が含まれている。 本例においでは、このフレーム同期制御回路１１より内
部同期パルスと同期信号検出パルスとのＲ，生タイミン
グが一致しない間同期バンディング制御器１５より出力
されるハンティング伯号としＣの例えば低レベル４５号
が高レベルとｂっだときぞの高レベル信号がロック検出
信号とし−で出力される。このｆ」ツク検出信号は、Ｐ
ＬＬのロック解除、インジケータ点灯、スピンドルザー
ボの切換制御等に用いられる。すなわち、本発明による
ロック検出方式はフレーム同期検出手段がフレーム同期
ハンティング動作中であることを承りハンティング信号
を利用して１ニ１ツク検出を４ｆづ方式である。 フレーム同期制御回路１１にＪ３いては先づ゛フレーム
同期信号のピッ１へパターンの検出がなされるが、この
ビットパターンの検出は再ｑりロックによってなされる
のてＰ Ｌ Ｌ回路６がり［１ツク周波数にロックして
ない限りフレーム同期信号のヒツトパターンの検出がな
されずフレーム同期制御がなされないのは明らかである
。従って、ハンティング信号が存在しないどぎはＰＬＬ
回路６がクロック周波数にロックしてＪ３つ、またハン
ティング信号が存在覆るときはＰＬＬ回路６が［］ツク
していないかまたはミスロックしでいること（なるので
、バンディング（３ｑを利用して［］ツク検出をなす本
発明にＪ、るロック検出方式によれば回路を別途設ける
ことなしにＰＬＬ回路６の正常なロック状態を誤りなく
検出することができることどなる。 以上、本発明によりロック検出方式を光学式１〕ＣＭＡ
−ディＡディスクプレー１７に適用した場合について説
明したが、本発明は光学式Ｐ ＣＭ 、ｔ −ｊ” −
ｒ Ａディスクブレー１７に限らずレルフクＬ１ツクが
可能な変調方式にＪ、り変調されかつフレーム同期信号
を含むディジタル信８から再生り目ツクを得るためのＩ
） Ｌ、 Ｌを備えたいかなる機器に対し′Ｃも適用可
能である。 以上詳述した如く本発明によるＰ Ｌ Ｌのロック検出
方式は、フレーム同期制御手段がパンティング２Ｊ１作
を停山したことをもってＰ Ｌ−１−がロックしたもの
と判断する６式となっＣいるので、ロック検出のための
回路を別途必要どりることなくＰＬｌの正常なロック状
態とミス［１ツク状態どの判別を６イｆ実になりことが
できるのである。
第１図は、従来のＰ Ｌ Ｌのロック検出方式を承り概
略ブ［Ｊツク図、第２図は、第１図におりる入力信号の
フォーマットを示す波形図、第３図は本発明の実施例ブ
ロック図、第４図は、第３図におりるフレーム同期制御
回路１１の具体例を示すブロック図である。 主要部分の符号の説明 １・・・・・・エツジ検出回路 ６・・・・・・ＰＬＬ回路 １０・・・・・・復調回路 １１・・・・・・フレーム同期制御回路出願人 パ
イオニア株式会社 代即人 弁理士 Ｂ４・・１元彦 手続ネＦＩＮ正書（自発） １．事件の表示 昭和５７年特Ｙ［願第１３１００８号 ２゜考案の名称 ディジタル変調信号読取装置における クロック発生用ＰＬＬのロック検出方式３、補正をする
者 事件との関係 特■出願人 住 所 東京都目黒区目黒１丁目４番１号名 称
（５０１）パイオニア株式会ネ１４、代理人 〒１
０４ 住 所 東京都中央区銀座３丁目１０番９月５、補
正命令の日付 自 発 ６、補正の対象 明細ｍの「発明の詳細な説明」の欄 ７、補正の内容
略ブ［Ｊツク図、第２図は、第１図におりる入力信号の
フォーマットを示す波形図、第３図は本発明の実施例ブ
ロック図、第４図は、第３図におりるフレーム同期制御
回路１１の具体例を示すブロック図である。 主要部分の符号の説明 １・・・・・・エツジ検出回路 ６・・・・・・ＰＬＬ回路 １０・・・・・・復調回路 １１・・・・・・フレーム同期制御回路出願人 パ
イオニア株式会社 代即人 弁理士 Ｂ４・・１元彦 手続ネＦＩＮ正書（自発） １．事件の表示 昭和５７年特Ｙ［願第１３１００８号 ２゜考案の名称 ディジタル変調信号読取装置における クロック発生用ＰＬＬのロック検出方式３、補正をする
者 事件との関係 特■出願人 住 所 東京都目黒区目黒１丁目４番１号名 称
（５０１）パイオニア株式会ネ１４、代理人 〒１
０４ 住 所 東京都中央区銀座３丁目１０番９月５、補
正命令の日付 自 発 ６、補正の対象 明細ｍの「発明の詳細な説明」の欄 ７、補正の内容
Claims (1)
- 所定のル−ム同明仏号を含みかつしルック［］ツクがＯ
ＩＳ！：な変調り式により記録又は伝送されたディジタ
ル変調信号を読取るディジタル変調信号の読取装置にお
い−ｒ＋−−Ｆクロックを光イ［づるための［）Ｌ［−
がロック状態になったことを検出する方式であつ−（、
前記再生クロックによ−）で前記所定のフレーム同期１
８号を検出して各フレームの最初のデータの到来を検知
し前記最初のデータの到来にＩｎ］明しく復号化かなさ
れるように１ｌｉｌ制御りるフレーム同期制御手段かハ
ンｊイング動イ′１を停止したことをもつで前記））
Ｌ Ｌが［］ツクしたものと判断づることを特徴と伎る
ア″イジタル変調仁月読取装置（こおけるりＯツク発生
用１） ｌ−１−のロック検出方式、１
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131008A JPS5921156A (ja) | 1982-07-27 | 1982-07-27 | デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式 |
| KR1019830002839A KR860001260B1 (ko) | 1982-07-27 | 1983-06-23 | 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식 |
| US06/517,554 US4535306A (en) | 1982-07-27 | 1983-07-27 | Phase-locked loop detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131008A JPS5921156A (ja) | 1982-07-27 | 1982-07-27 | デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5921156A true JPS5921156A (ja) | 1984-02-03 |
Family
ID=15047806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57131008A Pending JPS5921156A (ja) | 1982-07-27 | 1982-07-27 | デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4535306A (ja) |
| JP (1) | JPS5921156A (ja) |
| KR (1) | KR860001260B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182761A (en) * | 1991-01-31 | 1993-01-26 | Motorola, Inc. | Data transmission system receiver having phase-independent bandwidth control |
| US5396109A (en) * | 1991-09-26 | 1995-03-07 | Olympus Optical Co., Ltd. | Bit clock regenerating circuit and data regenerating method |
| JPH11284674A (ja) * | 1998-03-30 | 1999-10-15 | Nec Shizuoka Ltd | 無線選択呼出受信機及びその同期制御方法 |
| JP2000278344A (ja) * | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 疑似ロック検出システム |
| US6891441B2 (en) * | 2002-11-15 | 2005-05-10 | Zoran Corporation | Edge synchronized phase-locked loop circuit |
| US7272201B2 (en) * | 2003-08-20 | 2007-09-18 | Schweitzer Engineering Laboratories, Inc. | System for synchronous sampling and time-of-day clocking using an encoded time signal |
| US7398411B2 (en) * | 2005-05-12 | 2008-07-08 | Schweitzer Engineering Laboratories, Inc. | Self-calibrating time code generator |
| BRPI1013707A2 (pt) * | 2009-04-03 | 2019-09-24 | Schweitzer Eng Laboratoires Inc | métodos de correção de deriva de sinal de tempo para um dispositivo eletrônico inteligente, para determinar em sinal de tempo médio ponderado, dispositivo eletrônico inteligente (ied), e, método para determinar e distribuir um sinal de tempo médio ponderado em um sistema de distribuição de potência elétrica. |
| US8867345B2 (en) * | 2009-09-18 | 2014-10-21 | Schweitzer Engineering Laboratories, Inc. | Intelligent electronic device with segregated real-time ethernet |
| US8351433B2 (en) * | 2009-09-18 | 2013-01-08 | Schweitzer Engineering Laboratories Inc | Intelligent electronic device with segregated real-time ethernet |
| US8812256B2 (en) | 2011-01-12 | 2014-08-19 | Schweitzer Engineering Laboratories, Inc. | System and apparatus for measuring the accuracy of a backup time source |
| US9324122B2 (en) | 2012-10-19 | 2016-04-26 | Schweitzer Engineering Laboratories, Inc. | Voting scheme for time alignment |
| US9300591B2 (en) | 2013-01-28 | 2016-03-29 | Schweitzer Engineering Laboratories, Inc. | Network device |
| US9620955B2 (en) | 2013-03-15 | 2017-04-11 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for communicating data state change information between devices in an electrical power system |
| US9270109B2 (en) | 2013-03-15 | 2016-02-23 | Schweitzer Engineering Laboratories, Inc. | Exchange of messages between devices in an electrical power system |
| US9065763B2 (en) | 2013-03-15 | 2015-06-23 | Schweitzer Engineering Laboratories, Inc. | Transmission of data over a low-bandwidth communication channel |
| US9967135B2 (en) | 2016-03-29 | 2018-05-08 | Schweitzer Engineering Laboratories, Inc. | Communication link monitoring and failover |
| US10819727B2 (en) | 2018-10-15 | 2020-10-27 | Schweitzer Engineering Laboratories, Inc. | Detecting and deterring network attacks |
| US11522358B2 (en) | 2020-05-18 | 2022-12-06 | Schweitzer Engineering Laboratories, Inc. | Isolation of protective functions in electrical power systems |
| US11862958B2 (en) | 2021-10-04 | 2024-01-02 | Schweitzer Engineering Laboratories, Inc. | Isolation of protection functions in electrical power systems during startup |
| US12105490B2 (en) | 2021-10-04 | 2024-10-01 | Schweitzer Engineering Laboratories, Inc. | Isolation of protection functions in electrical power systems |
| US12498938B2 (en) | 2021-11-10 | 2025-12-16 | Schweitzer Engineering Laboratories, Inc. | Basic input/output system (BIOS) boot check |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625847A (en) * | 1979-08-09 | 1981-03-12 | Oki Electric Ind Co Ltd | Change-over system of clock distribution system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3525945A (en) * | 1968-08-14 | 1970-08-25 | Communications Satellite Corp | System for reconstituting a carrier reference signal using a switchable phase lock loop |
| US4473801A (en) * | 1979-12-17 | 1984-09-25 | Robert Maurer | Demodulator circuit with phase control loop |
-
1982
- 1982-07-27 JP JP57131008A patent/JPS5921156A/ja active Pending
-
1983
- 1983-06-23 KR KR1019830002839A patent/KR860001260B1/ko not_active Expired
- 1983-07-27 US US06/517,554 patent/US4535306A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625847A (en) * | 1979-08-09 | 1981-03-12 | Oki Electric Ind Co Ltd | Change-over system of clock distribution system |
Also Published As
| Publication number | Publication date |
|---|---|
| US4535306A (en) | 1985-08-13 |
| KR840005635A (ko) | 1984-11-14 |
| KR860001260B1 (ko) | 1986-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921156A (ja) | デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式 | |
| EP0064196B1 (en) | Optical data recording and reproducing apparatus | |
| EP1515334B1 (en) | Recording timing control circuit for optical disk driving device | |
| US4647828A (en) | Servo system | |
| JPH1098377A (ja) | Ｐｌｌ回路 | |
| JP2001357627A (ja) | 情報記録方法及びその装置 | |
| CA1060108A (en) | Test code generator | |
| JPS5869484A (ja) | モ−タ制御回路 | |
| CA1201201A (en) | System for recording scrambled digital signals and playback system therefor | |
| JP3462896B2 (ja) | Ｅｆｍ信号用同期信号発生器 | |
| JPH07211005A (ja) | 光ディスク及び光ディスク記録再生装置 | |
| JPH07326054A (ja) | 光記録媒体記録装置 | |
| JPH1055627A (ja) | 同期回路 | |
| JPS58196785A (ja) | テレビジヨン信号の記録再生方式 | |
| JPS60195778A (ja) | デイジタル情報復調装置 | |
| JPH0416868B2 (ja) | ||
| JPH0294916A (ja) | データスライス回路 | |
| JPH02141970A (ja) | 光ディスクの信号復調回路 | |
| JPH0332152B2 (ja) | ||
| JPH05315945A (ja) | デジタルｐｌｌ回路 | |
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
| JPH0719449B2 (ja) | デジタル信号の再生装置 | |
| JPH10112142A (ja) | ディジタルデータの復調装置 | |
| JPS6221192B2 (ja) | ||
| JPH03268275A (ja) | ディジタルオーディオ信号記録装置，ディジタルオーディオ信号再生装置及びディジタルオーディオ信号記録再生装置 |