JPS5921174B2 - キヤリヤテ−プの製造方法 - Google Patents
キヤリヤテ−プの製造方法Info
- Publication number
- JPS5921174B2 JPS5921174B2 JP51113647A JP11364776A JPS5921174B2 JP S5921174 B2 JPS5921174 B2 JP S5921174B2 JP 51113647 A JP51113647 A JP 51113647A JP 11364776 A JP11364776 A JP 11364776A JP S5921174 B2 JPS5921174 B2 JP S5921174B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- carrier
- carrier tape
- opening
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はキャリヤテープの製造方法の改良に関するもの
である。
である。
従来、半導体素子の電極パターンに対応するリードフィ
ンガを連続形成したキャリヤテープを用いて半導体素子
をアルミナセラミック等の基板上に実装する方式が屡々
用いられており、ワイヤボンディング方式に比べてボン
デイングエ数を低減することが可能で多量生産に適して
いる。
ンガを連続形成したキャリヤテープを用いて半導体素子
をアルミナセラミック等の基板上に実装する方式が屡々
用いられており、ワイヤボンディング方式に比べてボン
デイングエ数を低減することが可能で多量生産に適して
いる。
ところが、この場合、キャリヤテープの製造には大がか
りな装置を必要とするため少量生産にはコスト高になる
という欠点があり、かつリードフィンガにボンディング
用突起がついたキャリヤテープの製造には装置、歩留り
の点で問題があつた。
りな装置を必要とするため少量生産にはコスト高になる
という欠点があり、かつリードフィンガにボンディング
用突起がついたキャリヤテープの製造には装置、歩留り
の点で問題があつた。
本発明は上述の問題を解決するためのもので、低コスト
で少量生産を行うことができ、しかもリードフインガヘ
の突起形成を容易に行うことのできるキャリヤテープの
製造方法を提供することを目的としている。次に図面に
関連して本発明の実施例を説明する。
で少量生産を行うことができ、しかもリードフインガヘ
の突起形成を容易に行うことのできるキャリヤテープの
製造方法を提供することを目的としている。次に図面に
関連して本発明の実施例を説明する。
第１図において、１はマトリックスシートで、該マトリ
ックスシート１には多数のキヤリヤユニ゛ント２がマト
リックス状に形成されている。キャリヤユニット２は第
２図に詳細を示すように、ポリイミド膜絶縁体皮膜３上
に設けられた銅等の良導電性金属箔の枠体４内に半導体
素子の電極パターンに対応するリードフィンガ５を片持
状に一体に突設して形成されている。リードフィンガ５
は枠体４と同材料よりなる。枠体４には第１の位置合せ
穴６がポリイミド膜３を貫通して設けられており、また
リードフィンガ５の先端部はポリイミド膜３の開口部Ｔ
内に突出している。このように、キャリヤユニット２は
高密度に形成されるが、第３図に示すように各キャリヤ
ユニット列間の枠体４’を共通化すれば更に高密度化を
はかることができる。
ックスシート１には多数のキヤリヤユニ゛ント２がマト
リックス状に形成されている。キャリヤユニット２は第
２図に詳細を示すように、ポリイミド膜絶縁体皮膜３上
に設けられた銅等の良導電性金属箔の枠体４内に半導体
素子の電極パターンに対応するリードフィンガ５を片持
状に一体に突設して形成されている。リードフィンガ５
は枠体４と同材料よりなる。枠体４には第１の位置合せ
穴６がポリイミド膜３を貫通して設けられており、また
リードフィンガ５の先端部はポリイミド膜３の開口部Ｔ
内に突出している。このように、キャリヤユニット２は
高密度に形成されるが、第３図に示すように各キャリヤ
ユニット列間の枠体４’を共通化すれば更に高密度化を
はかることができる。
上述のような構成のマトリックスシートはシート状のた
め取扱いが容易で、従来の薄膜製造装置を用いて容易に
製造することができる。
め取扱いが容易で、従来の薄膜製造装置を用いて容易に
製造することができる。
このマトリックスシート上に形成されたキャリヤユニッ
トを塔載してキャリヤテープを形成するためのボンディ
ング用テープ８を第４図に示す。
トを塔載してキャリヤテープを形成するためのボンディ
ング用テープ８を第４図に示す。
図中、９はテープ送り用スプロケツトと係合する穴、１
０はマトリツクスシートの位置合せ穴６に対応する第２
の位置合せ穴、１１はポリイミド膜３の開口部７に対応
するボンデイング用の開口部である。キヤリヤテープ形
成は次のようにして行われる。
０はマトリツクスシートの位置合せ穴６に対応する第２
の位置合せ穴、１１はポリイミド膜３の開口部７に対応
するボンデイング用の開口部である。キヤリヤテープ形
成は次のようにして行われる。
すなわち、まずマトリツクスシート１を例えば第１図ま
たは第３図に鎖線で示す位置でプレス等により切断して
４個連続したキヤリヤユニツト２を取出し、このキヤリ
ヤユニツト２を第５図及び第６図に示すようにテープ８
の裏面に両面テープ等により取外し可能（テープの再使
用を可能にするため）に接着してキヤリヤテープ１２を
形成するが、この場合位置合せ穴６，１０を合せて位置
決めすることによつてスプロケツト用の穴９に対するキ
ヤリヤユニツト２の位置精度を容易に出すことができる
。このとき、開口部７，１１は一致する。このようにし
て形成されたキヤリヤテープ１２に従来のテープ用ボン
デイング装置を用いて半導体素子を実装することができ
る。
たは第３図に鎖線で示す位置でプレス等により切断して
４個連続したキヤリヤユニツト２を取出し、このキヤリ
ヤユニツト２を第５図及び第６図に示すようにテープ８
の裏面に両面テープ等により取外し可能（テープの再使
用を可能にするため）に接着してキヤリヤテープ１２を
形成するが、この場合位置合せ穴６，１０を合せて位置
決めすることによつてスプロケツト用の穴９に対するキ
ヤリヤユニツト２の位置精度を容易に出すことができる
。このとき、開口部７，１１は一致する。このようにし
て形成されたキヤリヤテープ１２に従来のテープ用ボン
デイング装置を用いて半導体素子を実装することができ
る。
ボンデイングは開口部１１を利用して行う。この場合の
半導体素子のボンデイングは、図示を省略するが、テー
プ８の穴９と係合するトラクタによりキヤリヤテープ１
２を移動させて連続的に行うことができる。なお、上述
の説明ではボンデイング用突起付の半導体素子用のキヤ
リヤユニツトの例について述べたが、本発明は突起なし
の半導体素子にも適用できる。その場合は、リードフイ
ンガに半導体素子ボンデイング用の突起をメツキ等によ
り形成しておく。以上述べたように、本発明によれば、
取扱いの容易なシート状をなし従来の薄膜製造等により
容易にリードフインガを形成できるマトリツクスシート
よりキヤリヤユニツトを必要数だけ切出し、該キヤリヤ
ユニツトを第１，第２の位置合せ穴を利用してボンデイ
ング用テープに正確に位置決めして接着してキヤリヤテ
ープを構成するようになつているため、低コストで多種
少量生産を行うことができ、しかもリードフインガにボ
ンデイング用突起を形成することも容易である。
半導体素子のボンデイングは、図示を省略するが、テー
プ８の穴９と係合するトラクタによりキヤリヤテープ１
２を移動させて連続的に行うことができる。なお、上述
の説明ではボンデイング用突起付の半導体素子用のキヤ
リヤユニツトの例について述べたが、本発明は突起なし
の半導体素子にも適用できる。その場合は、リードフイ
ンガに半導体素子ボンデイング用の突起をメツキ等によ
り形成しておく。以上述べたように、本発明によれば、
取扱いの容易なシート状をなし従来の薄膜製造等により
容易にリードフインガを形成できるマトリツクスシート
よりキヤリヤユニツトを必要数だけ切出し、該キヤリヤ
ユニツトを第１，第２の位置合せ穴を利用してボンデイ
ング用テープに正確に位置決めして接着してキヤリヤテ
ープを構成するようになつているため、低コストで多種
少量生産を行うことができ、しかもリードフインガにボ
ンデイング用突起を形成することも容易である。
また、テープとキヤリヤユニツトの接着を取外し可能な
方法で行うようにすればテープの再使用が可能である。
方法で行うようにすればテープの再使用が可能である。
図面は本発明に係るテープキヤリヤの製造方法の実施例
を示すもので、第１図はマトリツクスシートの平面概要
図、第２図はキヤリヤユニツトの平面図、第３図はキヤ
リヤユニツトの他の形成例を示す平面図、第４図はテー
プの平面図、第５図はキヤリヤテープの平面図、第６図
は同側面図である。 図中、１はマトリツクスシート、２はキヤリヤユニツト
、３はポリイミド膜（絶縁体皮膜）、５はリードフイン
ガ、６，１０は第１，第２の位置合せ穴、７，１１は開
口部、８はテープ、９は穴、１２はキヤリヤテープであ
る。
を示すもので、第１図はマトリツクスシートの平面概要
図、第２図はキヤリヤユニツトの平面図、第３図はキヤ
リヤユニツトの他の形成例を示す平面図、第４図はテー
プの平面図、第５図はキヤリヤテープの平面図、第６図
は同側面図である。 図中、１はマトリツクスシート、２はキヤリヤユニツト
、３はポリイミド膜（絶縁体皮膜）、５はリードフイン
ガ、６，１０は第１，第２の位置合せ穴、７，１１は開
口部、８はテープ、９は穴、１２はキヤリヤテープであ
る。
Claims (1)
- １ 半導体素子の電極パターンに対応するリードフィン
ガを該リードフィンガの先端部を突出させる開口部７を
有する絶縁体皮膜３上に設けてなり該開口部７の周辺部
に第１の位置合せ穴６を有する多数のキャリヤユニット
をマトリックス状に連続させて形成されるマトリックス
シートより所定数のキャリヤユニットを切出し、該キャ
リヤユニットを前記第１の位置合せ穴６に対応する第２
の位置合せ穴１０と前記開口部７に対応する開口部１１
とを有するテープボンディング用のテープに第１、第２
の位置合せ穴６、１０を合せることによつて位置決めし
て接着することを特徴とするキャリヤテープの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51113647A JPS5921174B2 (ja) | 1976-09-24 | 1976-09-24 | キヤリヤテ−プの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51113647A JPS5921174B2 (ja) | 1976-09-24 | 1976-09-24 | キヤリヤテ−プの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5339865A JPS5339865A (en) | 1978-04-12 |
| JPS5921174B2 true JPS5921174B2 (ja) | 1984-05-18 |
Family
ID=14617544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51113647A Expired JPS5921174B2 (ja) | 1976-09-24 | 1976-09-24 | キヤリヤテ−プの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921174B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633498A (en) * | 1979-08-25 | 1981-04-03 | Toyo Sash Kk | Coloring method for anodic oxidation coating of aluminum or aluminum alloy |
| US4980219A (en) * | 1988-04-06 | 1990-12-25 | Casio Computer Co., Ltd. | Carrier tape for bonding IC devices and method of using the same |
-
1976
- 1976-09-24 JP JP51113647A patent/JPS5921174B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5339865A (en) | 1978-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019209A (en) | Method of manufacturing and using a carrier tape for bonding IC devices | |
| US3968563A (en) | Precision registration system for leads | |
| JPS5826828B2 (ja) | テ−プキヤリアの製造方法 | |
| US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JP2585643B2 (ja) | 金属ベース回路基板の多量製造方法 | |
| JPH03120747A (ja) | フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法 | |
| JPS5988859A (ja) | キヤリヤテ−プの製造方法 | |
| JP3528506B2 (ja) | 電子部品の製造方法 | |
| JPH0564859B2 (ja) | ||
| JPH0332268B2 (ja) | ||
| JP2505827B2 (ja) | フィルムキャリアの製造方法 | |
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JPS6329414B2 (ja) | ||
| JPS61265852A (ja) | キヤリア・テ−プ | |
| JPS6152977B2 (ja) | ||
| JPS62188345A (ja) | 混成集積回路の製造方法 | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| JPS5618451A (en) | Manufacture of substrate for semiconductor device | |
| JPH03131047A (ja) | Ｔａｂテープ | |
| JP2004011000A (ja) | メッキ構造体及びその製造方法 | |
| JPS6220694B2 (ja) | ||
| JP3198822B2 (ja) | 表面実装型電子部品の外部電極形成方法 | |
| JPS62156894A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH03132062A (ja) | 集積回路の多量製造方法 |