JPS59212082A

JPS59212082A - 固体撮像装置

Info

Publication number: JPS59212082A
Application number: JP58086416A
Authority: JP
Inventors: Shoichi Tanaka; 正一田中
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-05-17
Filing date: 1983-05-17
Publication date: 1984-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はＣＣＤエリアイメージセンサに関し、特に、垂
直走査回路を備えるＣＣＤエリアイメージセンサの改良
に関する。

背景技術ＣＣＤエリアイメージセンサ（以下において、ＣＣＤセ
ンサと略称される。）は信号電荷転送のために電荷結合
装置（ＣＣＤ）を使用する固体撮像装置である。第１の
ＣＣＤセンサ形式は画素を兼ねるＶＣＣＤ（垂直転送用
ＣＣＤ）と、バツフアＣＣＤ（一時蓄積用ＣＣＤ）とＨ
ＣＣＤ（水平転送用ＣＣＤ）を備え、フレームトランス
フアＣＣＤセンサ（ＦＴセンサと略称される。）と呼ば
れる。ただし、電子カメラ用ＦＴセンサにおいて、バツ
フアＣＣＤの縮少または省略は可能である。

そして、ＨＣＣＤの代わりにＨＳＬ（水平信号線）を使
用する事は可能である。第２のＣＣＤセンサ形式は画素
列の間に配置されたＶＣＣＤと、画素とＶＣＣＤを接続
するアドレスゲートと、ＨＣＣＤを備え、インタライン
ＣＣＤセンサ（１Ｌセンサと略称される。）と呼ばれる
。ただし、アドレスゲートとそれに隣接するＶＣＣＤの
転送電極を接続する事は可能であり、それは共通電極形
１Ｌセンサと呼ばれる。コンデンサを介して画素電位を
制御する事によつて画素の信号電荷をアドレスゲート（
または電位障壁）を越えてＶＣＣＤに転送する事は公知
であり、それは画素制御形１Ｌセンサと呼ばれる。アド
レスゲートの電位を制御する事によつて画素の信号電荷
をＶＣＣＤに転送する従来の１Ｌセンサはゲート制御形
１Ｌセンサと呼ばれる。両者の混用は可能である。１Ｌ
センサにおいて、ＨＣＣＤの代わりにＨＳＬを使用する
事は可能である。１ＬセンサまたはＦＴセンサにおいて
、インタレースを実施するために一般に２相クロツクに
よつてドライブされるが、単相クロツク、３相クロツク
、４相クロツクの使用も提案されている。垂直走査回路
によつて選択された１画素行の信号電荷をＶＣＣＤに転
送する１Ｌセンサはインタラインアドレスセンサ（１Ｌ
Ａセンサと略称される。）と呼ばれる。１ＬＡセンサは
第３のＣＣＤセンサ形式である。第４のＣＣＤセンサ形
式はＶＳＬ（垂直信号電極線）と垂直スイツチと水平ス
イツチ回路とＨＣＣＤを備え、ハイブリツドセンサと呼
ばれる。垂直走査回路によつて選択された垂直スイツチ
は１画素行の信号電荷をＶＳＬに読み出す。ＶＳＬの信
号電荷はＨＣＣＤまたは水平スイツチ回路のコンデンサ
に不完全転送される。垂直走査回路が垂直スイツチの代
わりにコンデンサを介して画素電圧を制御する事も可能
である。上記の４種類のＣＣＤセンサはノフレーム画像
を作る電子カメラと、連続するフレーム画像を作るＴＶ
カメラに使用されうる。特開５７−６９９７８はアドレ
スゲートが垂直走査回路から信号電荷転送パルス電圧（
リードパルス）と過剰電荷転送用パルス電圧（オーバー
フローパルス）を受け取り、信号電荷とブルーミング電
荷を独立にＶＣＣＤに転送し、ＶＣＣＤがそれらを独立
に垂直転送する事を開示する。特開５７−１３２４８２
は画素制御形１ＬＡセンサにおいて、ＶＣＣＤに４相以
上の多相クロツクを印加する事を開示する。特開５７−
２０２１８３はバツフアＣＣＤを有する１ＬＡセンサに
おいて、垂直走査回路によつて選択された１画素行の信
号電荷を１Ｈ期間にバツフアＣＣＤに垂直転送する事を
開示する。特出５７−３５６２０，５７−１２９１４６
，５７−１８７１７３，５８−６１３４，５８−２０４
０５は本出願人によつて出願されたハイブリツドセンサ
を開示する。特出５７−４９９１３，５７−１９８２３
３，５８−１０２１５，そして昭和５８年４月３０日出
願の特許願は本出願人によつて出願された１ＬＡセンサ
を開示する。特出５８−４１２１１，５８−６２５４７
，そして昭和５８年４月３０日出願の特許願は本出願人
によつて出願された他のＣＣＤセンサを開示する。

上記の先行技術は本発明の先行出願である。

発明の開示上記のＣＣＤセンサは多くの利点を持つにも関らず、感
度（ＳＮ比）と解像度の改善を必要としている。しかし
、両者は一般に逆の相函関係を持つ。画素の増加によつ
て、解像度は改善されるが画素の有効受光面積は減少し
、ＳＮ比は低下する。

したがつて、本発明の第１の目的は固体撮像装置のＳＮ
比または解像度の改善である。本発明の第２の目的はＣ
ＣＤセンサのＳＮ比または解像度の改善である。チツプ
の面積増加によつて、解像度と画素の有効受光面積は一
緒に増加できる。しかし、チツプの歩留まりは大巾に低
下する。したがつて本発明の第３の目的は固体撮像装置
の歩留まりの改善である。本発明の第４の目的はＣＣＤ
センサの歩留まりの改善である。上記の目的を達成する
ために、本明細書は１３個の独立発明を開示する。各独
立発明は深い相互関係と共通目的を持ち、一緒に実施す
る事によつて最高の相乗効果を発生できる。各独立発明
の特徴と効果が以下に説明される。

独立発明１．（クレーム１）ＣＣＤセンサの重要な問題は解像度と感度の改善である
。２１３インチサイズのチツプに５００×７６８画素を
配置されたイメージセンサ条件において、１画素面積は
約１５５μ２である。１実施例において１Ｌセンサは約
２０μ２の有効受光画素面積を持ち、ＦＴセンサは約２
３０μ２の有効受光画素面積を持つ。しかし、ＦＴセン
サはフイールド蓄積であるので、信号電荷蓄積時間は半
分になり、実質的な有効受光面積は約１１５μ２である
。さらに、ＦＴセンサの垂直解像度は信号電荷の混合に
よつて悪くなり、転送方向を指定するための電位障壁は
光電感度（特に青感度）を低下させる。さらに、一時蓄
積用（バツフア）ＣＣＤの付加によつてそのチツプ面積
は増加する。電子カメラ用ＦＴセンサにおいてシヤツタ
ーを高速で２回開く事は困難であり、画像のブレが発生
する。本発明はＣＣＤセンサの上記の欠点を改善するた
めに、ＶＣＣＤの各転送電極の下に電位障壁ＰＢと電位
井戸ＰＷを作り、そして、各ＰＷに蓄積された信号電荷
はＶＣＣＤの出力端から注入される空ＰＷによつてそれ
ぞれ独立に垂直転送される事を特徴とする。このように
すれば、ＶＣＣＤを使用するＣＣＤセンサの解像度と感
度は大巾に改善される。たとえば電子カメラ用ＦＴセン
サにおいて、有効受光画素面積は約１１５μ２であり、
シヤツターは１回開くだけで良い。さらに、本発明のＣ
ＣＤセンサはインタレースを必要としない簡易形イメー
ジセンサに好適である。監視用またはロボツト用ＴＶカ
メラにおいてインタレースの省略はシステムを簡単にす
る。ＴＶ内視鏡用ＦＴセンサはフラツシユ光を使用でき
るので、バツフアＣＣＤを省略できる。その結果、非常
に小さいチツプ面積を持つＴＶ内視鏡が製造できる。本
発明のＣＣＤセンサをインタレース動作させる方法につ
いては後で説明される。１Ｌセンサにおいて、ＶＣＣＤ
の２ＰＷによつて１画素の信号電荷を垂直転送できるの
でＶＣＣＤの電荷転送能力は２倍になる。ただし、この
実施例において、１水平期間に２個の空ＰＷがＶＣＣＤ
に注入されねばならない。本発明のＣＣＤ転送技術（以
下において、１Ｅ／Ｂ転送方式と呼ばれる。）は“電荷
転送デバイシズ、セキン＆トンプセツト、近代科学社、
２２８頁〜２２９頁。”に記載されている。しかし上記
の１Ｅ／Ｂ転送技術をＩＬセンサまたはＦＴセンサの垂
直転送に応用する事によつて、その解像度とＳＮ比を改
善できる事は公知でなかつた。

そして、１Ｅ／Ｂ転送技術を使用するＣＣＤセンサの最
適な構造と動作条件も認識されていなかつた。１Ｅ／Ｂ
転送方式のＣＣＤセンサ（１Ｅ／Ｂセンサと略称される
。）の構造と動作は後で詳しく説明される。

独立発明２、（クレーム２）１Ｅ／Ｂセンサの欠点はインタレース動作が複雑な事で
ある。この問題は特にＦＴセンサにおいて重要である。

さらにＦＴセンサにおいて、ＰＢによる電荷転送（蓄積
）能力の低下と青感度の低下も重要な欠点である。１Ｅ
／Ｂ形１Ｌセンサにおいて、２個のＰＷによつて１画素
の信号電荷を転送するインタレース方式は動作が複雑で
ある。本発明は１Ｅ／Ｂ形ＣＣＤセンサの上記の欠点を
改善するために、ＶＣＣＤの奇（偶）数行の転送電極の
下にＰＷを作り、その偶（奇）数行の転送電極の下にＰ
Ｂを作り、そして各ＰＷの信号電荷はＶＣＣＤの一端か
ら空ＰＷを注入する事によつてそれぞれ独立に垂直転送
する事を特徴とする。ただし、本明細書において、垂直
、水平は直交関係を表わすに過ぎない。このようにすれ
ば、上記の欠点は大巾に改善される。上記のＣＣＤ転送
技術（以下において、２Ｅ／Ｂ転送方式と呼ばれる。）
は前記の文献の３６頁〜３７頁に記載されている。しか
し、上記の２Ｅ／Ｂ転送技術をＣＣＤセンサの垂直転送
に応用する事によつて、その解像度と感度を大巾に改善
できる事は公知ではなかつた。そして２ＥＢ転送技術を
使用する１ＬセンサまたはＦＴセンサの最適な構造と動
作条件も認識されていなかつた。２Ｅ／Ｂ形１Ｌセンサ
はＰＢを各転送電極の下に作る必要がないので、その電
荷転送能力は増加する。したがつて、ＶＣＣＤの水平巾
を縮少して、画素面積を増加できる。２Ｅ／Ｂ形ＦＴセ
ンサはＰＢを各転送電極の下に作る必要がないので、そ
の電荷蓄積（転送）能力と青感度は増加する。２Ｅ／Ｂ
形ＣＣＤセンサはインタレースを実施するＴＶカメラま
たはシヤツターを２回開く電子カメラに使用できる。そ
して、それは最高の垂直解像度を持つＴＶ内視鏡を小さ
なチツプ面積上に搭載する。

従属発明１、（クレーム３）インタレースを実施する２Ｅ／Ｂセンサにおいて、第１
フイールド期間に奇（偶）数行の転送電極が信号電荷を
ストレージし、偶（奇）数行の転送電極がＰＢを作る。

そして第２フイールドには反対になる。好ましい実施例
において、２Ｅ／Ｂ形電子カメラは高速対象に対して１
回シヤツターを開いてフイールド画像を記録し、静止ま
たは低速対象に対して２回シヤツターを開いてフレーム
画像を記録する。

従属発明２、（クレームチ４）２Ｅ／Ｂセンサの重要な問題は垂直転送クロツクが複雑
であり、ＶＣＣＤの垂直転送段数が１６程度に制限され
ていた事である。本従属発明は上記の欠点を改善するた
めに、ＶＣＣＤの奇数行の転送電極を第１シフトレジス
タによつてドライブし、ＶＣＣＤの偶数行の転送電極を
第２シフトレジスタによつてドライブする事を特徴とす
る。このようにすれば転送クロツクは簡単になり、ＶＣ
ＣＤの転送段数を増加できる。

従属発明３、（クレーム５）従属発明２の問題は２個のシフトレジスタを必要とする
事である。本発明は上記の欠点を改善するために、複数
段のインバータによつて構成されたシフトレジスタの半
ビツト段を構成するインバータの出力節点からそれぞれ
出力端子を引き出す事を特徴とする。このようにすれば
、２Ｅ／Ｂセンサのクロツク回路は簡単になり、ＶＣＣ
Ｄの転送段数を増加できる。

従属発明４、（クレーム６）１Ｅ／Ｂセンサまたは２Ｅ／Ｂセンサの好ましい実施例
において、ＶＣＣＤに最初に配置された２電位井戸ピツ
チだけ、空ＰＷが逆転送された後で、１個の空ＰＷがＶ
ＣＣＤに注入される。空ＰＷの２電位井戸（ＰＷ）ピツ
チの逆転送は信号電荷ＰＷの２電位井戸ピツチの垂直転
送を意味する。１電位井戸ピツチは１ＰＷと１ＰＢの垂
直巾に等しい。したがつて、１Ｅ／Ｂセンサにおいて、
２ＰＷピツチは２転送電極巾であり、２Ｅ／Ｂセンサに
おいて、２ＰＷピツチは４転送電極巾である。

１水平期間に１行の信号電荷を水平転送するＩＬセンサ
または電子カメラ用ＦＴセンサまたはＦＴセンサのバツ
フアＣＣＤにおいて、１水平期間にＶＣＣＤは２ＰＷピ
ツチだけ垂直転送される。１水平期間に２行の信号電荷
を水平転送する１ＬセンサまたはＦＴセンサにおいて、
１水平期間にＶＣＣＤは４ＰＷピツチだけ垂直転送され
る。

従属発明５、（クレーム７）１Ｅ／Ｂセンサ、またはＴＶブラウン管の２倍の垂直画
素数（たとえば９８０）を持つ２Ｅ／Ｂセンサにおいて
、インタレースは複雑になる。本従属発明は上記の欠点
を改善するために、ＣＣＤセンサの出力信号電圧を磁気
デイスクに記録し、そして、磁気デイスクから１／２Ｔ
Ｖ水平期間に１行の信号電圧を読み出し、そして読み出
された信号電圧の時間軸を２倍に変換する事を特徴とす
る。

このようにすれば、インタレースを実施する事ができる
。１実施例において１／２ＴＶ水平期間に奇（偶）数行
の信号電圧が第１フイールドに出力される。そして、第
２フイールドに、偶（奇）数行の信号電圧が読み出され
る。他の１実施例において、１ＴＶ水平期間の前半と後
半に奇数行と偶数行の信号電圧が読み出される。そして
、読み出された奇数行の信号電圧と偶数行の信号電圧は
時間軸変換されてＴＶ受像機に出力される。本実施例は
特に電子カメラに有益である。ＣＣＤセンサの１行の出
力信号電圧を１／２ＴＶ水平期間に磁気デイスクに送る
事が好ましい。このようにすれば、磁気デイスクの回転
数は一定になり、ＣＣＤセンサの暗電流は低下する。

従属発明６、（クレーム８）１Ｅ／Ｂセンサ、またはＴＶブラウン管の２倍の垂直画
素数を持つ２Ｅ／Ｂセンサにおいて、インタレースは複
雑になる。本従属発明は上記の欠点を改善するために、
１ＴＶ水平期間に２画素行の信号をＣＣＤセンサから読
み出す事を特徴とする。１実施例において、１／２ＴＶ
水平期間に１行の信号がＣＣＤセンサから出力される。

他の１実施例において、２個のＨＣＣＤから奇数行の信
号と偶数行の信号が並列に出力される。

独立発明３、（クレーム９）本発明は固体撮像装置の垂直解像度を改善するために、
奇数列の画素を偶数列の画素に対して１／２画素ピツチ
だけ垂直方向にシフトさせる事を特徴とする。このよう
にすれば画素数を増加する事なしに垂直解像度は大巾に
増加する。好ましい実施例において、第Ｎ行の出力信号
電圧は奇数列の第Ｎ行信号と、偶数列の第Ｎ−０．５行
信号と第Ｎ＋０．５行信号の平均値信号によつて構成さ
れる。

そして、第Ｎ＋０．５行の出力信号電圧は偶数列の第Ｎ
＋０．５行信号と、奇数列の第Ｎ行信号と第Ｎ＋１行信
号の平均値信号によつて合成される。本発明は特に高解
像度を必要とする電子カメラに使用する事が好ましい。

単板カラー固体撮像装置、特に、単板カラーＦＴセンサ
において、画素列に沿つて色ストライプフイルタを配置
する事が好ましい。また、少ない垂直画素数を持つ簡易
形ＴＶカメラにおいて、インタレースの実施が可能にな
る。

独立発明４、（クレーム１０）静止画像を作る電子カメラにおいて、回転色フイルタを
使用する事によつて、３枚の単色画像（たとえばＲ、Ｇ
、Ｂ）をシヨツトする事が特開５８−４３６７０に開示
されている。その結果、解像度は大巾に向上する。しか
し、この電子カメラはシヤツタを３回または６回開く必
要があるので、動画像のシヨツトは困難だつた。本発明
は上記の欠点を改善するために、回転色フイルタに透明
領域を配置し、動画像または白黒画像をシヨツトする時
にレンズの前に上記の透明領域を配置する事を特徴とす
る。このようにすれば、動画像または白黒画像は１回ま
たは２回のシヨツトによつて作られるので、色ボケは大
巾に減少する。そして、この画像は磁気デイスクの１〜
２フイールド画像分の記録エリアを消費するだけなので
、その記録容量は増加する。ただし、回転色フイルタの
透明領域はＲ＝Ｇ＝Ｂの白色分光感度を持つ信号電圧を
発生する必要がある。したがつて、ＣＣＤセンサの分光
感度を補償して上記の条件を満足するために、上記の透
明領域上に特定の分光感度を持つ色フイルタを配置する
事は可能である。もちろん上記の白色条件は近似的に成
立すれば良い。好ましい実施例において、回転色フイル
タはＷ（透明＝白色）、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の４領域に分割される。色フイルタの回転数はシヤツタ
スピードに応じて制御される。

独立発明５、（クレーム１１）電子カメラの画素数の増加はＶＣＣＤとＨＣＣＤの転送
周波数の増加と転送効率の低下を招く。本発明は上記の
欠点を改善するために、チツプの有効撮像領域の水平巾
を垂直巾より大きくし、そしてＶＣＣＤは水平方向に信
号電荷を転送し、ＨＣＣＤは垂直方向に信号電荷を転送
する事を特徴とする。ＶＣＣＤの代わりにＶＳＬ（垂直
信号線）を使用する事は可能である。このようにすれば
、ＶＣＣＤの転送段数は増加し、ＨＣＣＤの転送段数は
減少する。ＨＣＣＤの転送周波数はＶＣＣＤのそれに比
べて非常に高いので、ＨＣＣＤの転送損失は大巾に低下
する。ＶＣＣＤの転送周波数は小さいので、ＶＣＣＤの
転送損失の増加は小さい。

独立発明６、（クレーム１２）独立発明１，２に開示に開示されるＣＣＤセンサまたは
他の固体撮像装置において、水平画素数の増加はＨＣＣ
Ｄの設計を非常に困難にする欠点があつた。たとえば、
水平画素数７６８、水平画素ピツチ１１．５μであるＣ
ＣＤセンサにおいて、２相ＨＣＣＤの１転送電極の水平
巾は５．７μであり、その下に電位障壁と電位井戸を作
る必要がある。そして、転送段数と転送周波数が増加す
るので、ＨＣＣＤの転送損失が増加する。本発明は上記
の欠点を改善するために、隣接して２つのＨＣＣＤを配
置し、奇数列の信号電荷と偶数列の信号電荷を別々に水
平転送する事を特徴とする。このようにすれば、転送周
波数と転送損失は減少する。

従属発明１、（クレーム１３）独立発明６の欠点は第１ＨＣＣＤから第２ＨＣＣＤへ奇
（偶）数列の信号電荷を転送するために、ＨＣＣＤのク
ロツク配線が複雑になる事である。

本発明は上記の欠点を改善するために、ＶＣＣＤと第２
ＨＣＣＤの間に配置される第１ＨＣＣＤが４種類の転送
電極を持ち、そして第１ＨＣＣＤの第１転送電極は水平
方向に配線されたクロツク線φ１に接続され、第１ＨＣ
ＣＤの残りの第２、第３、第４転送電極は第２ＨＣＣＤ
の各転送電極をそれぞれ延長する事によつて作る事を特
徴とする。このようにすれば、クロツク線の配線は非常
に簡単になる。第１ＨＣＣＤのクロツク線の減少によつ
て寄性クロツク容量も低下する。第１、第２ＨＣＣＤは
２相または４相クロツクによつてドライブできる。

従属発明２、（クレーム１４）好ましい実施例において、第１、第２ＨＣＣＤを４種類
の転送電極によつて構成し、そして第１ＨＣＣＤの第１
〜第４転送電極を第２ＨＣＣＤの各転送電極の延長によ
つて配設する。さらに、第１１ＨＣＣＤの第１転送電極
ＴＲ１下のチヤンネル電位を第２ＨＣＣＤの第１転送電
極ＴＲ１′下のチヤンネル電位より浅くする事を特徴と
する。このようにすれば、第２トランスフアゲートに深
い電位を与える事によつて、ＴＲ１からＴＲ１′へ信号
電荷を転送できる。上記のチヤンネル電位差はイオン注
入等の公知の方法によつて作る事ができる。ＴＲ１の水
平巾をＴＲ１′より小さくすればナローチヤンネル効果
によつてＴＲ１下のチヤンネル電位はＴＲ１′下のチヤ
ンネル電位よりも浅くなる。第１、第２ＨＣＣＤは２相
または４相クロツクによつて水平転送される。

従属発明３、（クレーム１５）好ましい実施例において、ＶＣＣＤから第１ＨＣＣＤに
奇（偶）数列の信号電荷を最初に転送し、次に第１ＨＣ
ＣＤから第２ＨＣＣＤに上記の信号電荷を転送する。最
後に、ＶＣＣＤから偶（奇）数列の信号電荷を第１ＨＣ
ＣＤに転送する。このようにすれば、第１、第２ＨＣＣ
Ｄの構造は簡単になる。ＶＣＣＤの偶（奇）数列の転送
電極数をその奇（偶）数列の転極電極数より増加する事
によつてまたは転送電極巾を増加する事によつて上記の
垂直転送動作が可能になる。

独立発明７、（クレーム１６）ＣＣＤセンサまたは他の固体撮像装置において、垂直画
素数の増加によつて、画素の垂直巾は小さくなる。その
結果、ＶＣＣＤの転送電極に接続される垂直走査線の巾
も細くなり、その抵抗は増加する。上記の事実はＭＯＳ
イメージセンサも同じである。特に、独立発明１、２に
開示されるＣＣＤセンサにおいて、垂直走査線はシフト
レジスタによつてドライブされるので、垂直走査線の充
放電時定数は大きくなる。さらにＦＴセンサの垂直走査
線は大きな容量を持ち、その厚さは光電感度を継持する
ために薄くされるので、その充放電時定数はより長くな
る。本発明は上記の欠点を改善するために、１行の垂直
走査線を撮像領域の両側からそれぞれ給電する事を特徴
とする。このようにすれば、片側の共通クロツク線また
はシフトレジスタに掛る負荷抵抗と負荷容量はそれぞれ
半減する。好ましい実施例において垂直走査線は分割さ
れる。

独立発明８、（クレーム１７）ＣＣＤセンサにおいて、または他の固体撮像装置におい
て、水平画素数の増加によつて、オーベーフロードレン
の設置は不可能になる。従来、この欠点を改善するため
に、Ｎ形基板表面にＰ形ウエルを形成し、Ｐ形ウエルと
Ｎ形基板間の第１ＰＮ接合の空乏層によつてＰ形ウエル
を空乏化し、画素のブルーミング電荷をＮ形基板にパン
チスルーまたはドリフトさせるブルーミング抑制技術が
実用化されていた。しかし、この先行技術において、良
好なブルーミング抑制能力を得るためには第１ＰＮ接合
の逆バイアス電圧ＶＰを大きくし、その空乏層をＰ形ウ
エル内部に深く侵入させる必要があつた。しかし、ＶＰ
を大きくすると、ＶＣＣＤの垂直転送期間にＶＣＣＤの
電位井戸からＮ形基板に信号電荷がパンチスルーする危
険がある。

バルクチヤンネルＶＣＣＤにおいて、特にその危険は大
きくなる。本発明はＣＣＤセンサの上記の欠点を改善す
るために、Ｎ形基板に２種類の電圧を与える事を特徴と
する。そして、ＶＣＣＤの垂直転送時に、第１ＰＮ接合
空乏層が小さくなる第１電圧ＶＬをＮ形基板に与え、画
素の信号電荷蓄積期間の１部または余部に第１ＰＮ接合
空乏層が大きくなる第２電圧ＶＨをＮ形基板に与える。

このようにすれば、ＶＣＣＤの電荷転送能力を減少する
事なく、ブルーミング抑制能力は増加する。

従属発明１、（クレーム１８）好ましい実施例において、上記のブルーミング低減技術
は電子カメラに応用される。そして、ＶＣＣＤの転送電
極に浅い電位ＶＬを与え、Ｎ形基板に深い電位ＶＨを与
える事によつて、ＶＣＣＤに残留するノイズ電荷を基板
にパンチスルーする事ができる。このようにすれば、Ｖ
ＣＣＤのノイズ電荷クリアは短時間で終了するのでシヤ
ツターチヤンスを失う欠点がなくなる。好ましい実施例
において、シヤツターボタンを押す事によつて、ＶＣＣ
Ｄまたは画素であるＭＯＳコンデンサのゲート電極は浅
い電位ＶＬから深い電位ＶＨに変化し、信号電荷の蓄積
を開始する。

独立発明９、（クレーム１９）ＣＣＤセンサまたは他の固体撮像装置において、水平画
素数の増加はオーバーフロードレンの設置を困難にする
。しかし、Ｐ形ウエルの設置も製造工程の増加を招く欠
点がある。本発明は固体撮像装置特にＣＣＤセンサのブ
ルーミング抑制技術の欠点を改善するために点状のブル
ーミング電荷吸収ドレン（単にドレンと略称する。）を
複数の画素に隣接して配置する事を特徴とする。そして
、ドレンは画素分離領域上に配線された電極線に接続さ
れ、給電される。１Ｌセンサにおいて、ドレンは画素か
ら一定の大きさの電位障壁によつて分離される。上記の
電位障壁はイオン注入によつて作る事ができる。このよ
うにすればオーバーフロードレン構造の必要面積が大巾
に減少するので、画素面積は増加する。

従属発明１、（クレーム２０）好ましい実施例において、本発明はＦＴセンサに応用さ
れる。そして、点状ドレンは少くとも４個の画素からブ
ルーミング電荷を吸収する。その結果、点状ドレンとそ
の周囲に配置される電位障壁面積の総和は大巾に減少す
る。好ましい実施例において、電位障壁の上に画素を兼
ねるＶＣＣＤの転送電極が延長される。その結果、ＶＣ
ＣＤの転送電極の電位が変化しても、上記の電位障壁は
空のＶＣＣＤの電位井戸（画素）より浅い電位を持つの
で、画素の信号電荷は点状ドレンにオーバーフローしな
い。本実施例においても点状ドレンはＶＣＣＤの転送電
極と直角に配置された電極線に接続される事が好ましい
がＶＣＣＤの転送電極に接続する事も可能である。

独立発明１０、（クレーム２１）特開５７−６９９７８に開示される様な従来の１ＬＡセ
ンサにおいて、ＶＣＣＤはブルーミング電荷ＱＢ等のノ
イズ電荷を保持するノイズ電荷井戸ＷＮと信号電荷を保
持する信号電荷井戸ＷＳを備える。そしてＶＣＣＤはＷ
ＮとＷＳを独立に転送する。しかし、上記の１ＬＡセン
サにおいて、１００倍という様な強力な光が入射する時
にＱＢはＷＮからＷＳにオーバーフローする。その結果
、信号のＳＮ比は極端に低下する。本発明は１ＬＡセン
サの上記の欠点を改善するために、ＶＣＣＤが隣接する
ＷＳの間に複数のＷＮを持つ事を特徴とする。そして、
上記のＷＮはそれぞれ１個もしくは複数個の転送電極に
よつて作られる。このようにすれば、ＶＣＣＤのブルー
ミング抑圧能力は大巾に改善される。たとえば、隣接す
るＷＳの間に５個のＷＮを備え、上記のＷＮにＱＢを転
送する１ＬＡ−ＣＣＤセンサは約５０倍のブルーミング
を抑圧する。そしてスメア電荷もかなり低減される。特
に、大きな水平画素数を持つインタラインＣＣＤセンサ
のＶＣＣＤと画素は狭い（たとえば２〜３μ）の分離領
域によつて分離されるので、スメア電荷はかなり増加す
る。本発明によれば、画素密度を増加してもスメア電荷
を抑制する事が可能になる。

独立発明１１、（クレーム２２）独立発明１によつて、１ＬＡセンサのブルーミングとス
メアは大巾に低減された。しかし、ノイズ電荷低減能力
を増加する程、１水平期間に垂直転送しなければならな
い転送ゲート段数が増加する。たとえば、１００倍のブ
ルーミング条件において、３相クロツクＶＣＣＤは１水
平期間に３３段の垂直転送を実施する必要がある。ただ
し、ＶＣＣＤの１電位井戸はＱｓｍａｘに等しい電荷転
送能力を持つと仮定する。本発明は１ＬＡセンサの上記
の欠点を改善するために、ＶＣＣＤの隣接するＷＳの間
に、１画素の信号電荷を転送するＷＳを作る転送電極よ
りも２倍以上多い転送電極によつて作られるＷＮを配置
する事を特徴とする。上記のＷＮを作る各転送電極は互
いに隣接している。このようにすれば１水平期間に必要
な垂直転送段数は低減できる。たとえば、１００倍のブ
ルーミング抑圧能力を得るために１水平期間に垂直転送
される段数は１５になる。そして、消費電力は低減され
る。本発明において、隣接する複数個の転送電極によつ
て作られるノイズ電荷井戸（以下において連続形ノイズ
電荷井戸ＷＮＣと呼ばれる。）は１個の転送電極によつ
て作られる孤立形ノイズ電荷井戸（以下においてＷＮｉ
と呼ばれる。）に比べて１転送電極当りの電荷蓄積能力
は増加する。ただし、ＷＮｉは転送時に過渡的にＷＮＣ
になる事ができる。ＷＮＣの後部にＷＮｉを配置する事
は可能である。１ＬＡセンサにおいて、ＶＣＣＤの転送
電極と垂直走査回路を接続する垂直走査線は大きな抵抗
と大きな容量を持つので、ＶＣＣＤの高速転送は強力な
ドライブ回路を必要とした。本発明によれば垂直転送速
度は低くできるので、転送用クロツク電力は低減される
。

独立発明１２、（クレーム２３）独立発明１と２の実施によつて、大きなノイズ電荷転送
能力を持つ１ＬＡセンサが開示される。しかし、ブルー
ミング電荷ＱＢをＷＮにオーバーフローさせるために、
非常に複雑なクロツクパルスを発生する必要がある。す
なわち、ＷＮに隣接するアドレスゲートにだけオーバー
フローパルスを与え、特定の１個のＷＳに隣接するアド
レスゲートにだけリードパルスを与える必要がある。本
発明は１ＬＡセンサの上記の欠点を改善するために、Ｖ
ＣＣＤの第Ｎ行の転送電極に隣接するアドレスゲートを
上記の第Ｎ行の転送電極に隣接するアドレスゲートを上
記の第Ｎ行の転送電極に隣接する第Ｎ＋１行または第Ｎ
−１行の転送電極に接続する事を特徴とする。好ましい
実施例において、第Ｎ行の転送電極が第Ｎ＋１行の転送
電極に信号電荷を転送するＶＣＣＤにおいて、第Ｎ行の
転送電極と第Ｎ＋１行のアドレスゲートが接続される。

このようにすれば、ＶＣＣＤの孤立形信号電荷井戸ＷＳ
ｉに隣接するアドレスゲートは従来より浅い電位を持つ
ので、ＷＳｉの電荷蓄積能力は増加する。ただし、孤立
形信号電荷井戸ＷＳｉは１個の転送電極の下に作られ、
連続形信号電荷井戸ＷＳｃは複数個の隣接する転送電極
の下に作られる。そして、連続形ノイズ電荷井戸ＷＮＣ
に隣接するアドレスゲートの大部分はＷＳｉに隣接する
アドレスゲートよりも深い電位を持つので、画素のＱＢ
はＷＮＣにだけオーバーフローする。さらにクロツク電
力も大巾に低減される。さらに、本発明の１ＬＡセンサ
は２層ＭＯＳ電極構造を持つ事ができる。さらに、本発
明の１ＬＡセンサはオーバーフローパルスを必要とせず
、その結果、ＷＳｉまたはＷＮＣの電荷蓄積能力は増加
する。好ましい実施例において、アドレスゲート下の電
位障壁はアドレスゲートと同じゲート電圧を持つＶＣＣ
ＤのＭＯＳ転送電極下の電位井戸（または電位障壁より
浅い電圧を持つ。上記の両者が等しい電位を持つ事も可
能である。ただし、ＱＮとＱＳはＷＮｉまたはＷＳｉに
よつて垂直転送される。ＶＣＣＤの１転送電極が２画素
に隣接して垂直方向に延在するように配置する事も可能
である。

本発明において当然、孤立形電位井戸ＷＮｉは転送過渡
期間に中間ゲート電圧によつて連続形電位井戸になる事
ができる。

従属発明１、（クレーム２４）好ましい実施例において、ＶＣＣＤのＷＳとＷＮは少く
とも２個以上の隣接する転送電極によつて作られる電位
障壁によつて分離される。このようにすれば、ＶＣＣＤ
のチヤンネル内に電荷転送方向を指定するための電位障
壁を作る必要がない。

そして、選択された画素の信号電荷はその画素に隣接す
るアドレスゲートによつて可能になる。ただし、本明細
書において、浅い電位ＶＬを持つ転送電極が電位障壁を
作り、深い電位を持つ転送電が電位井戸を作る。

従属発明２、（クレーム２５）１実施例において、ＶＣＣＤのＷＮの間に１個の転送電
極によつて作られる電位障壁によつて分離される複数の
ＷＳが配置される。このようにすれば複数のＷＳによつ
て１行の信号電荷を転送でき、信号電荷転送能力は大巾
に増加する。好ましい実施例において、ＷＳを分離する
上記の転送電極にリードパルスが印加される。

従属発明３、（クレーム２６）好ましい実施例において、ノイズ電荷ＱＮはＷＮＣによ
つて垂直転送され、信号電荷ＱＳはＷＳｉによつて垂直
転送される。このようにすれば、ブルーミング電荷ＱＢ
はＷＮＣにだけオーバーフローする。ただし、アドレス
ゲート下の電位障壁はＶＣＣＤのチヤンネル領域（電位
井戸領域）より大きなしきい値電圧ＶＴを持つ。１実施
例において、ＷＳｉに隣接する電位障壁を作る転送電極
にリードパルス電圧ＶＲが印加される。もちろん、画素
にコンデンサを介してリードパルスを印加する事も可能
である。

従属発明４、（クレーム２７）１実施例において、ＶＣＣＤはＷＮｉまたはＷＳｉによ
つて電荷を垂直転送する。そしてＷＳｉをＷＳｃに変換
する事によつて、画素の信号電荷をＶＣＣＤに転送する
。このようにすればリードパルスＶＲと転送クロツク電
圧は同じ大きさにできる。独立発明１２の追加説明が以
下に開示される。好ましい実施例において、ＶＣＣＤの
１転送電極が深い電位ＶＨから浅い電位ＶＬに変化する
期間Ｔｔに、ＶＣＣＤの他の１電極が浅い電位ＶＬから
ＶＨに変化する。このようにすれば、アドレスゲート下
の電位も変化するので、ＷＮｉまたはＷＳｉのストレー
ジ能力は増加する。もちろん上記の２つの電位変化は完
全にオーバラツプしなくても良い。好ましい実施例にお
いて、アドレスゲートと転送電極を接続する垂直走査線
は垂直走査回路（シフトレジスタ）または多相クロツク
回路から転送パルスを給電され、他の垂直走査回路から
リードパルスを供給される。インタレースを実施する実
施例において、ＨＣＣＤから遠い画素から順番に読み出
しが実施される。そして１水平期間にＸ行の垂直転送を
実施するＶＣＣＤはＸ＋２行の垂直転送ごとにリードパ
ルスを受け取る。インタレースを実施する他の実施例に
おいて、ＨＣＣＤから近い画素から順番に読み出しが実
施される。そして１水平期間にＸ行の垂直転送を実施す
るＶＣＣＤはＸ−２行の垂直転送ごとにリードパルスを
受け取る。ＶＣＣＤの垂直転送は水平走査期間に実施し
ても良いし、水平帰線期間に実施しても良い。また、１
水平期間に信号電荷の垂直転送を完了する事も可能であ
る。

独立発明１３、（クレーム２９）１ＬＡセンサの問題の１つは１水平期間に転送される垂
直段数がインタラインＣＣＤセンサに比べて大巾に増加
する事である。垂直走査線の充放電時定数が大きく、垂
直走査回路の内部抵抗も大きいので、水平帰線期間に転
送できる垂直段数には限界がある。水平走査期間に垂直
転送を実施する事によつて、転送パルス周波数は大巾に
低下できるが、ＨＣＣＤの出力容量にクロツクノイズが
混入する。本発明は上記の欠点を改善するために、ＶＣ
ＣＤとＨＣＣＤの間に３行以上の信号電荷を蓄積できる
バツフアＣＣＤを配置する事を特徴とする。このように
すれば、ＨＣＣＤの出力容量はＶＣＣＤの転送電極から
大巾に離れるのでクロツクノイズは大巾に低下する。特
に、上記のバツフアＣＣＤの上に導電性シールド電極を
配置する事によつてクロツクノイズは非常に小さくなる
。ＨＣＣＤの出力容量に近接して配置されたダミーＣＣ
Ｄを使用する事によつてクロツクノイズを相殺する事も
可能である。本発明（独立発明１〜１３）の特徴と効果
が以下に説明される。

発明を実施するための最良の形態図１は１Ｅ／Ｂ形ＦＴセンサを使用する電子カメラを表
わすブロツク線図である。感光領域１に配置される各Ｖ
ＣＣＤの転送電極はクロツク線（＝垂直走査線）３（Ａ
〜Ｎ）と４（Ａ〜Ｎ）によつてドライブされる。クロツ
ク線３（Ａ〜Ｎ）はシフトレジスタ２Ａによつてドライ
ブされる。クロツク線４（Ａ〜Ｎ）はシフトレジスタ２
Ｂによつてドライブされる。２つのシフトレジスタは同
じクロツク動作をする。感光領域１の各ＶＣＣＤの１端
は第１トランスフアゲート（ＴＧ１）５Ａによつて第１
ＨＣＣＤ６Ａに接続される。６Ａと第２ＨＣＣＤ６Ｂは
第２トランスフアゲート（ＴＧ２）５Ｂによつて接続さ
れる。上記の各ＶＣＣＤは１個の転送電極の下に電位障
壁部と電位井戸部を持つ。図２は図１のＶＣＣＤを表わ
す平面図である。クロツク線３（Ａ、Ｂ、Ｃ）は２層ポ
リシリコン技術によつて作られる。ＶＣＣＤのチヤンネ
ル１０はより深い電位を持つ電位井戸部１０（Ａ、Ｂ、
Ｃ）によつて信号電荷を蓄積し、より浅い電位を持つ電
位障壁部１１（Ａ、Ｂ、Ｃ）によつて各電位井戸を分離
する。各ＶＣＣＤのチヤンネル１０は好ましくはＮ形バ
ルクチヤンネルであり、Ｐ＋チヤンネルストツプ領域１
６によつて分離される。図３は２Ｅ／Ｂ形ＦＴセンサを
使用する電子カメラのブロツク図である。基本的に、図
３は図１と同じであるが、左側の２相シフトレジスタ２
Ａは奇数行のクロツク線３（Ａ〜Ｎ）をドライブし、右
側の２相シフトレジスタ２Ｂは偶数行のクロツク線４（
Ａ〜Ｎ）をドライブする。各ＶＣＣＤは１個の転送電極
の下に電位障壁または電位井戸のどちらかを作る。図２
において、電位障壁部のイオン注入を省略すれば図２は
図３のＣＣＤセンサのＶＣＣＤの平面図になる。ただし
、ＭＯＳ電極３ＢはＭＯＳ電極４Ａに変更され、ＭＯＳ
電極３ＣはＭＯＳ電極３Ｂに変更される。図４Ａは図２
のＡ−Ａ′断面図であり、図４Ｂは図２のＢ−Ｂ′断面
図である。Ｎ＋基板１３上にＰ形ウエル領域１３Ａが形
成され、その上にＮ形バルクチヤンネル領域１０が形成
される。１０はＰ＋チヤンネルストツプ領域１６によつ
て分離される。

そして電位障壁部１１（Ａ、Ｂ、Ｃ）にＰ形イオンが注
入される。薄いゲート酸化膜１５を介して２層ポリシリ
コン電極３（Ａ、Ｂ、Ｃ）が配設される。上記のＶＣＣ
Ｄは一般に広く製作されているので詳細な設計例は省略
される。図５（Ａ〜Ｆ）は図１の１Ｅ／Ｂ形ＦＴセンサ
の動作を表わす転送状態図である。水平走査（転送）期
間に第１ＴＧ５Ａは浅い電位ＶＬ（たとえばＯＶ）にな
り、ＶＣＣＤと第１ＨＣＣＤ６Ａは分離される。第２Ｔ
Ｇと第２ＨＣＣＤの動作は後で説明される。

垂直転送を実施する前にＶＣＣＤの各電位井戸１０（Ｚ
〜Ｕ）は深い電位ＶＨ（たとえば＋５Ｖ）になり、各電
位井戸は光量に比例する電子をストレージする。次に井
戸１０ＺはＶＬになり、第１ＴＧ５ＡはＶＨになり、第
１ＨＣＣＤ６ＡはＶＨになり、信号電荷Ｑ１は井戸５Ｚ
から６Ａに転送される。次に５ＡはＶＬになり、第１Ｈ
ＣＣＤ６ＡはＱ１を水平転送する。図５Ａは上記の状態
を表わす。次に、１０ＺがＶＨになり、１０ＹがＶＬに
なる。その結果、信号電荷Ｑ２は１ビツト転送される。

図５Ｂは上記の状態を表わす。次に、１０Ｚと１０Ｘが
ＶＬになり、６Ａと５Ａと１０ＹがＶＨになり、Ｑ２と
Ｑ３は１ビツト転送される。その後、５ＡはＶＬになり
、第１ＨＣＣＤ６ＡはＱ２を水平転送する。図５Ｃは上
記の状態を表わす。次にシフトレジスタ２ＡはＱ３とＱ
４を１ビツト転送する。図５Ｄは上記の状態を表わす。

次に、シフトレジスタ２ＡはＱ３とＱ４とＱ５を１ビツ
ト転送する。そして、第１ＨＣＣＤ６ＡはＱ３を水平転
送する。図５Ｅは上記の状態を表わす。次に２ＡはＱ４
とＱ５とＱ６を１ビツト転送する。図５Ｆは上記の状態
を表わす。図６（Ａ〜Ｌ）と図７（Ａ〜Ｈ）の転送状態
図は図３の２Ｅ／Ｂ形ＦＴセンサの動作を表わす。ＶＣ
ＣＤの転送電極Ｃ（１〜１３）は深い電位ＶＨを持つ時
にその下に電位井戸を作り、浅い電位ＶＬを持つ時にそ
の下に電位障壁を作る。図６Ａは第１フイールドの最初
の状態を表わす。Ｃ１、Ｃ３、Ｃ５を制御する第１シフ
トレジスタは井戸を作り、信号電荷Ｑ１、Ｑ２、Ｑ３を
ストレージする。Ｃ２、Ｃ４、Ｃ６を制御する第２シフ
トレジスタは電位障壁を作る。図６Ｂにおいて、５Ａと
ＨＣＣＤ６がＶＨになり、Ｃ１はＶＬになり、Ｑ１は６
に転送される。その後５ＡはＶＬになる。そしてＱ１は
６によつて水平転送される。図６Ｃにおいて、Ｃ２はＶ
Ｈになり、Ｑ２は半ビツト転送される。図６Ｄにおいて
、Ｃ１はＶＨになり、Ｃ３はＶＬになり、Ｑ２は半ビツ
ト転送される。図６Ｅにおいて、Ｃ２はＶＬになり、Ｃ
４はＶＨになり、Ｑ２とＱ３は半ビツト転送される。図
６Ｆにおいて、Ｃ１とＣ５はＶＬになり、Ｃ３はＶＨに
なり、Ｑ３とＱ２は半ビツト転送される。ＨＣＣＤ６に
転送されたＱ２は第１ＴＧ５がＶＬになつた後で水平転
送される。図６Ｇにおいて、Ｃ２とＣ６がＶＨになり、
Ｃ４がＶＬになる。その結果、Ｑ３とＱ４は半ビツト転
送される。図６Ｈにおいて、同様にＱ３とＱ４は半ビツ
ト転送される。図６（Ｉ〜Ｌ）において、Ｑ３、Ｑ４、
Ｑ５、Ｑ６が同様に垂直転送される。第１フイールド期
間の終りに第１、第２シフトレジスタの記憶情報はクリ
アされ、そして、Ｃ１、Ｃ３、Ｃ５はＶＬになり、Ｃ２
、Ｃ４、Ｃ６はＶＨになる。そして、Ｃ２、Ｃ４、Ｃ６
は第２フイールドの信号電荷Ｑ′１−Ｑ′３をストレー
ジする。図７Ａは第２フイールド期間の最初の転送状態
を表わす。そして、図７（Ａ〜Ｈ）によつて第１フイー
ルド期間と同様に信号電荷Ｑ′１〜Ｑ′４は垂直転送さ
れる。２Ｅ／Ｂ形ＣＣＤセンサは大きな電荷転送能力と
簡単な構造と簡単なインタレース動作を持つ。図８はク
レーム１３に開示されるＨＣＣＤ構造を表わす。ＶＣＣ
Ｄの最終電極３Ｚと第１ＨＣＣＤ６Ａの間にＴＧ１であ
る５Ａが配置され、６Ａと第２ＨＣＣＤ６Ｂの間にＴＧ
２である５Ｂが配置される。６Ａは第１電極１７Ａと第
２電極１７Ｂと第３電極１７Ｃと第４電極１７Ｄを持つ
。６Ｂは第１電極１８Ａと第２電極１８Ｂと第３電極１
８Ｃと第４電極１８Ｄを持つ。１６はＰ＋チヤンネルス
トツプ領域である。５Ａと５Ｂは第１層ポリシリコンで
あり、電極１７Ｂ、１７Ｄ、１８Ｂ、１８Ｄは第２層ポ
リシリコンであり、電極１７Ａ、１７Ｃ、１８Ｃ、１８
Ｄは第３層ポリシリコンである。電極１７Ｂは１８Ｂの
延長によつて、１７Ｃは１８Ｃの延長によつて、１７Ｄ
は１８Ｄの延長によつて作られる。電極１７Ａはアルミ
線１９によつてクロツク線φ′１に接続される。３Ｚが
浅い電位ＶＬになり、５Ａと１７Ａと１７Ｃが深い電位
ＶＨになり、１７Ｂと１７Ｄと５Ｂが浅い電位ＶＬにな
る時、信号電荷は３Ｚから１７Ａ、１７Ｃの下に転送さ
れる。次に５ＡがＶＬになり、クロツクφ′１がＶＬに
なり、５Ｂと１８ＡがＶＨになる。そして、クロツクφ
２がＶＬになり、クロツクφ４がＶＬになり、クロツク
φ３がＶＨになる。その結果、信号電荷は１７Ａの下か
ら１８Ａの下に転送される。１７Ｂと１７Ｄと１８Ｂと
１８Ｄの下にイオン注入する事によつて第１、第２ＨＣ
ＣＤは２相クロツク転送できる。図９はクレーム１４に
開示されるＨＣＣＤ構造を表わす。基本的に図９と図８
は同じである。ただし、第１ＨＣＣＤの第１電極１７Ａ
の水平巾は第２ＨＣＣＤの第１電極１８Ａの水平巾より
狭い。そして１７Ａと１７Ｃと１８Ｂと１８Ｄの下のバ
ルクチヤンネル領域にＰ形イオンが注入される。その結
果、１７Ａの下のＮ形バルクチヤンネルは１８Ａの下の
Ｎ形バルクチヤンネルより浅い電位を持つ。そして１７
Ａは１８Ａの延長によつて作られる。そして３Ｚと５Ｂ
とφ２とφ４にＶＬを与え、５Ａとφ１とφ３にＶＨを
与える事によつて信号電荷は第１ＨＣＣＤに転送される
。次に５ＢにＶＨを与える事によつて信号電荷は１７Ａ
の下から１８Ａの下に転送される。次に５ＢにＶＬを与
える事によつて第１、第２ＨＣＣＤは２相または４相ク
ロツクによつて水平転送される。図１０はクレーム１５
に開示されるＨＣＣＤ構造を表わす。ＶＣＣＤの奇数列
の転送電極３Ｚと第１ＨＣＣＤの第２電極１７Ｂの間に
第１ＴＧ５Ａが配設され、ＶＣＣＤの偶数列の転送電極
３Ｙと第１ＨＣＣＤの第１電極１７Ａの間に第１ＴＧ５
Ａが配設される。第１ＨＣＣＤと第２ＨＣＣＤの間に第
２ＴＧ５Ｂが配設される。水平帰線期間の最初に３Ｙと
１７Ｂと５Ｂが浅い電位になる。そして５Ａと１７Ａが
深い電位になる。その結果、３Ｙから１７Ａに信号電荷
が転送される。次に５Ａと１７ＡがＶＬになり、５Ｂと
１８ＡがＶＨになる。その結果、信号電荷は１７Ａの下
から１８Ａの下に転送される。次に５ＢはＶＬになる。

１７Ａは１８Ｂを延長する事によつて作られる。次に３
Ｚが浅い電位ＶＬになり、５Ａと１７Ｂが深い電位ＶＨ
になる。その結果、３Ｚの信号電荷は１７Ｂの下に転送
される。次に５ＡはＶＬになる。第１、第２ＨＣＣＤの
各電極の下に電位障壁３７と電位井戸３８が作られてい
るので、信号電荷は２相クロツクによつて水平転送され
る。第１、第２ＴＧは第１層ポリシリコン電極であり、
３Ｙと１７Ａと１８Ｂは第２層ポリシリコン電極であり
、３Ｚと１７Ｂと１８Ａは第３層ポリシリコン電極であ
る。図１１は独立発明３に開示されるＣＣＤセンサの画
素配置を表わす。奇数列の画素１９（Ａ、Ｅ、Ｉ、Ｃ、
Ｇ、Ｋ）は偶数列の画素１９（Ｂ、Ｆ、Ｊ）に比べて１
／２画素ピツチだけ垂直方向にシフトしている。好まし
い実施例において、第Ｎ＋２行の画像信号は１９Ｅの信
号電荷と１９Ｇの信号電荷と、１９Ｂと１９Ｆの平均値
信号電荷によつて作られる。そして第Ｎ＋１行の画像信
号は１９Ｂの信号電荷と、１９Ａと１９Ｅの平均値信号
電荷と、１９Ｃと１９Ｇの平均値信号電荷によつて作ら
れる。図１２は独立発明４に開示される面順次カラー方
式の電子カメラに使用される回転色フイルタ板２０を表
わす。フイルタ板２０はＲ領域２０ＡとＧ領域２０Ｂと
Ｂ領域２０ＣとＷ（白色または透明）領域２０Ｄに分割
される。

Ｗ領域に半導体の分光感度を補償する色フイルタを付加
する事は可能である。図１３（Ａ〜Ｃ）は独立発明８に
開示されるブルーミング制御技術を説明する断面図であ
る。約１０１８〜２０原子１ＣＣのＮ＋基板１３上に約
５×１０１４〜４×１０１５原子１ＣＣのＰ形ウエル１
３Ａが成長される。

その上に約１０１５〜１６原子１ＣＣのバルクチヤンネ
ル１４がイオン注入によつて作られる。１４と１３Ａは
それぞれ約１〜３μの深さを持つ。図１３Ａは信号電荷
蓄積状態を表わす。１３Ａは１３によつてほとんど空乏
化され、１４にストレージされるブルーミング電荷（過
剰信号電荷）ＱＢはＮ形基板１３にオーバーフローする
。ゲート電極３Ａは深い電位ＶＨ１を持ち、１３は深い
電位ＶＨ２を持つ。図１３Ｂは垂直転送状態を表わす。

電極３Ａは浅い電位ＶＬ１を持ち（または深い電位ＶＨ
１を持ち）、１３は浅い電位ＶＬ２を持つ。ＶＣＣＤは
信号電荷を垂直転送する。図１３Ｃはノイズ電荷クリア
状態を表わす。３Ａは浅い電位ＶＬ１を持ち、１３は深
い電位ＶＨ２を持つ。その結果、ＰＮ接合３５の空乏層
はＰＮ接合３６に達し、バルクチヤンネル１４内の電子
はＮ形基板１３にパンチスルーする。図１３（Ａ、Ｂ、
Ｃ）において、たとえば、電極３ＡのＶＬ１は−５Ｖで
あり、ＶＨ１は＋１Ｖであり、Ｎ形バルクチヤンネル１
４の出力ドレンは＋５Ｖに接続され、Ｐ形ウエル１３Ａ
はＰ＋チヤンネルストツプ領域１６によつて−１〜−５
Ｖが印加される。そしてＮ＋基板１３の浅い電位ＶＬ２
は＋１Ｖであり、その深い電位ＶＨ２は＋５Ｖである。

ただし、ＶＬ２はＰ形ウエルより負になつてはならず、
ＶＨ２はＮ形バルクチヤンネル１４の出力ドレンからＮ
＋基板１３への電子のパンチスルーを発生させない必要
がある。図１４は図１または図３のＦＴセンサの出力信
号によつてプリンタ入力信号を作成する回路である。Ｃ
ＣＤセンサ２１の第１ＨＣＣＤからＧ信号が磁気デイス
ク２２の第１ヘツドに入力される。そしてＣＣＤセンサ
２１の第２ＨＣＣＤからＲ信号とＢ信号が上記の磁気デ
イスクの第２ヘツドに入力される。再生時にＧ信号とＲ
信号とＢ信号のうちから１色の信号が選択されてプリン
タに送られる。

その結果、１回転で１フレーム画像を発生する磁気デイ
スクを３回転する事によつてカラープリントが作られる
。ＣＣＤセンサ２１は緑市松模様または列順次模様の色
フイルタを持つ事が好ましい。図１５は図１または図３
のＦＴセンサの出力信号によつてＴＶ信号を作成する回
路である。図１４と同じ方法で磁気デイクス２２から１
ＴＶ水平期間に２行の信号電圧が時間変換器２７（Ａ、
Ｂ）に出力される。第１ＣＣＤ２４ＡはＴＶ水平期間の
前半に奇数列の信号電圧を受け取り、第１ＣＣＤ２４Ｂ
は同じ期間に偶数列の信号電圧を受け取る。次の水平帰
線期間に、トランスフアゲート２５（Ａ、Ｂ）がターン
オンし、信号電荷は第１ＣＣＤ２４（Ａ、Ｂ）から第２
ＣＣＤ２６（Ａ、Ｂ）に転送される。そして次の水平走
査期間に第２ＣＣＤ２６ＡからＧ信号が読み出され、第
２ＣＣＤ２６ＢからＲ信号とＢ信号が読み出される。第
２ＣＣＤ２６（Ａ、Ｂ）は第１ＣＣＤ２４（Ａ、Ｂ）の
半分の水平転送周波数を持つ。第２７イールド期間に、
第１ＣＣＤ２４（Ａ、Ｂ）は第１フイールド期間と異る
行の信号電圧を受け取る。図１６は独立発明９に開示さ
れるブルーミング制御技術を説明する平面図であり、２
Ｅ／Ｂ形ＦＴセンサの撮像領域を表わす。図１７Ａは図
１６のＡ−Ａ′断面図であり、図１７Ｂは図１６のＢ−
Ｂ′断面図である。奇数列の第１層ポリシリコン電極３
（Ａ、Ｂ、Ｃ）と偶数列の第２層ポリシリコン電極４（
Ａ、Ｂ）は水平方向に配設される。Ｐ形シリコン基板１
３上にＮ形バルクチヤンネル１０がストライプ状に垂直
方向に配設される。そしてＮ形バルクチヤンネルと各転
送電極によつて画素面積が決定される。４画素に隣接し
てＮ＋ドレン領域３０が作られ、Ｎ＋ドレン３０の周囲
にＰ形イオンの注入によつて電位障壁領域２８が作られ
る。そしてＮ＋ドレン３０に接続されるアルミ電極線２
９（Ａ、Ｂ、Ｃ）は光シールドのために垂直方向に配設
される。アルミ電極線２９（Ａ、Ｂ、Ｃ）には深い電位
ＶＨ（たとえば＋５Ｖ）が与えられる。第１フイールド
期間において、転送電極３（Ａ、Ｂ、Ｃ）の下に信号電
荷井戸が作られ、転送電極４（Ａ、Ｂ）はその下に電位
障壁を作る。ブルーミング電荷は電位障壁領域２８を越
えてＮ＋ドレン３０にオーバーフローする。垂直転送時
に転送電極３（Ａ、Ｂ、Ｃ）の下に作られるＮ形領域１
０の電位は浅くなるが転送電極３（Ａ、Ｂ、Ｃ）の下の
電位障壁領域２８の電位はより浅くなるので信号電荷は
Ｎ＋ドレンにオーバーフローしない。転送電極４（Ａ、
Ｂ）から転送電極３（Ｂ、Ｃ）に信号電荷を転送する時
に信号電荷がＮ＋ドレンにオーバーフローする事を防止
するために、Ｐ形イオン注入によつて作られた電位障壁
領域の１部の領域３１に厚い酸化膜を配置する事は可能
であり、または上記の領域３１に転送電極３（Ａ、Ｂ、
Ｃ）と４（Ａ、Ｂ）に配設しない事も可能である。電位
障壁領域２８の下にＮ形領域１０を作らない事も可能で
ある。電位障壁領域２８の上に転送電極３（Ａ、Ｂ、Ｃ
）と４（Ａ、Ｂ）の代わりに、アルミ線２９（Ａ、Ｂ、
Ｃ）によつて作られた第３層ＭＯＳ電極を配置する事も
可能である。ただし、この実施例において、垂直転送時
にアルミ電極線２９（Ａ、Ｂ、Ｃ）は浅い電位ＶＬにな
る。１実施例において、Ｐ形基板１３は約４×１０１４
〜５×１０１５原子１ＣＣであり、Ｎ形領域１０は約１
０１５〜２×１０１６原子１ＣＣであり、電位障壁領域
２８は約５×１０１５〜４×１０１６原子１ＣＣであり
、Ｎ＋ドレンは約１０１９〜１０２１原子１ＣＣである
。図１３（Ａ、Ｂ、Ｃ）と図１６に開示されるブルーミ
ング制御技術は特にＦＴセンサに応用する事が好ましい
。たとえば、図１６において、１画素面積がＶ×Ｈ＝６
μ×１１μ＝６６μ２である時に、その有効受光面積は
約７６μ２になる。有効受光面積が１画素面積より大き
いのは図１６のＦＴセンサの有効受光面積が垂直方向に
２画素ピツチ巾を持つからである。図１８は図３の２Ｅ
／Ｂセンサの垂直走査線（クロツク線）を制御する２相
ダイナミツクシフトレジスタを表わす等価回路図である
。半ビツト段である１個のインバータからそれぞれ出力
端子が出される。図１８の２相ダイナミツクシフトレジ
スタの代わりに１個のインバータで半ビツト段を構成す
る他のシフトレジスタを使用する事も可能である。図１
９はＶＣＣＤ１０がＨＣＣＤ６よりも長くなるように設
計した電子カメラ用ＦＴセンサのブロツク線図である。

従来のＣＣＤセンサに比べて転送損失は低下する。上記
の実施例において、ＦＴセンサが説明されたが本発明は
１Ｌセンサに応用する事も有効である。

図２０は本発明の１ＬＡセンサの平面図である。

画素４１（Ａ〜Ｄ）とＶＣＣＤ４３の各転送電極４３（
Ａ〜Ｄ）はアドレスゲート４２（Ａ〜Ｄ）によつて電気
的に接続される。アドレスゲート４２（Ａ〜Ｄ）と転送
電極４３（Ａ〜Ｄ）は垂直走査線４５（Ａ〜Ｅ）によつ
て垂直走査回路５５とシフトレジスタ（または多相クロ
ツク回路）５６に接続される。転送電極４３Ｂとアドレ
スゲート４２Ａが垂直走査線４５Ｂに接続され、他の転
送電極とアドレスゲートも同様に接続される。ＶＣＣＤ
４３の最終転送電極４３Ａは転送電極４６とバツフアＣ
ＣＤ４９を介してＨＣＣＤ５０に接続される。そして、
転送電極４６とノイズ電荷吸収ドレン４８は分岐用転送
ゲート４７によつて接続される。図２１は図２０の撮像
領域の部分平面図である。図２２Ａは図２１のＡ−Ａ′
断面図であり、図２２ＢはそのＢ−Ｂ′断面図である。

約５×１０１４〜４×１０１５原子１ＣＣのＰ−基板５
３上に作られた画素４１Ｂとバルクチヤンネル領域５４
は約１０１５〜４×１０１６原子１ＣＣのＮ形領域であ
る。Ｐ形チヤンネルストツプ領域５２は約１０２０原子
１ＣＣの濃度を持つ。第１層ポリシリコン電極４３Ｂと
第２層ポリシリコン電極４２Ｂは約６００■の絶縁膜上
に作られる。図２３は図２０の部分平面図である。ノイ
ズ電荷吸収ドレンであるＮ＋領域４８は約１０２０原子
１ＣＣの濃度を持ち、第３層アルミ電極によつて給電さ
れる。画素以外の領域上には第４層アルミシールド膜が
形成される。

バツフアＣＣＤ４９は１２個の転送電極４９（Ａ〜Ｌ）
によつて構成され、４行以下の信号電荷を保持する。そ
して３相クロツク電圧によつて、水平帰線期間に１ビツ
トだけ垂直転送される。ＨＣＣＤ５０は２相ＣＣＤであ
り、その各転送電極の下に電位障壁領域５０Ｂ、Ｄと電
位井戸領域５０Ａ、Ｃが配置される。上記の電位障壁領
域５０Ｂ、Ｄとアドレスゲート下の電位障壁領域の表面
にＰ形イオンを注入する事が好ましい。図２０の１ＬＡ
センサの動作が図２４の電位図によつて説明される。６
２（Ｂ、Ｄ、Ｆ）は転送電極４３（Ａ〜Ｎ）の下のバル
クチヤンネル電位ＶＢを表わし、６２（Ａ、Ｃ、Ｅ）は
上記の転送電極に隣接するアドレスゲート下に作られる
電位障壁の電位ＶＳを表わす。電位線６２Ｂにおいて、
転送電極４３（Ａ、Ｋ）の下にＷＳｉが作られ、転送電
極４３（Ｄ〜Ｈ）の下にＷＮＣが作られる。この時のＶ
Ｓの電位が６２Ａによつて表わされる。電位線６２Ａの
もつとも深い電位ＶＳＨは電位線６２Ｂのもつとも浅い
電位ＶＢＬより深く作られ、転送電極４３（Ｄ、Ｅ、Ｆ
、Ｇ）に隣接する画素のブルーミング電荷ＱＢはＷＮＣ
に選択的にオーバーフローする。電位線６２（Ｃ、Ｄ）
は電位線６２（Ａ、Ｂ）において、転送電極４３Ｌにも
つとも深いリードパルスＶＲを印加した状態を表わす。

その結果、転送電極４３Ｋ、４３Ｌに画素４１Ｋの信号
電荷が読み出される。次に、電位線６２（Ｃ、Ｄ）は電
位線６２（Ａ、Ｂ）に戻る。好ましい実施例において、
ゲート電極の電圧が等しい時、ＶＢはＶＳより約１〜６
Ｖだけ深い電圧値を持つ。たとえば、ＶＢＬは０Ｖであ
り、ＶＢＨは＋５Ｖであり、ＶＢＲは＋９Ｖであり、Ｖ
ＳＨは＋０．７Ｖであり、ＶＳＲ＋４．７Ｖである。電
位線６２（Ｅ、Ｆ）は電位線６２（Ａ、Ｂ）を８段だけ
垂直転送した状態を表わす。その結果、次のＷＳｉは転
送電極４３Ｍの下に作られる。そしてリードパルスＶＲ
は転送電極４３Ｎに印加され、画素４１Ｍの信号電荷が
電位井戸４３Ｍ、４３Ｎに転送される。他の実施例にお
いて、１水平期間に１０段の垂直転送が実施され、１２
段の垂直転送ごとにリードパルス電圧ＶＲが印加される
。この実施例において、第Ｎ水平期間に、転送電極４３
ＬにリードパルスＶＲが印加され、次の水平期間に、転
送電極４３ＪにリードパルスＶＲが印加される。本実施
例において、垂直走査回路は１水平期間に２行の垂直走
査線にリードパルスを与えても良い。図２４の実施例に
おいて、ＶＣＣＤは５０倍のブルーミング抑圧し、スメ
アノイズは従来の１Ｌセンサの１／６になる。図２５は
図２４のＶＣＣＤに印加する１０相クロツク電圧図であ
る。リードパルスは８段の垂直転送ごとに発生される。

１転送に必要な時間は約６μ秒である。上記の１０相ク
ロツク電圧図が安定である期間ＴＸに、１０相クロツク
回路５６は垂直走査線４５（Ａ〜Ｄ）から分離され、垂
直走査回路５５から必要な垂直走査線にリードパルスが
印加される。図２３において、１水平期間の一定期間Ｔ
Ｙに信号電荷はバツフアＣＣＤ４９に転送され、１水平
期間の他の一定期間ＴＺにノイズ電荷はドレン４８に転
送される。転送電極４７に中間直流電圧を印加する事も
可能であり、ＶＣＣＤと同期するクロツクを印加する事
も可能である。分岐用転送電極７とドレン８を接続すれ
ば電極構造は簡単になる。図２６は１０相クロツク回路
５６と垂直走査回路の接続を表わす回路図である。１０
ビツトシフトレジスタ５６は１０本の出力端子を持ち、
各出力端子６０は共通クロツク線６１（Ａ〜Ｊ）に接続
され、共通クロツク線６１（Ａ〜Ｊ）はスイツチ５８Ａ
を介して垂直走査線４５（Ａ〜Ｄ）に接続される。撮像
領域４１の中央に配置されるシフトレジスタ５６の入力
端子５６Ａには所定のクロツク波形が入力される。独立
のシフトレジスタを複数個配置する事も可能である。ブ
ルーミングの発生におうじて、上記のクロツク波形を変
更する事も可能である。スイツチ５８Ａをターンオフレ
、スイツチ５７Ａをターンオンレ、そして垂直走査線４
５（Ａ〜Ｄ）は約５００段の転送段数を持つ垂直走査回
路５５によつて制御されるスイツチ５７Ｂの第１端子に
接続される。そしてスイツチ５７Ｂの第２端子に接続さ
れたリードパルス電源φＲは所定の間隔でリードパルス
ＶＲを発生する。垂直走査回５５に記憶されている情報
は１リードパルス期間に２ビツトだけ垂直転送される。

図２７において、垂直走査回路５５は約２５０段の転送
段数を持つ。そしてスイツチ５７（Ｂ、Ｃ）は垂直走査
回路５５の１個の出力端子によつて制御される。スイツ
チ５７（Ｂ、Ｃ）とスイツチ５７Ａは垂直走査線と電源
φＲ１、φＲ２を接続する。ただし、電源中φＲ１とφ
Ｒ２のうち、リードパルスを発生しない方のリードパル
ス電源は接続される１本の垂直走査線と等電位にされる
。そして、垂直走査回路に記憶された情報は１リードパ
ルス期間に１ビツトだけシフトする。１実施例において
、リードパルスを発生しない方の上記の電源は第１フイ
ールド期間に浅い電位ＶＬを持ち、そして第２フイール
ド期間に深い電位ＶＨを持つ。そして第１フイールド期
間に、電源φＲ１がリードパルスを発生し、第２フイー
ルド期間に、電源φＲ２がリードパルスを発生する。

なお、追加的に説明すれば、「特許請求の範囲の項」に
おいて「ＶＣＣＤ」は「バツフアＣＣＤ」を含む事また
は意味する事ができる。「アドレスゲート」は「電位障
壁」を含む事または意味する事ができる。そして画素制
御形１ＬＡセンサまたは１Ｌセンサにおいて、画素はコ
ンデンサを介して垂直走査回路によつてまたはクロツク
電源によつて制御される。

【図面の簡単な説明】

図１は１Ｅ／Ｂ形ＦＴセンサの電子カメラを表わすブロ
ツク線図である。図２は図１のＶＣＣＤを表わす部分平
面図である。図３は２Ｅ／Ｂ形ＦＴセンサを使用する電
子カメラを表わすブロツク線図である。図４Ａは図２の
Ａ−Ａ′断面図であり、図４Ｂは図２のＢ−Ｂ′断面図
である。図５（Ａ〜Ｆ）は図１の１Ｅ／Ｂ形ＦＴセンサ
の動作を表わす転送状態図である。図６（Ａ〜Ｌ）と図
７（Ａ〜Ｈ）は図３の２Ｅ／Ｂ形ＦＴセンサの動作を表
わす転送状態図である。図８と図９と図１０は奇数列の
信号電荷と偶数列の信号電荷を別々に水平転送するＨＣ
ＣＤの平面図である。図１１は奇数列の画素と偶数列の
画素を１／２ピツチだけ垂直方向にずらした画素配置を
表わす平面図である。図１２は面順次カラー電子カメラ
の回転色フイルタ板を表わす平面図である。図１３（Ａ
〜Ｃ）は本発明のブルーミング制御技術を表わす断面図
である。図１４は図１または図３のＦＴセンサの出力信
号によつてプリンタ入力信号を作成する回路を表わすブ
ロツク線図である。図１５は図１または図３のＦＴセン
サの出力信号によつてＴＶ信号を作成する回路を表わす
ブロツク線図である。図１６は本発明のブルーミング制
御技術を表わす平面図である。図１７Ａは図１６のＡ−
Ａ′断面図であり、図１７Ｂは図１６のＢ−Ｂ′断面図
であり、図１８は２Ｅ／Ｂセンサの垂直走査回路の動作
を表わす回路図である。図１９は電子カメラ用ＦＴセン
サのブロツク線図である。図２０は本発明の１ＬＡセン
サのブロツク線図である。図２１は図２０の部分平面図
である。図２２Ａは図２１のＡ−Ａ′断面図であり、図
２２Ｂは図２１のＢ−Ｂ′断面図である。図２３は図２
０のバツフアＣＣＤの平面図である。図２４は図２０の
１ＬＡセンサのＶＣＣＤの電位図である。図２５は図２
４のＶＣＣＤに印加する１０相クロツク電圧図である。図２６と図２７は転送用クロツク回路または転送用シフ
トレジスタとリードパルス発生用垂直走査回路の接続を
表わす回路図である。特許出願人　田中正一

Claims

【特許請求の範囲】

（１）、２次元状に配置された画素の信号電荷を垂直転
送用電荷結合装置（ＶＣＣＤ）によつて垂直転送する固
体撮像装置において、ＶＣＣＤの各転送電極の下に電位障壁と電位井戸をそれ
ぞれ配置し、上記の各電位井戸の電荷はＶＣＣＤの出力
端から空の電位井戸を逆方向に垂直転送する事によつて
、それぞれ独立に垂直転送される事を特徴とする固体撮
像装置。
（２）、２次元状に配置された画素の信号電荷をＶＣＣ
Ｄによつて垂直転送する固体撮像装置において、ＶＣＣＤの奇（偶）数行の転送電極の下に配置された電
位井戸はＶＣＣＤの偶（奇）数行の転送電極の下に配置
された電位障壁によつて分離され、上記の各電位井戸の
電荷はＶＣＣＤの出力端から空の電位井戸を逆方向に垂
直転送する事によつて、それぞれ独立に垂直転送される
事を特徴とする固体撮像装置。
（３）、第１フイールド期間に奇（偶）数行の転送電極
が電位井戸を作り、第２フイールド期間に偶（奇）数行
の転送電極が電位井戸を作る事を特徴とする第２項記載
の固体撮像装置。
（４）、ＶＣＣＤの奇数行の転送電極は第１のツフトレ
ジスタによつて駆動され、上記のＶＣＣＤの偶数行の転
送電極は第２のシフトレジスタによつて駆動される事を
特徴とする第２項記載の固体撮像装置。
（５）、ＶＣＣＤの各転送電極は１個のシフトレジスタ
によつて駆動され、上記のシフトレジスタの半ビツト段
であるインバータの出力節点はそれぞれＶＣＣＤの各行
の転送電極を制御する事を特徴とする第２項記載の固体
撮像装置。
（６）、ＶＣＣＤの空電位井戸がＶＣＣＤに最初に配置
された２電位井戸ピツチだけ逆転送された後で、１個の
空電位井戸がＶＣＣＤに注入される事を特徴とする第１
、第２項記載の固体撮像装置。
（７）、上記の固体撮像装置から発生する画像信号を記
録する磁気デイスクから再生された信号電左の時間軸を
２倍に延長する車を特徴とする第１、第２項記載の固体
撮像装置。
（８）、上記の固体撮像装置から１ＴＶ水平期間に２画
素行の信号が出力される事を特徴とする第１、第２項記
載の固体撮像装置。
（９）、２次元状に配置された画素の信号電荷をＶＣＣ
Ｄによつて垂直転送する固体撮像装置において、奇数列のＶＣＣＤの電位井戸を偶数列のＶＣＣＤの電位
井戸に対して、０．５画素巾だけ垂直方向にシフトして
配置する事を特徴とする固体撮像装置。
（１０）、電子カメラとして使用し、回転色フイルタ板
を備える固体撮像装置において、上記の色フイルタ板は少くとも４種類の色フイルタ領域
を持ち、その１つの色フイルタ領域は透明フイルタであ
る事を特徴とする固体撮像装置。
（１１）、２次元状に配置された画素の信号電荷をＶＣ
ＣＤによつて垂直転送する固体撮像装置において、撮像領域の垂直巾はその水平巾よりも長い事を特徴とす
る固体撮像装置。
（１２）、２次元状に配置された画素の信号電荷をＨＣ
ＣＤによつて水平転送する固体撮像装置において、第１ＨＣＣＤに隣接して第２ＨＣＣＤを配置し、第１Ｈ
ＣＣＤの奇（偶）数列の信号電荷を第２ＨＣＣＤに転送
する事、そして次の水平走査期間に上記の第１、第２Ｈ
ＣＣＤは同じクロツク周波数で水平転送を実施する事を
特徴とする固体撮像装置。
（１３）、上記の第１ＨＣＣＤは４種類のゲート電極を
持ち、その第１ゲート電極は第２ＨＣＣＤと独立に配線
された第１クロツク線に接続され、残りの３種類のゲー
ト電極は第２ＨＣＣＤのゲート電極を延長する事によつ
て給電される事を特徴とする第１２項記載の固体撮像装
置。
（１４）、上記の第１、第２ＨＣＣＤはそれぞれ４種類
のゲート電極を持ち、第１ＨＣＣＤの第１ゲート電極は
第２ＨＣＣＤの第１ゲート電極を延長して給電され、そ
して第１ＨＣＣＤの第１ゲート電極下の電位井戸は第２
ＨＣＣＤの第１ゲート電極下の電位井戸に比べて浅い電
位を持つ事を特徴とする第１２項記載の固体撮像装置。
（１５）、上記の第１ＨＣＣＤから奇（偶）数列の信号
電荷が第２ＨＣＣＤに転送された後で、上記の第１ＨＣ
ＣＤは偶（奇）数列の信号電荷を受け取る事を特徴とす
る第１２項記載の固体撮像装置。
（１６）、２次元状に配置された画素の信号電荷をＶＣ
ＣＤによつて垂直転送する固体撮像装置において、撮像領域の両端にそれぞれ垂直転送手段を配置し、上記
の２つの垂直転送手段は同じクロツク動作をし、そして
転送電極を制御するために水平方向に配設された同一行
の垂直走査線を駆動する事を特徴とする固体撮像装置。
（１７）、２次元状に配置された画素の信号電荷をＶＣ
ＣＤによつて垂直転送する固体撮像装置において、Ｎ形基板表面にＰ形ウエル領域が配置され、Ｐ形ウエル
領域表面にＮ形バルクチヤンネル領域が形成され、ＶＣ
ＣＤが信号電荷を垂直転送する時に、上記のＮ形基板は
第１電位を持ち、ＶＣＣＤが信号電荷を垂直転送しない
期間の１部または全部に、上記のＮ形基板は第１電位よ
りも正方向に大きい（深い）第２電位を持つ事を特徴と
する固体撮像装置。
（１８）、ＶＣＣＤ転送電極または画素であるＭＯＳコ
ンデンサのゲート電極に負方向により大きな（浅い）電
位を与え、Ｎ形基板に上記の第２電位を与える事によつ
てＶＣＣＤの電子をＮ形基板に吸収させる事を特徴とす
る第１７項記載の固体撮像装置。
（１９）、２次元状に配置された画素の信号電荷をＶＣ
ＣＤによつて垂直転送する固体撮像装置において、２個以上４個以下の画素である電位井戸に隣接して、Ｎ
形ドレン領域を配置し、上記の電位井戸とＮ形ドレン領
域の間に電位障壁を配置する事を特徴とする固体撮像装
置。
（２０）、上記の固体撮像装置はフレームトランスフア
ＣＣＤセンサであり、Ｎ形ドレン領域に接続された電極
線は垂直方向に配置され、上記の電極線の下部に画素で
ある電位井戸を分離する分離領域が配置される事を特徴
とする固体撮像装置。
（２１）、行列状に配置された画素と、画素列の間に配
置されたＶＣＣＤと、画素とＶＣＣＤを接続するアドレ
スゲートと、ＨＣＣＤと、垂直走査回路と、垂直走査線
を備え、垂直走査回路によつて選択された１行の垂直走
査線は１行の信号電荷を画素からＶＣＣＤに転送し、Ｖ
ＣＣＤは信号電荷とノイズ電荷を独立に垂直転送する固
体撮像装置において、異なる画素行の信号電荷を保持する２個の信号電荷井戸
の間に複数個のノイズ電荷井戸を配置する事を特徴とす
る固体撮像装置。
（２２）、行列状に配置された画素と、画素列の間に配
置されたＶＣＣＤと、画素とＶＣＣＤを接続するアドレ
スゲートと、ＨＣＣＤと、垂直走査回路と、垂直走査線
を備え、垂直走査回路によつて選択された１行の垂直走
査線は１件の信号電荷を画素からＶＣＣＤに転送し、Ｖ
ＣＣＤは信号電荷とノイズ電荷を独立に転送する固体撮
像装置において、異なる画素行の信号電荷を保持する２個の信号電荷井戸
の間に配置されるノイズ電荷井戸は垂直転送を実施しな
い期間に、隣接する複数個の転送電極の下に配置される
事を特徴とする固体撮像装置。
（２３）、行列状に配置された画素と、画素列の間に配
置されたＶＣＣＤと、画素とＶＣＣＤを接続するアドレ
スゲートと、ＨＣＣＤと、垂直走査回路と、垂直走査線
を備え、垂直走査回路によつて選択された１行の垂直走
査線は１行の信号電荷を画素からＶＣＣＤに転送する固
体撮像装置において、ＶＣＣＤの第Ｎ行の転送電極に隣接するアドレスゲート
を上記の転送電極に隣接する転送電極に接続する事を特
徴とする固体撮像装置。
（２４）、ＶＣＣＤは信号電荷井戸とノイズ電荷井戸を
備え、両者を分離する電位障壁は複数個の隣接する転送
電極によつて作られる事を特徴とする第２３項記載の固
体撮像装置。
（２５）、複数の信号電荷井戸が１個の転送電極によつ
て作られる電位障壁によつて分離され、上記の分離用転
送電極にリードパルス電圧を印加する事によつて画素か
ら信号電荷井戸に信号電荷を転送する事を特徴とする第
２３項記載の固体撮像装置。
（２６）、ＶＣＣＤは垂直転送を実施しない期間に、１
個の転送電極によつて作られた信号電荷井戸と、隣接す
る複数個の転送電極によつて作られたノイズ電荷井戸を
備える事を特徴とする第２３項記載の固体撮像装置。
（２７）、ＶＣＣＤは１個の転送電極によつて作られた
信号電荷井戸と、１個の転送電極によつて作られたノイ
ズ電荷井戸を備える事を特徴とする第２３項記載の固体
撮像装置。
（２８）、垂直走査線は１行の信号電荷を選択する第１
の垂直走査回路と、転送パルスを発生する第２の垂直走
査回路または多相クロツク回路に接続される事を特徴と
する第２３項記載の固体撮像装置。
（２９）、行列状に配置された画素と、画素列の間に配
置されたＶＣＣＤと、画素とＶＣＣＤを接続するアドレ
スゲートと、ＨＣＣＤと、垂直走査回路と、垂直走査線
を備え、垂直走査回路によつて選択された１行の垂直走
査線は１行の信号電荷を画素からＶＣＣＤに転送する固
体撮像装置において、ＶＣＣＤとＨＣＣＤの間に３行以上の信号電荷を蓄積で
きるバツフアＣＣＤを配置する事を特徴とする固体撮像
装置。