JPS59218082A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は固体撮像装置に関し，特に垂直走査回路を備え
る２次元ＣＣＤセンサに関する。

背景技術 ２次元状に配列された画素を備えるＣＣＤエリアイメー
ジセンサ（以下において、ＣＣＤセンサと略称される。

）は信号電荷転送のために電荷結合装置（ＣＣＤ）を使
用する固体撮像装置である。

第１のＣＣＤセンサ形式は画素を兼ねるＶＣＣＤ（垂直
転送用ＣＣＤ）と，バツフアＣＣＤ（一時ストレージ用
ＣＣＤ）と，ＨＣＣＤ（水平転送用ＣＣＤ）を備え，フ
レームトランスフアＣＣＤセンサ（ＦＴセンサと略称さ
れる。）と呼ばれる。

ただし、電子カメラ用ＦＴセンサにおいて、バツフアＣ
ＣＤの縮少または省略は可能である。第２のＣＣＤセン
サ形式は画素列の間に配置されたＶＣＣＤと，画素とＶ
ＣＣＤを接続するアドレスゲートと，ＨＣＣＤを備え，
インタラインＣＣＤセンサ（１Ｌセンサと略称される。

）と呼ばれる。

ただし，アドレスゲートとそれに隣接するＶＣＣＤの転
送電極を接続する事は可能であり，共通電極形１Ｌセン
サと呼ばれる。コンデンサを介して画素電位を制御する
事によつて画素の信号電荷をアドレスゲート（または電
位障壁）を越えてＶＣＣＤに転送する事は公知であり，
それは画素制御形１Ｌセンサと呼ばれる。アドレスゲー
トの電位を制御する事によつて画素の信号電荷をＶＣＣ
Ｄに転送する従来の１Ｌセンサはゲート制御形１Ｌセン
サと呼ばれる。両者の混用は可能である。１Ｌセンサに
おいて，ＨＣＣＤの代わりにＨＳＬを使用する事は可能
である。１ＬセンサまたはＦＴセンサにおいて，インタ
レースを実施するために一般に２相クロツクによつてド
ライブされるが，単相クロツク，３相クロツク，４相ク
ロツクの使用も提案されている。垂直走査回路によつて
選択された１画素行の信号電荷をＶＣＣＤに転送する１
Ｌセンサはインタラインアドレスセンサ（１ＬＡセンサ
と略称される。）と呼ばれる。１ＬＡセンサは第３のＣ
ＣＤセンサ形式である。第４のＣＣＤセンサ形式はＶＳ
Ｌ（垂直信号電極線）と垂直スイツチと水平スイツチ回
路とＨＣＣＤを備え，ハイブリツドセンサと呼ばれる。

垂直走査回路によつて選択された垂直スイツチは１画素
行の信号電荷をＶＳＬに読み出す。ＶＳＬの信号電荷は
ＨＣＣＤまたは水平スイツチ回路のコンデンサに不完全
転送される。垂直走査回路が垂直スイツチの代わりにコ
ンデンサを介して画素電圧を制御する事も可能である。

上記の４種類のＣＣＤセンサは１フレーム画像を作る電
子カメラと，連続するフレーム画像を作るＴＶカメラに
使用されうる。

特開５７−６９９７８はアドレスゲートが垂直走査回路
からリードパルスとオーバーフローパルスを受け取り，
信号電荷とブルーミング電荷を独立に垂直転送する事を
開示する。特開５７−１３２４８２は画素制御形１ＬＡ
センサにおいて，ＶＣＣＤに４相以上の多相クロツクを
印加する事を開示する。特開５７−２０２１８３はバツ
フアＣＣＤを有する１ＬＡセンサにおいて，１画素行の
信号電荷を１Ｈ期間にバツフアＣＣＤに垂直転送する事
を開示する。特出５７−３５６２０，１２９１４６，１
８７１７３，５８−６１３４，２０４０５は本出願人に
よつて出願されたハイブリツドセンサを開示する。特出
５７−４９９１３，１９８２３３，５８−１０２１５，
５８年４月３０日出願の特許願は本出願人によつて出願
された１ＬＡセンサを開示する。特出５８−４１２１１
，６２５４７，５８年４月３０日出願の特許願は本出願
人によつて出願された他のＣＣＤセンサを開示する。特
出５７−６１５１７，１０２３７７，１９８２３４，５
８−６１３４，１０２１５，２０４０５，４１２１１，
６２５４７は本出願人によつて出願された固体撮像装置
の色フイルタ配置方法を表わす。上記の先行発明と５８
年５月１７日出願の特許願は本発明の先行出願である。

発明の開示 上記のＣＣＤセンサは多くの利点を持つにも関らず，感
度（ＳＮ比）と解像度の改善を必要としている。しかし
，両者は一般に逆の相函関係を持つ。画素の増加によつ
て，解像度は改善されるが，画素の有効受光面積は低下
し，ＳＮ比は低下する。したがつて本発明の第１の目的
は固体撮像装置のＳＮ比または解像度の改善である。本
発明の第２の目的はＣＣＤセンサのＳＮ比または解像度
の改善である。チツプ面積の増加によつて，解像度と画
素の有効受光面積は一緒に増加できる。しかし，チツプ
の歩留まりは大巾に低下する。したがつて本発明の第３
の目的は固体撮像装置の歩留まりの改善である。本発明
の第４の目的はＣＣＤセンサの歩留まりの改善である。

上記の目的を達成するために，本明細書は１１個の独立
発明を開示する。各独立発明は深い相互関係と共通目的
を持ち，一緒に実施する事によつて最高の相乗効果を発
生できる。各独立発明の特徴と効果が以下に説明される
。

独立発明１、（クレーム１） ＣＣＤセンサの重要な問題は解像度と感度の改善である
。２／３インチサイズのチツプに５００×７６８画素を
配置されたイメージセンサ条件において，１画素面積は
約１５５μ２である。１実施例において，１Ｌセンサは
約２０μ２の有効受光画素面積を持ち，ＦＴセンサは約
２３０μ２の有効受光画素面積を持つ。しかし，ＦＴセ
ンサはフイールド蓄積であるので，信号電荷蓄積時間は
１Ｌセンサの半分になり，その有効受光面積は等価的に
約１１５μ２になる。さらに，ＦＴセンサの解像度は信
号電荷の混合によつて悪くなり，転送方向を指定するた
めの電位障壁は光電感度（特に青感度）を低下させる。

さらに，バツフアＣＣＤの付加によつて，そのチツプ面
積は増加する。電子カメラ用ＦＴセンサにおいて，シヤ
ツターを高速で２回開く事は困難であり，画像のブレが
発生する。本発明はＣＣＤセンサの上記の欠点を改善す
るために，ＶＣＣＤの各転送電極の下に電位障壁ＰＢと
電位井戸ＰＷを作り，そして，各ＰＷに蓄積された信号
電荷はＶＣＣＤの出力端から注入される空のＰＷによつ
て，それぞれ独立に垂直転送される事を特徴とする。こ
のようにすれば，ＶＣＣＤを使用するＣＣＤセンサの解
像度と感度は大巾に改善される。たとえば，前記のイメ
ージセンサ条件を持つ電子カメラ用ＦＴセンサにおいて
，有効受光画素面積は約１１５μ２であり，シヤツター
は１回開くだけで良い。さらに，本発明のＣＣＤセンサ
はインタレースを必要としない簡易形イメージセンサに
好適である。監視用またはロボツト用ＴＶカメラにおい
て，インタレースの省略はシステムの省略を簡単にする
。ＴＶ内視鏡用ＦＴセンサはフラツシユ光を使用できる
ので，バツフアＣＣＤを省略できる。その結果，非常に
小さいチツプ面積を持つＴＶ内視鏡が製造できる。本発
明のＣＣＤセンサをインタレース動作させる方法につい
ては後で説明される。１Ｌセンサにおいて，ＶＣＣＤの
２ＰＷによつて１画素の信号電荷を垂直転送できるので
ＶＣＣＤの電荷転送能力は２倍になる。ただし，この実
施例において，１水平期間に２個の空ＰＷがＶＣＣＤに
注入されねばならない。本発明のＣＣＤ転送技術（以下
において，１Ｅ／Ｂ転送方式と呼ばれる。）は“電荷転
送デバイシズ，セキン＆トンプセツト，近代科学社，２
２８〜２２９頁。”に記載されている。しかし，上記の
１Ｅ／Ｂ転送技術を１ＬセンサまたはＦＴセンサの垂直
転送に応用する事によつて，その解像度とＳＮ比を改善
できる事は公知でなかつた。そして，１Ｅ／Ｂ転送技術
を使用するＣＣＤセンサの最適な構造と動作条件も認識
されていなかつた。１Ｅ／Ｂ転送方式のＣＣＤセンサ（
１Ｅ／Ｂセンサと略称される。）の構造と動作は後で詳
しく説明される。

独立発明２、（クレーム２） １Ｅ／Ｂセンサの欠点はインタレース動作が複雑な事で
ある。この問題は特にＦＴセンサにおいて重要である。

さらにＦＴセンサにおいて，ＰＢによる電荷転送能力の
低下と青感度の低下も重要な欠点である。１Ｅ／Ｂ形１
Ｌセンサにおいて，２個のＰＷによつて１画素の信号電
荷を転送するインタレース方式は動作が複雑である。本
発明は１Ｅ／Ｂ形ＣＣＤセンサの上記の欠点を改善する
ために，ＶＣＣＤの奇（偶）数行の転送電極の下にＰＷ
を作り，その偶（奇）数行の転送電極の下にＰＢを作り
，そして各ＰＷの信号電荷はＶＣＣＤの一端から空ＰＷ
を注入する事によつてそれぞれ独立に垂直転送する事を
特徴とする。ただし，本明細書において，垂直，水平は
直交関係を表わすに過ぎない。このようにすれば，上記
の欠点は大巾に改善される。上記のＣＣＤ転送技術（以
下において，２Ｅ／Ｂ転送方式と呼ばれる。）は前記の
文献の３６頁〜３７頁に記載されている。しかし，上記
の２Ｅ／Ｂ転送技術をＣＣＤセンサの垂直転送に応用す
る事によつて，その解像度と感度を大巾に改善できる事
は公知でなかつた。そして，２Ｅ／Ｂ転送技術を使用す
る１ＬセンサまたはＦＴセンサの最適な構造と動作条件
も認識されていなかつた。２Ｅ／Ｂ形１Ｌセンサまたは
２Ｅ／Ｂ形ＦＴセンサはＰＢを各転送電極の下に作る必
要がないので，その電荷転送能力は増加する。

したがつて，ＶＣＣＤの水平巾を縮少して，画素面積を
増加できる。２Ｅ／Ｂ形ＦＴセンサはＰＢを各転送電極
の下に作る必要がないので，その電荷蓄積（転送）能力
と青感度は増加する。２Ｅ／Ｂ形ＣＣＤセンサはインタ
レースを実施するＴＶカメラまたはシヤツターを２回開
く電子カメラに使用できる。そして，それは高い解像度
を持つＴＶ内視鏡を小さなチツプ面積上に搭載する。

従属発明１、（クレーム３） インタレースを実施する２Ｅ／Ｂ形センサにおいて，第
１フイールド期間に奇（偶）数行の転送電極が信号電荷
をストレージし，偶（奇）数行の転送電極がＰＢを作る
。そして，第２フイールドには反対になる。好ましい実
施例において，２Ｅ／Ｂ形電子カメラは高速対象に対し
て１回シヤツターを開いてフイールド画像を記録し，静
止または低速対象に対して２回シヤツターを開いてフレ
ーム画像を記録する。

従属発明２、（クレーム４） 従来の２Ｅ／Ｂセンサの重要な問題は垂直転送クロツク
が複雑であり，ＶＣＣＤの垂直転送段数が１６程度に制
限されていた事である。本従属発明は上記の欠点を改善
するために，ＶＣＣＤの奇数行の転送電極を第１シフト
レジスタによつてドライブし，ＶＣＣＤの偶数行の転送
電極を第２シフトレジスタによつてドライブする事を特
徴とする。このようにすれば転送クロツクは簡単になり
，ＶＣＣＤの転送段数は大巾に増加できる。

従属発明３、（クレーム５） 従属発明２の問題は２個のシフトレジスタを必要とする
事である。本発明は上記の欠点を改善するために，複数
段のインバータによつて構成されたシフトレジスタの半
ビツト段を構成するインバータの出力節点または入力節
点からそれぞれ出力端子を引き出す事を特徴とする。こ
のようにすれば，２Ｅ／Ｂセンサのクロツク回路は非常
に簡単になり、ＶＣＣＤの転送段数を増加する事ができ
る。

従属発明４、（クレーム６） １Ｅ／Ｂまたは２Ｅ／Ｂセンサの好ましい実施例におい
て，ＶＣＣＤに最初に配置された２電位井戸ピツチ（２
ＰＷ）だけ，空のＰＷが逆転送される。そしてその後，
１個の空のＰＷがＶＣＣＤに注入される。空のＰＷの２
ＰＷピツチの逆転送は信号電荷井戸またはノイズ電荷井
戸の２ＰＷピツチの垂直転送を意味する。１電位井戸ピ
ツチは１ＰＷと１ＰＷの垂直巾の和に等しい。したがつ
て，１Ｅ／Ｂセンサにおいて２ＰＷピツチは２転送電極
巾であり，２Ｅ／Ｂセンサにおいて，４転送電極巾であ
る。１水平期間に１行の信号電荷を水平転送する１Ｌセ
ンサまたはＦＴセンサまたはＦＴセンサのバツフアＣＣ
Ｄにおいて，１水平期間に，２ＰＷピツチの垂直転送が
実施される。１水平期間に２行の信号電荷を水平転送す
る１ＬセンサまたはＦＴセンサにおいて，１水平期間に
ＶＣＣＤまたはバツフアＣＣＤは４ＰＷピツチの垂直転
送を実施する。

従属発明５、（クレーム７） １Ｅ／Ｂセンサ，またはＴＶブラウン管の２倍の垂直画
素数（たとえば９８０）を持つ２Ｅ／Ｂセンサにおいて
，インタレースは複雑になる。本従属発明は上記の欠点
を改善するために，ＣＣＤセンサの出力信号電圧を磁気
デイスクに記録し，そして，磁気デイスクから１／２Ｔ
Ｖ水平期間に１行の信号電圧を読み出し，そして読み出
された信号電圧の時間軸を２倍に変換する事を特徴とす
る。このようにすれば，インタレースを実施する事がで
きる。１実施例において，１／２ＴＶ水平期間に奇（偶
）数行の信号電圧が第１フイールドに出力される。そし
て，第２フイールドに，偶（奇）数行の信号電圧が読み
出される。他の１実施例において，１ＴＶ水平期間の前
半と後半に奇数行と偶数行の信号電圧が読み出される。

そして，読み出された奇数行の信号電圧と偶数行の信号
電圧は時間軸変換されてＴＶ受像機に出力される。

本実施例において，電子カメラへの応用が有益である。

ＣＣＤセンサの１行の出力信号電圧を１／２ＴＶ水平期
間に磁気デイスクに送る事が好ましい。このようにすれ
ば，磁気デイスクの記録／再生回転数は一定になり，Ｃ
ＣＤセンサの暗電流は低下する。

従属発明６、（クレーム８） １Ｅ／Ｂセンサまたは２Ｅ／Ｂセンサにおいて，１ＴＶ
水平期間に２行の信号電荷を水平転送し，奇数フイール
ドと偶数フイールドにおいて，１ＴＶ水平期間に水平転
送する２行の組み合せを変更する事によつてインタレー
スを実施する事ができる。

従属発明７、（クレーム９） １Ｅ／Ｂセンサまたは２Ｅ／Ｂセンサを使用する電子カ
メラにおいて，ＶＣＣＤをＨＣＣＤより長くする事によ
つて転送効率を改善できる。すなわち，ＨＣＣＤの転送
周波数と転送損失はＶＣＣＤのそれらに比べて大きいの
で，ＨＣＣＤを短かくする事によつて転送効率は改善さ
れる。また，１Ｅ／Ｂセンサまたは２Ｅ／Ｂセンサにお
いて，ＶＣＣＤの転送段数の増加はＨＣＣＤのそれの増
加より簡単なので，水平解像度は大巾に向上する。

独立発明３、（クレーム１０） ＨＣＣＤを備えるＣＣＤセンサにおいて，水平画素数の
増加はＨＣＣＤの設計を非常に困難にする。たとえば，
水平画素数７６８，水平画素ピツチ１１．５μであるＣ
ＣＤセンサにおいて，２相ＨＣＣＤの各転送電極に５．
７μの水平巾を持つ。そして転送段数と転送周波数の増
加は転送損失を増加させる。本発明は上記の欠点を改善
するために，２つのＨＣＣＤを隣接して配置し，奇数列
の信号電荷と偶数列の信号電荷を異なるＨＣＣＤによつ
て水平転送する事を特徴とする。このようにすれば転送
電力と転送損失は低減され，ＨＣＣＤの設計は簡単にな
る。

従属発明１、（クレーム１１） 独立発明３の問題は第１ＨＣＣＤから第２ＨＣＣＤへの
奇（偶）数列の信号電荷の転送のために，第１，第２Ｈ
ＣＣＤのクロツク配線が複雑になる事である。本発明は
上記の欠点を改善するために，ＶＣＣＤと第２ＨＣＣＤ
の間に配置される第１ＨＣＣＤが４種類の転送電極を持
ち，そして第１ＨＣＣＤの３種類のゲート電極（転送電
極）は第２ＨＣＣＤの各ゲート電極を延長する事によつ
て給電する事を特徴とする。このようにすれば，第１，
第２ＨＣＣＤのクロツク配線は簡単になる。

第１，第２ＨＣＣＤは２相または４相クロツクによつて
ドライブできる。

従属発明２、（クレーム１２） 好ましい実施例において，最初にＶＣＣＤから第１ＨＣ
ＣＤに奇（偶）数列の信号電荷を転送し，次に上記の信
号電荷を第１ＨＣＣＤから第２ＨＣＣＤに転送し，次に
，ＶＣＣＤ（またはバツフアＣＣＤ）から偶（奇）数列
の信号電荷を第１ＨＣＣＤに転送する。このようにすれ
ば，第１，第２ＨＣＣＤの構造は非常に簡単にできる。

奇（偶）数列のＶＣＣＤが偶（奇）数列のＶＣＣＤより
も少ない転送電極数を持つ事によつて上記の転送は比較
的簡単に実施できる。もちろん，ＶＣＣＤの代わりにバ
ツフアＣＣＤの転送電極数を変更する事も可能である。

そして，第１ＨＣＣＤに隣接するＶＣＣＤまたはバツフ
アＣＣＤの転送電極が奇数列と偶数列で異なるクロツク
線によつてドライブされるなら他のＶＣＣＤ構造の採用
も可能である。

従属発明３、（クレーム１３） 好ましい実施例において，上記の転送が１水平ブランキ
ング期間に２回実施される。すなわち，第Ｎ行の奇（偶
）数行の信号電荷が第２ＨＣＣＤに転送され，第Ｎ行の
偶（奇）数行の信号電荷が第１ＨＣＣＤに転送された後
で，第１，第２ＨＣＣＤは１ビツトだけ水平転送され，
その後，次の行の信号電荷が同様に第１，第２ＨＣＣＤ
に転送される。このようにすれば，ＶＣＣＤまたはバツ
フアＣＣＤからの２行の信号電荷の第１，第２ＨＣＣＤ
への転送が簡単になる。

従属発明４、（クレーム１４） 市松模様の色フイルタ配置（Ｇ画素がＲ画素とＢ画素の
和に等しく，Ｇ画素が各画素列に配置される色フイルタ
配置）を持つインタラインＣＣＤ単板カラーセンサの好
ましい実施例において，緑色系信号を発生するＧ画素は
奇（偶）数列のＶＣＣＤに転送され，Ｒ画素とＢ画素は
偶（奇）数列のＶＣＣＤに転送される。このようにすれ
ば，第１ＨＣＣＤではＧ（またはＲとＢ）画素が水平転
送され，第２ＣＣＤによつてＲとＢ（またはＧ）画素が
水平転送される。その結果，色分離が簡単になる。

独立発明４、（クレーム１５） ＣＣＤセンサにおいて，垂直画素数の増加によつて，画
素の垂直巾は小さくなる。その結果，ＶＣＣＤの転送電
極に接続される垂直走査線の巾も細くなり，その抵抗は
増加する。上記の事実はＭＯＳイメージセンサも同じで
ある。特に，独立発明１，２に開示されるＣＣＤセンサ
において，垂直走査線はシフトレジスタによつてドライ
ブされるので，垂直走査線の充放電時定数は大きくなる
。

さらにＦＴセンサの垂直走査線は大きな容量を持ち，そ
の厚さは光電感度を継持するために薄くされるので充放
電時定数はさらに長くなる。本発明は上記の欠点を改善
するために，１行の垂直走査線を撮像領域の両側からそ
れぞれ給電する事を特徴とする。このようにすれば，片
側の共通クロツク線またはシフトレジスタによつて充放
電される負荷抵抗と負荷容量は半減する。好ましい実施
例において，垂直走査線は分割される。

独立発明５、（クレーム１６） ＣＣＤセンサにおいて，Ｎ形基板表面にＰ形ウエルを形
成し，Ｐ形ウエルとＮ形基板間の第１ＰＮ接合の空乏層
によつてＰ形ウエルを空乏化し、画素のブルーミング電
荷をＮ形基板に吸収するブルーミング吸収技術が実用化
されていた。しかし，この先行技術において，良好なブ
ルーミング抑制能力を得るためには上記の第１ＰＮ接合
の逆バイアス電圧ＶＰを大きくし，その空乏層をＰ形ウ
エル内部に深く侵入させる必要があつた。しかし，ＶＰ
を大きくすると，ＶＣＣＤの垂直転送期間にＶＣＣＤの
電位井戸からＮ形基板に信号電荷がパンチスルーする欠
点があつた。本発明はＣＣＤセンサの上記の欠点を改善
するために，Ｎ形基板に２種類の電圧を与える事を特徴
とする。そして，ＶＣＣＤの垂直転送時に、第１ＰＮ接
合空乏層が小さくなる第１電圧ＶＬをＮ形基板に与え，
そして画素の信号電荷蓄積期間（垂直転送を実施しない
期間）の１部または全部に第１ＰＮ接合空乏層が大きく
なる第２電圧ＶＨをＮ形基板に与える事を特徴とする。

このようにすれば，ＶＣＣＤの電荷蓄積能力を減少する
事なく，ブルーミング抑制能力は増加し，オーバフロー
ドレンを省略できるので水平画素数と感度は改善される
。

従属発明１、（クレーム１７） 好ましい実施例において，上記のブルーミング低減技術
は電子カメラに応用される。そして，ＶＣＣＤの転送電
極に浅い電位ＶＬを与え，Ｎ形基板に深い電位ＶＨを与
える事によつて，ＶＣＣＤに残留するノイズ電荷をＮ形
基板にパンチスルーする事ができる。このようにすれば
，ＶＣＣＤのノイズ電荷クリアは短時間で終了するので
，シヤツターチヤンスを失う欠点がなくなる。好ましい
実施例において，シヤツターボタンを押す事によつて，
ＶＣＣＤまたは画素であるＭＯＳコンデンサのゲート電
極は浅い電位ＶＬから深い電位ＶＨに変化し，信号電荷
の蓄積が開始する。

独立発明６、（クレーム１８） 従来のＣＣＤセンサにおいて，オーバーフロードレンの
設置は水平画素密度の増加を困難にする。

また，独立発明５はＰウエル製造のために製造工程が増
加する。本発明はＣＣＤセンサのブルーミング抑制技術
を改善するために，複数の画素，好ましくは２個〜４個
の画素に隣接して点状のＮ＋ブルーミング電荷吸収ドレ
ンを配置する事を特徴とする。そして，上記の点状Ｎ＋
ドレン領域と画素の電位井戸の間に電位障壁が配置され
る。ゲート制御形１Ｌセンサにおいて上記の電位障壁は
一定の電位を持つ事ができる。ＦＴセンサまたは画素制
御形１Ｌセンサにおいて，上記の電位障壁上にＭＯＳゲ
ート電極が配置される。このようにすればＮ＋ドレンと
その周囲の電位障壁の必要面積を大巾に低減できる。

従属発明１、（クレーム１９） 好ましい実施例において，本発明はＦＴセンサに応用さ
れる。そして，Ｎ＋点状ドレンは４画素に隣接して配置
される。そして，Ｎ＋点状ドレンに接続される電極線は
画素間に配置される分離領域上を垂直方向に配設される
。その結果，上記の電極線は不要充をシールドする事が
できる。

独立発明７、（クレーム２０） 特開５７−６９９７８に開示される様な従来の１ＬＡセ
ンサにおいて，ＶＣＣＤはブルーミング電荷ＱＢ等のノ
イズ電荷を保持するノイズ電荷井戸ＷＮと信号電荷を保
持する信号電荷井戸ＷＳを備える。そして，ＶＣＣＤは
ＷＮとＷＳを独立に転送する。しかし，上記の１ＬＡセ
ンサにおいて，１００倍という様な強力な光が入射する
時にＱＢはＷＮからＷＳにオーバーフローする。その結
果，信号のＳＮ比は極端に低下する。本発明は１ＬＡセ
ンサの上記の欠点を改善するために，ＶＣＣＤが隣接す
るＷＳの間に複数のＷＮを持つ事を特徴とする。そして
，上記のＷＮはそれぞれ１個もしくは複数個の転送電極
によつて作られる。このようにすれば，ＶＣＣＤのブル
ーミング抑圧能力は大巾に改善される。たとえば，隣接
するＷＳの間に５個のＷＮを備え，上記のＷＮにＱＢを
転送する１ＬＡ−ＣＣＤセンサは約５０倍のブルーミン
グを抑圧する。そしてスメア電荷もかなり低減される。

特に，大きな水平画素数を持つインタラインＣＣＤセン
サのＶＣＣＤと画素は狭い（たとえば２−３μ）の分離
領域によつて分離されるので，スメア電荷はかなり増加
する。本発明によれば，画素密度を増加してもスメア電
荷を抑制する事が可能になる。

独立発明８、（クレーム２１） 独立発明１によつて，１ＬＡセンサのブルーミングとス
メアは大巾に低減された。しかし，ノイズ電荷低減能力
を増加する程，１水平期間に垂直転送しなければならな
い転送段数が増加する。たとえば，１００倍のブルーミ
ング条件において，３相クロツクＶＣＣＤは１水平期間
に３３段の垂直転送を実施する必要がある。ただし，Ｖ
ＣＣＤの１電位井戸はＱｓｍａｘに等しい電荷転送能力
を持つと仮定する。本発明は１ＬＡセンサの上記の欠点
を改善するために，ＶＣＣＤの隣接するＷｓの間に配置
されるＷＮが１画素の信号電荷を保持するＷｓを作る転
送電極よりも多い転送電極によつて作られ，そして，上
記の各転送電極が互いに隣接する事を特徴とする。この
ようにすれば，１水平期間に必要な垂直転送段数は大巾
に低下する。たとえば，１００倍のブルーミングを抑圧
するために，１水平期間に１５の垂直転送段数だけが必
要になる。そして消費電力と転送効率は改善される。本
発明において，隣接する複数個の転送電極によつて作ら
れるノイズ電荷井戸（連続形ノイズ電荷井戸ＷＮＣと呼
ばれる。）は１個の転送電極によつて作られる孤立形ノ
イズ電荷井戸（孤立形ノイズ電荷井戸ＷＮｉと呼ばれる
。）ＷＮｉに比べて１転送電極当りの電荷蓄積能力はか
なり増加する。もちろん，本明細書において，ＷＮｉは
静止（非転送）状態の電位を意味し，転送時に過渡的に
ＷＮＣになる事ができる。本発明において，ＷＮＣの後
にＷＮｉを配置する事は可能であり，ノイズ電荷転送効
率は改善される。

独立発明９、（クレーム２２） 独立発明１と２の実施によつて，大きなノイズ電荷転送
能力を持つ１ＬＡセンサが開示される。しかし，ブルー
ミング電荷ＱＢをＷＮにオーバーフローさせるために，
非常に複雑なクロツクパルスを発生する必要がある。す
なわち，ＷＮに隣接するアドレスゲートにだけオーバー
フローパルスを与え，特定の１個のＷＳに隣接するアド
レスゲートにだけリードパルスを与える必要がある。本
発明は１ＬＡセンサの上記の欠点を改善するために，Ｖ
ＣＣＤの第Ｎ行の転送電極に隣接するアドレスゲートを
上記の第Ｎ行の転送電極に隣接する第Ｎ＋１行または第
Ｎ−１行の転送電極に接続する事を特徴とする。好まし
い実施例において，第Ｎ行の転送電極が第Ｎ＋１行の転
送電極に信号電荷を転送するＶＣＣＤにおいて，第Ｎ行
の転送電極と第Ｎ＋１行のアドレスゲートが接続される
。

このようにすれば，ＶＣＣＤの孤立形信号電荷井戸ＷＳ
ｉに隣接するアドレスゲートは従来より浅い電位を持つ
ので，ＷＳｉの電荷ストレージ能力は増加する。ただし
，ＷＳｉは静止時に１個の転送電極の下に作られ，連続
形信号電荷井戸ＷＳＣは複数個の隣接する転送電極の下
に作られる。ＷＮＣに隣接するアドレスゲートの大部分
はＷＳｉに隣接するアドレスゲートよりも深い電位を持
つので，画素のＱＢはＷＮＣにだけオーバーフローする
。さらに，本発明の１ＬＡセンサはオーバーフローパル
スを必要とせず，２層ＭＯＳ構造を持つ事ができる。好
ましい実施例において，アドレスゲート下の電位障壁は
転送電極下の電位井戸より浅い電位を持つ。好ましい実
施例において，隣接する２電極の電位変化はオーバラツ
プする。

従属発明１、（クレーム２３） 好ましい実施例において，ＶＣＣＤのＷＢとＷＮは少く
とも２個以上の隣接する転送電極によつて作られる電位
障壁によつて分離される。このようにすれば，ＶＣＣＤ
のチヤンネル内に電荷転送方向を指定するための電位障
壁を作る必要がない。

そして、画素の信号電荷はその画素に隣接するアドレス
ゲートにリードパルス電圧を印加する事によつてＶＣＣ
Ｄに転送できる。ただし，本明細書において，浅い電位
ＶＬを持つ転送電極が電位障壁を作り，深い電位を持つ
転送電極が電位井戸を作る。

従属発明２、（クレーム２４） 好ましい実施例において，ＶＣＣＤのＷＮの間に１個の
転送電極によつて作られる電位障壁によつて分離される
複数のＷＳが配置される。このようにすれば，複数のＷ
Ｓによつて１行の信号電荷を転送できるので，ＶＣＣＤ
の信号電荷転送能力と転送効率は向上する。好ましい実
施例において，ＷＳを分離する１個の転送電極にリード
パルス電圧が印加される。

従属発明３、（クレーム２５） 好ましい実施例において，ノイズ電荷ＱＮはＷＮＣによ
つて垂直転送され，信号電荷ＱＳはＷＳｉによつて垂直
転送される。このようにすれば，ブルーミング電荷ＱＢ
はＷＮＣにだけオーバーフローする。ただし，アドレス
ゲート下の電位はＶＣＣＤのチヤンネル電位よりもゲー
ト電極電位が等しい時に浅くなる。１実施例において，
ＷＳｉに隣接する転送電極にリードパルス電圧が印加さ
れ，画素から信号電荷がＶＣＣＤに転送される。もちろ
ん，コンデンサを介して画素にリードパルス電圧を与え
る事も可能である。

独立発明１０、（クレーム２６） １ＬＡセンサの問題の１つは１水平期間に転送される垂
直段数がインタラインＣＣＤセンサに比べて大巾に増加
する事である。垂直走査線の充放電時定数が大きく，垂
直走査回路の内部抵抗も大きいので，水平帰線期間に転
送できる垂直段数には限界がある。水平走査期間に垂直
転送を実施する事によつて，転送パルス周波数は大巾に
低下できるが，ＨＣＣＤの出力容量にクロツクノイズが
混入する。本発明は上記の欠点を改善するために，ＶＣ
ＣＤとＨＣＣＤの間に３行以上の信号電荷を蓄積できる
バツフアＣＣＤを配置する事を特徴とする。このように
すれば，ＨＣＣＤの出力容量はＶＣＣＤの転送電極から
離れるので，クロツクノイズは大巾に減少する。バツフ
アＣＣＤの最初の電位井戸はＶＣＣＤの信号電荷を受け
取る。好ましい実施例においてバツフアＣＣＤは水平ブ
ランキング期間に動作する。バツフアＣＣＤの上にシー
ルド用アルミ電極を配置する事によつてクロツクノイズ
は大巾に減少する。

独立発明１１、（クレーム２７） ＣＣＤセンサまたは他の固体撮像装置において，画素で
ある電位井戸の上に色フイルタを配置する事によつて単
板カラー固体撮像装置が作られる。

単板カラーセンサの解像度の低下を防止するために多く
の提案があるが，その効果は大きくなかつた。本発明は
緑色光に最高感度を持つ第１色画素（Ｇ画素またはＹ画
素）と，赤色光に高感度を持つ第２色画素（Ｒ画素）と
，青色光に高感度を持つ第３色画素（Ｂ画素）を備え，
第１色画素は第２（または第３）色画素に対して３倍以
上配置する事を特徴とする。このようにすれば非常に輝
度信号周波数を高くできる。１実施例において第１色画
素は第２（または第３）色画素に対して４倍の割合で配
置される。その結果，第２（または第３）色画素の信号
周波数は２行の色信号を混合しても輝度信号周波数の１
／３になる。しかし，視覚特性とＴＶの伝送特性は上記
の色信号周波数によつて十分満足される。好ましい実施
例において，第１色画素は近似的に輝度特性（Ｙ＝０．
３Ｒ＋０．５９Ｇ＋０．１１Ｂ）を持つＹ画素である。

従属発明１、（クレーム２８） 好ましい実施例において，１行の画素は第２または第３
色画素の間に３個の第１色画素を持つ。このようにすれ
ば高い輝度信号周波数を持つ第１色信号と，第１色信号
の１／４の周波数を持つ第２，第３色信号が得られる。

従属発明２、３（クレーム２９）（クレーム３０）好ま
しい実施例において，Ｙ画素上にＲフイルタと透明フイ
ルタとＧフイルタが配置される。Ｒ画素に隣接するＹ画
素のＲフイルタ面積を低減する事は可能である。独立発
明１〜１１の特徴と効果が以下に説明される。

発明を実施するための最良の形態 図１は１Ｅ／Ｂ形ＦＴセンサを使用する電子カメラを表
わすブロツク線図である。感光領域１に配置される各Ｖ
ＣＣＤの転送電極はクロツク線（＝垂直走査線）３（Ａ
〜Ｎ）と４（Ａ〜Ｎ）によつてドライブされる。クロツ
ク線３（Ａ〜Ｎ）はシフトレジスタ２Ａによつてドライ
ブされる。クロツク線４（Ａ〜Ｎ）はシフトレジスタ２
Ｂによつてドライブされる。２つのシフトレジスタは同
じクロツク動作をする。感光領域１の各ＶＣＣＤの１端
は第１トランスフアゲート（ＴＧ１）５Ａによつて第１
ＨＣＣＤ６Ａに接続される。６Ａと第２ＨＣＣＤ６Ｂは
第２トランスフアゲート（ＴＧ２）５Ｂによつて接続さ
れる。上記の各ＶＣＣＤは１個の転送電極の下に電位障
壁部と電位井戸部を持つ。図２は図１のＶＣＣＤを表わ
す平面図である。クロツク線３（Ａ，Ｂ，Ｃ）は２層ポ
リシリコン技術によつて作られる。ＶＣＣＤのチヤンネ
ル１０はより深い電位を持つ電位井戸部１０（Ａ，Ｂ，
Ｃ）によつて信号電荷を蓄積し，より浅い電位を持つ電
位障壁部１１（Ａ，Ｂ，Ｃ）によつて各電位井戸を分離
する。各ＶＣＣＤのチヤンネル１０は好ましくはＮ形バ
ルクチヤンネルであり，Ｐ＋チヤンネルストツプ領域１
６によつて分離される。図３は２Ｅ／Ｂ形ＦＴセンサを
使用する電子カメラのブロツク図である。基本的に，図
３は図１と同じであるが，左側の２相シフトレジスタ２
Ａは奇数行のブロツク線３（Ａ〜Ｎ）をドライブし，右
側の２相シフトレジスタ２Ｂは偶数行のクロツク線４（
Ａ〜Ｎ）をドライブする。各ＶＣＣＤは１個の転送電極
の下に電位障壁または電位井戸のどちらかを作る。図２
において，電位障壁部のイオン注入を省略すれば，図２
は図３の平面図になる。ただし，ＭＯＳ電極３ＢはＭＯ
Ｓ電極４Ａに変更され，ＭＯＳ電極３ＣはＭＯＳ電極３
Ｂに変更される。図４Ａは図２のＡ−Ａ′断面図であり
，図４Ｂは図２のＢ−Ｂ′断面図である。Ｎ＋基板１３
上にＰ形ウエル領域１３Ａが形成され，その上にＮ形バ
ルクチヤンネル領域１０が形成される。１０はＰ＋チヤ
ンネルストツプ領域１６によつて分離される。そして電
位障壁部１１（Ａ，Ｂ，Ｃ）にＰ形イオンが注入される
。薄いゲート酸化膜１５を介して２層ポリシリコン電極
３（Ａ，Ｂ，Ｃ）が配設される。上記のＶＣＣＤは広く
製造されているので，詳細な設計例は省略される。図５
（Ａ〜Ｆ）は図１の１Ｅ／Ｂ形ＦＴセンサの動作を表わ
す転送状態図である。水平走査期間に第１ＴＧ５Ａは浅
い電位ＶＬ（たとえばＯＶ）になり，ＶＣＣＤと第１Ｈ
ＣＣＤ６Ａは分離される。第２ＴＧと第２ＨＣＣＤの動
作は後で説明される。垂直転送を実施する前にＶＣＣＤ
の各電位井戸１０（Ｚ〜Ｕ）は深い電位ＶＨ（たとえば
＋５Ｖ）になり，各電位井戸は充量に比例する電子をス
トレージする。次に井戸１０ＺはＶＬになり，第１ＴＧ
５ＡはＶＨになり，第１ＨＣＣＤ６ＡはＶＨになり，信
号電荷Ｑ１は井戸５Ｚから６Ａに転送される。次に５Ａ
はＶＬになり，第１ＨＣＣＤ６ＡはＱ１を水平転送する
。図５Ａは上記の状態を表わす。次に，１０ＺがＶＨに
なり，１０ＹがＶＬになる。その結果，信号電荷Ｑ２は
１ビツト転送される。図５Ｂは上記の状態を表わす。次
に１０Ｚと１０ＸがＶＬになり，６Ａと５Ａと１０Ｙが
ＶＨになり，Ｑ２とＱ３が１ビツト転送される。その後
，５ＡはＶＬになり，第１ＨＣＣＤ６ＡはＱ２を水平転
送する。図５Ｃは上記の状態を表わす。次にシフトレジ
スタ２ＡはＱ３とＱ４を１ビツト転送する。図５Ｄは上
記の状態を表わす。次に，シフトレジスタ２ＡはＱ３と
Ｑ４とＱ５を１ビツト転送する。そして，第１ＨＣＣＤ
６ＡはＱ３を水平転送する。図５Ｅは上記の状態を表わ
す。次に２ＡはＱ４とＱ５とＱ６を１ビツト転送する。

図５Ｆは上記の状態を表わす。図６（Ａ〜Ｈ）は図３の
２Ｅ／Ｂ形ＦＴセンサの動作を表わす。ＶＣＣＤの転送
電極Ｃ（１〜８）は深い電位ＶＨを持つ時にその下に電
位井戸を作り，浅い電位ＶＬを持つ時にその下に電位障
壁を作る。図６Ａは第１フイールドの最初の状態を表わ
す。Ｃ１，Ｃ３，Ｃ５を制御する第１シフトレジスタは
井戸を作り，信号電荷Ｑ１，Ｑ３，Ｑ５をストレージす
る。Ｃ２，Ｃ４，Ｃ６を制御する第２シフトレジスタは
電位障壁を作る。図６Ｂにおいて，５ＡとＨＣＣＤ６が
ＶＨになり，Ｃ１はＶＬになり，Ｑ１は６に転送される
。その後５ＡはＶＬになる。そしてＱ１は６によつて水
平転送される。図６Ｃにおいて，Ｃ２はＶＨになり，Ｑ
２は半ビツト転送される。図６Ｄにおいて，Ｃ１はＶＨ
になり，Ｃ３はＶＬになり，Ｑ２は半ビツト転送される
。図６Ｅにおいて，Ｃ２はＶＬになり，Ｃ４はＶＨにな
り，Ｑ２とＱ３は半ビツト転送される。図６Ｆにおいて
，Ｃ１とＣ５はＶＬになり，Ｃ３はＶＨになり，Ｑ３と
Ｑ２は半ビツト転送される。ＨＣＣＤ６Ａに転送された
Ｑ２は第１ＴＧ５がＶＬになつた後で水平転送される。

図６Ｇにおいて，Ｃ２とＣ６がＶＨになり，Ｃ４がＶＬ
になる。その結果，Ｑ３とＱ４は半ビツト転送される。

図６Ｈにおいて，同様にＱ３とＱ４は半ビツト転送され
る。図７はクレーム１１に開示されるＨＣＣＤ構造を表
わす。ＶＣＣＤの最終電極（またはバツフアＣＣＤの最
終電極）３Ｚと第１ＨＣＣＤ６Ａの間にＴＧ１である５
Ａが配置され，６Ａと第２ＨＣＣＤ６Ｂの間にＴＧ２で
ある５Ｂが配置される。６Ａは第１電極１７Ａと第２電
極１７Ｂと第３電極１７Ｃと第４電極１７Ｄを持つ。６
Ｂは第１電極１８Ａと第２電極１８Ｂと第３電極１８Ｃ
と第４電極１８Ｄを持つ。１６はＰ＋チヤンネルストツ
プ領域である。５Ａと５Ｂは第１層ポリシリコンであり
，電極１７Ｂ，１７Ｄ，１８Ｂ，１８Ｄは第２層ポリシ
リコンであり，電極１７Ａ，１７Ｃ，１８Ｃ，１８Ａは
第３層ポリシリコンである。電極１７Ｂは１８Ｂの延長
によつて，電極１７Ｃは１８Ｃの延長によつて，電極１
７Ｄは１８Ｄの延長によつて作られる。電極１７Ａはア
ルミ線１９によつて水平方向に配設されたクロツク線φ
１′に接続される。３Ｚが浅い電位ＶＬになり，５Ａと
１７Ａと１７Ｃが浅い電位ＶＨになり，１７Ｂと１７Ｄ
と５Ｂが浅い電位ＶＬになる時，信号電荷は３Ｚから１
７Ａ，１７Ｃの下に転送される。次に５ＡがＶＬになり
，クロツクφ１′がＶＬになり，５Ｂと１８ＡがＶＨに
なる。

そして，クロツクφ２がＶＬになり，クロツクφ４がＶ
Ｌになり，クロツクφ３がＶＨになる。その結果，信号
電荷は１７Ａの下から１８Ａの下に転送される。１７Ｂ
と１７Ｄと１８Ｂと１８Ｄの下にイオン注入すればＨＣ
ＣＤは２相クロツクによる水平転送が可能になる。図８
はクレーム１２に開示されるＨＣＣＤ構造を表わす。Ｖ
ＣＣＤの奇数列の転送電極（またはバツフアＣＣＤの奇
数列の転送電極）３Ｚと第１ＨＣＣＤの第２電極１７Ｂ
の間に第１ＴＧ５Ａが配設され，ＶＣＣＤまたはバツフ
アＣＣＤの偶数列の転送電極３Ｙと第１ＨＣＣＤの第１
電極１７Ａの間に第１ＴＧ５Ａが配置される。第１ＨＣ
ＣＤ５Ａと第２ＨＣＣＤ５Ｂの間に第２ＴＧ５Ｂが配設
される。水平帰線期間の最初に３Ｙと１７Ｂと５Ｂが浅
い電位になる。そして５Ａと１７Ａが深い電位になる。

その結果，３Ｙから１７Ａに信号電荷が転送される。

次に５Ａと１７ＡがＶＬになり，５Ｂと１８ＡがＶＨに
なる。その結果，信号電荷は１７Ａの下から１８Ａの下
に転送される。次に５ＢはＶＬになる。１７Ａは１８Ｂ
を延長する事によつて作られる。次に３Ｚが浅い電位Ｖ
Ｌになり，５Ａと１７Ｂが深い電位ＶＨになる。その結
果，３Ｚの信号電荷は１７Ｂの下に転送される。次に５
ＡはＶＬになる。第１，第２ＨＣＣＤの各電極の下に電
位障壁３７と電位井戸３８が作られているので，信号電
荷は２相クロツクによつて水平転送される。

第１，第２ＴＧは第１層ポリシリコン電極であり，３Ｙ
と１７Ａと１８Ｂは第２層ポリシリコンであり，３Ｚと
１７Ｂと１８Ａは第３層ポリシリコン電極である。図１
０は図７または図８のＨＣＣＤ構造を利用する単板カラ
ーインタラインＣＣＤセンサのブロツク図である。緑市
松模様配列を持つ画素行列から，Ｒ信号電荷とＢ信号電
荷はＶＣＣＤ６３Ａ，６３Ｃ，６３Ｅに読み出される。

そしてＧ信号はＶＣＣＤ６３Ｂ，６３Ｄに読み出される
。そして上記のＲ，Ｇ，Ｂ信号はＶＣＣＤとバツフアＣ
ＣＤ４９を介して第１ＨＣＣＤ１７に垂直転送される。

そして，Ｇ信号は第２ＴＧを介して第２ＨＣＣＤ１８に
さらに垂直転送される。

このようにすれば，第１ＨＣＣＤ１７はつねにＲ（赤）
信号とＢ（青）信号を発生し，第２ＨＣＣＤはつねにＧ
（緑）信号を発生する。そして１水平ブランキング期間
に２行の信号電荷を垂直転送する事によつて，歪みまた
は色ズレの少ないカラー信号を得る事ができる。ただし
，第Ｎ行のＲ，Ｇ，Ｂ信号を第１ＨＣＣＤ１７と第２Ｈ
ＣＣＤ１８に転送した後で，第１ＨＣＣＤ１７と第２Ｈ
ＣＣＤ１８は１ビツトの水平転送を実施する。その後で
，第Ｎ−１行または第Ｎ＋１行のＲ，Ｇ，Ｂ信号が第１
，第２ＨＣＣＤに転送される。この２行読み出し方式は
ＨＣＣＤの電極構造が簡単になるので，図１０に開示さ
れる緑市松模様以外の色フイルタ配置を持つインタライ
ンＣＣＤセンサまたはフレームトランスフアＣＣＤセン
サに応用できる。さらに高い水平画素数を持つ１行読み
出し形１ＬセンサまたはＦＴセンサにも応用でき，後で
説明される１ＬＡセンサにも応用できる。図１１（Ａ〜
Ｃ）は独立発明５に開示されるブルーミング制御技術を
説明する断面図である。約１０１８〜２０原子／ＣＣの
Ｎ＋基板１３上に約５×１０１４〜４×１０１５原子／
ＣＣのＰ形ウエル１３Ａがエピタキシヤル成長される。

その上に約１０１５〜１６原子／ＣＣのバルクチヤンネ
ル１４がイオン注入によつて作られる。１４と１３Ａは
それぞれ約１〜３μの深さを持つ。図１１Ａは信号電荷
蓄積状態を表わす。１３Ａは１３によつてほとんで空乏
化され，１４にストレージされるブルーミング電荷ＱＢ
はＮ形基板１３にオーバーフローする。ゲート電極３Ａ
は深い電位ＶＨ１を持ち，１３は深い電位ＶＨ２を持つ
。図１１Ｂは垂直転送状態を表わす。電極３Ａは浅い電
位ＶＬ１を持ち，または深い電位ＶＨ１を持ち，１３は
浅い電位ＶＬ２を持つ。ＶＣＣＤは信号電荷を垂直転送
する。図１１Ｃはノイズ電荷クリア状態を表わす。３Ａ
は浅い電位ＶＬ１を持ち，１３は深い電位ＶＨ２を持つ
。その結果，ＰＮ接合３５の空乏層はＰＮ接合３６に達
し，バルクチヤンネル１４内の電子はＮ形基板１３にパ
ンチスルーする。図１１（Ａ，Ｂ，Ｃ）において，たと
えば電極３ＡのＶＬ１は−５Ｖであり，ＶＨ１は＋１Ｖ
であり，Ｎ形バルクチヤンネル１４の出力ドレンは＋５
Ｖに接続され，せ形ウエル１３ＡはＰ＋チヤンネルスト
ツプ領域１６によつて−１Ｖ〜−５Ｖが印加される。そ
してＮ＋基板の浅い電位ＶＬ２は＋１Ｖであり，その深
い電圧ＶＨ２は＋５Ｖである。

ただし，ＶＬ２はＰ形ウエルより負になつてはならず，
ＶＨ２はＮ形バルクチヤンネル１４の出力ドレンからＮ
＋基板１３への電子のパンチスルーを発生させない必要
がある。図１２は独立発明６に開示されるブルーミング
制御技術を説明する平面図であり，２Ｅ／Ｂ形ＦＴセン
サの撮像領域を表わす。図１３Ａは図１２のＡ−Ａ′断
面図であり，図１３Ｂは図１２はＢ−Ｂ′断面図である
。奇数行の第１層ポリシリコン電極３（Ａ，Ｂ，Ｃ）と
偶数行の第２層ポリシリコン電極４（Ａ，Ｂ）は水平方
向に配設される。Ｐ形シリコン基板１３上にＮ形バルク
チヤンネル１０がストライプ状に配設される。そしてＮ
形バルクチヤンネル１０と各転送電極によつて１画素面
積が決定される。４画素に隣接してＮ＋ドレン領域３０
が作られ，Ｎ＋ドレン３０の周囲にＰ形イオンの注入に
よつて電位障壁２８が作られる。そしてＮ＋ドレン３０
に接続されるアルミ電極線２９（Ａ，Ｂ，Ｃ）は光シー
ルドのために垂直方向に配設される。２９（Ａ、Ｂ、Ｃ
）には深い電位ＶＨ（たとえば＋５Ｖ）が与えられる。

第１フイールド期間において，転送電極３（Ａ，Ｂ，Ｃ
）の下に信号電荷井戸が作られ，転送電極４（Ａ，Ｂ）
はその下に電位障壁を作る。ブルーミング電荷ＱＢは電
位障壁領域２８を越えてＮ＋ドレン３０にオーバーフロ
ーする。垂直転送時に，転送電極３（Ａ，Ｂ，Ｃ）の下
のＮ形領域１０の電位は浅くなるが，転送電極３（Ａ，
Ｂ，Ｃ）の下の電位障壁領域２８の電位はより浅くなる
ので，信号電荷はＮ＋ドレン３０にオーバーフローしな
い。転送電極４（Ａ，Ｂ）から転送電極３（Ｂ，Ｃ）に
信号電荷を垂直転送する時に，信号電荷がＮ＋ドレンに
オーバーフローする事を防止するために，Ｐ形イオンの
注入によつて作られた電位障壁領域２８の１部の領域３
１に厚い酸化膜を配置する事は可能である。その結果，
上記の領域３１の深い電位ＶＨ′は転送電極下のＮ形チ
ヤンネルの浅い電位ＶＬより浅くなり，信号電荷はＮ＋
ドレン３０にオーバーフローしない。電位障壁領域２８
の下にＮ形領域１０を作らない事も可能である。電位障
壁領域２８の上に転送電極３（Ａ，Ｂ，Ｃ）と４（Ａ，
Ｂ，Ｃ）の代わりにアルミ線２９（Ａ，Ｂ，Ｃ）によつ
て作られた第３層ＭＯＳ電極を配置する事も可能である
。ただし，この実施例において，垂直転送時にアルミ電
極線２９（Ａ，Ｂ，Ｃ）は浅い電位ＶＬになる。

１実施例において，Ｐ形基板１３は約４×１０１４〜５
×１０１５原子／ＣＣであり，Ｎ形領域１０は約１０１
５〜２×１０１６原子／ＣＣであり，電位障壁領域２８
は約５×１０１５〜４×１０１６原子／ＣＣであり，Ｎ
＋ドレンは約１０１９〜１０２１原子／ＣＣである。図
１１（Ａ，Ｂ，Ｃ）と図１２に開示されるブルーミング
制御技術は特にＦＴセンサに応用する事が好ましい。た
とえば，図１２において，１画素面積がＶＸＨ＝６μ×
１１μ＝６６μ２である時に，その有効受光面積は約７
６μ２になる。有効受光面積が１画素面積より大きいの
は図１２のＦＴセンサにおいて，画素の有効受光面積が
垂直方向に２画素ピツチ巾を持つからである。図１４は
図３の２Ｅ／Ｂセンサの垂直走査線（クロツク線）を制
御する２相ダイナミツクシフトレジスタを表わす等価回
路図である。半ビツト段である１個のインバータ３１か
らそれぞれ出力端子が出される。もちろん，この２相ダ
イナミツクシフトレジスタの代わりに半ビツト出力を発
生できるインバータ接続形シフトレジスタであれば，他
の形式の採用も可能である。図１５はＶＣＣＤ１０がＨ
ＣＣＤ６よりも長くなるように設計した電子カメラ用Ｆ
Ｔセンサのブロツク図である。図１６は独立発明７〜１
０に開示される１ＬＡセンサの平面図である。画素４１
（Ａ〜Ｄ）とＶＣＣＤ４３の各転送電極４３（Ａ〜Ｄ）
はアドレスゲート４２（Ａ〜Ｄ）によつて電気的に接続
される。アドレスゲート４２（Ａ〜Ｄ）と転送電極４３
（Ａ〜Ｄ）は垂直走査線４５（Ａ〜Ｅ）によつて垂直走
査回路５５とシフトレジスタ（または多相クロツク回路
）５６に接続される。転送電極４３Ｂとアドレスゲート
４２Ａが垂直走査線４５Ｂに接続され，他の転送電極と
アドレスゲートも同様に接続される。ＶＣＣＤ４３の最
終転送電極４３Ａは転送電極４６とバツフアＣＣＤ４９
を介してＨＣＣＤ５０に接続される。そして転送電極４
６とノイズ電荷吸収ドレン４８は分岐用転送ゲート４７
によつて接続される。図１７は図１６の撮像領域の部分
平面図である。図１８Ａは図１７のＡ−Ａ′断面図であ
り，図１８Ｂは図１７のＢ−Ｂ′断面図である。約５×
１０１４〜４×１０１５原子／ＣＣのＰ−基板５３上に
作られた画素４１Ｂとバルクチヤンネル領域５４は約１
０１５〜４×１０１６原子／ＣＣのＮ形領域である。Ｐ
形チヤンネルストツプ領域５２は約１０２０原子／ＣＣ
の不純物濃度を持つ。第１層ポリシリコン電極４３Ｂと
第２層ポリシリコン電極４２Ｂは約６００■の絶縁膜上
に作られる。

図１９は図１６のバツフアＣＣＤの部分平面図である。

ノイズ電荷吸収ドレンであるＮ＋領域４８は約１０２０
原子／ＣＣの濃度を持ち，第３層アルミ電極線によつて
給電される。画素以外の領域上には第４層アルミシール
ド膜が形成される。他の１実施例において第３層アルミ
シールド膜と上記の第３層アルミ電極線は１層のアルミ
膜によつて共用される。バツフアＣＣＤ４９は１２個の
転送電極４９（Ａ〜Ｌ）によつて構成され，４行以下の
信号電荷を一時的に蓄積する。そして３相クロツク電圧
によつて，水平帰線期間に１ビツトまたは２ビツトだけ
垂直転送される。ＨＣＣＤ５０は２相ＣＣＤであり，そ
の各転送電極の下に電位障壁領域５０Ｂ，Ｃと電位井戸
領域５０Ａ、Ｃが配置される。上記の電位障壁領域５０
Ｂ、Ｄとアドレスゲート下の電位障壁領域の表面にＰ形
イオンを注入する事が好ましい。図１６の１ＬＡセンサ
の動作が図２０の電位図によつて説明される。６２（Ｂ
，Ｄ，Ｆ）は転送電極４３（Ａ〜Ｎ）の下のバルクチヤ
ンネル電位ＶＢを表わし，６２（Ａ，Ｃ，Ｅ）は上記の
転送電極に隣接するアドレスゲート下に作られる電位障
壁の電位ＶＳを表わす。電位線６２Ｂにおいて，転送電
極４３（Ａ，Ｋ）の下にＷＳｉが作られ，転送電極４３
（Ｄ〜Ｈ）の下にＷＮＣが作られる。この時のＶＳの電
位が６２Ａによつて表わされる。電位線６２Ａの最も深
い電位ＶＳＨは電位線６２Ｂのもつとも浅い電位ＶＢＬ
よりも深く作られ，転送電極４３（Ｄ，Ｅ，Ｆ，Ｇ）に
隣接する画素のブルーミング電荷ＱＢはＷＮＣにオーバ
ーフローする。電位線６２（Ｃ，Ｄ）は電位線６２（Ａ
，Ｂ）において，転送電極４３Ｌに最も深いリードパル
スＶＲを印加した状態を表わす。その結果，転送電極４
３Ｋ，４３Ｌに画素４１Ｋの信号電荷が読み出される。

次に，電位線６２（Ｃ，Ｄ）は電位線６２（Ａ，Ｂ）に
戻る。好ましい実施例において，ゲート電極電圧が等し
い時に，ＶＢはＶＳよりも約１〜６Ｖだけ深い電圧値を
持つ。たとえばＶＢＬはＯＶであり，ＶＢＨは＋５Ｖで
あり，ＶＢＲは＋９Ｖであり，ＶＳＨは＋０．７Ｖであ
る。ＶＳＲは＋４．７Ｖである。電位線６２（Ｅ，Ｆ）
は電位線６２（Ａ，Ｂ）を８ビツトだけ垂直転送した状
態を表わす。その結果，次のＷＳｉは転送電極４３Ｍの
下に作られる。そしてリードパルス電圧ＶＲは転送電極
４３Ｎに印加され，画素４１Ｍの信号電荷が電位井戸４
３Ｍ，４３Ｎに転送される。１Ｈ期間に１０段の垂直転
送が実施される。他の実施例において，１水平期間に１
０段の垂直転送が実施され，１２段の垂直転送ごとにリ
ードパルス電圧ＶＲが印加される。この実施例において
，第Ｎ水平期間に，転送電極４３ＬにリードパルスＶＲ
が印加され，次の水平期間に，転送電極４３Ｊにリード
パルス電圧ＶＲが印加される。本実施例において，垂直
走査回路は１水平期間に２行の垂直走査線にリードパル
スを与える事も可能である。図２０の実施例において，
ＶＣＣＤは５０倍のブルーミングを抑圧し，スメアノイ
ズは従来の１Ｌセンサの１／６になる。図２１は図２０
のＶＣＣＤに印加する１０相クロツク電圧図である。リ
ードパルスＶＲは８段の垂直転送ごとに発生される。１
転送に必要な時間は約６μ秒である。上記の１０相クロ
ツク電圧が安定である期間ＴＸに，１０相クロツク回路
５６は垂直走査線４５（Ａ〜Ｄ）から分離され，垂直走
査回路５５から必要な垂直走査線にリードパルスが印加
される。図１９において，１水平期間の一定期間ＴＹに
信号電荷はバツフアＣＣＤ４９に転送され，１水平期間
の他の一定期間ＴＺにノイズ電荷はドレン４８に転送さ
れる。転送電極４７に中間直流電圧を印加する事も可能
であり，ＶＣＣＤと同期するクロツクを印加する事も可
能である。分岐用転送電極７とドレン８を接続すれば電
極構造は簡単になる。図２２は１０相クロツク回路５６
と垂直走査回路の接続を表わす回路図である。１０ビツ
トシフトレジスタ５６は１０本の出力端子を持ち，各出
力端子６０は井通クロツク線６１（Ａ〜Ｊ）に接続され
，共通クロツク線６１（Ａ〜Ｊ）はスイツチ５８Ａを介
して垂直走査線４５（Ａ〜Ｄ）に接続される。撮像領域
４１の中央に配置されるシフトレジスタ５６の入力端子
５６Ａには所定のクロツク波形が入力される。

独立のシフトレジスタを複数個配置する事も可能である
。ブルーミングの発生におうじて，上記のクロツク波形
を変更する事も可能である。スイツチ５８Ａをターンオ
フレ，スイツチ５７Ａをターンオンレ，そして垂直走査
線４５（Ａ〜Ｄ）は約５００段の転送段数を持つ垂直走
査回路５５によつて制御されるスイツチ５７Ｂの第１端
子に接続される。そして，スイツチ５７Ｂの第２端子に
接続されたリードパルス電源φＲは所定の間隔でリード
パルスＶＲを発生する。垂直走査回路５５に記憶されて
いる情報は１リードパルス期間に２ビツトだけ垂直転送
される。図２３において，垂直走査回路５５は約２５０
段の転送段数を持つ。そしてスイツチ５７（Ｂ，Ｃ）は
垂直走査回路５５の１個の出力端子によつて制御される
。スイツチ５７（Ｂ，Ｃ）とスイツチ５７Ａは垂直走査
線と電源φＲ１，φＲ２を接続する。ただし，電源φＲ
１とφＲ２のうち，リードパルスを発生しない方のリー
ドパルス電源は接続される１本の垂直走査線と等電位に
される。そして，垂直走査回路に記憶された情報は１リ
ードパルス期間に１ビツトだけシフトする。１実施例に
おいて，リードパルスを発生しない方の上記の電源は第
１フイールド期間に浅い電位ＶＬを持ち，そして第２フ
イールド期間に深い電位ＶＨを持つ。そして，第１フイ
ールド期間に，電源φＲ１がリードパルスを発生し，第
２フイールド期間に電源φＲ２がリードパルスを発生す
る。図２４は図２０の１０相電位線において１水平期間
に２行読み出しを実施するＶＣＣＤのチヤンネル電位■
を表わす。電位線６２Ｂは５個の連続する転送電極の下
に配置されるＷＮＣと１個の転送電極の下に配置される
ＷＳｉを持つ。そして，各ＷＮＣとＷＳｉは２個の転送
電極が作る電位障壁によつて分離される。そして，１水
平期間に２０ビツト（２０転送電極）の垂直転送が実施
され，９ビツトの垂直転送ごとに選択された垂直走査線
にリードパルスが印加される。垂直転送は１０相クロツ
ク回路によつて実施される。図２５はＷＮＣとＷＮｉと
２個のＷＳｉを持つＶＣＣＤのチヤンネル電位線を表わ
す。ＷＮｉは非転送ノイズ電荷を再転送する。隣接する
２個のＷＳｉは１個の転送電極が作る電位障壁によつて
分離され，この転送電極にリードパルスが印加される。

図２６は独立発明１１に開示される色画素配置図を表わ
す。第Ｎ行は赤信号を発生するＲ画素の間に３個の輝度
信号を発生するＹ画素が配置される。第Ｎ＋１行は青信
号を発生するＢ画素の間に３個のＹ画素を持つ。そして
１行のＲ，Ｂ出力信号は隣接する２行のＲ，Ｂ画素信号
によつて合成される。そして１行のＹ出力のうち欠落し
たＹ画素信号は直前のＹ画素信号をサンプルホールドす
る事によつて，または隣接する２行のＹ画素信号を利用
する事によつて合成される。図２７は図２６の変形実施
例であり，１Ｈ期間に１行を読み出すインタレース形イ
メージセンサに応用される。第１フイールド期間におい
て，奇数行が選択される。そして，Ｒ，Ｂ出力信号は出
力されるＲ，Ｂ画素信号と１Ｈ遅延Ｒ，Ｂ画素信号によ
つて合成される。図２６または図２７の色画素配置を使
用する事によつて色解像度の最小の犠牲によつて輝度解
像度は大巾に改善される。１実施例において，輝度信号
周波数は３５８ＭＨＺであり，２つの色信号周波数は約
０．９ＭＨＺである。図２８は図２６または図２７のＹ
画素の色フイルタ配置例である。Ｙ画素６５の上にＲフ
イルタと白色（透明）フイルタとＧフイルタが配置され
る。各フイルタの面積はイメージセンサの分光特性によ
つて変更される。Ｙ画素上のＲフイルタはＲ画素に隣接
して配置する事が好ましい。

そして，隣接する画素からのＲ，Ｇ，Ｂ信号電荷の混入
に応じて，Ｙ画素６５の色フイルタ面積を変更する事は
可能である。

なお，追加的に説明すれば，「特許請求の範囲」におい
て，「ＶＣＣＤ」は「バツフアＣＣＤ」を意味する事が
でき，「アドレスゲート」は「画素制御形１Ｌ（または
１ＬＡ）センサの電位障壁」を意味する事ができ、「１
行の画素」は「１ＶＣＣＤ当り１個の画素」を意味する
事ができる。

【図面の簡単な説明】

図１は１Ｅ／Ｂ形ＦＴセンサを使用する電子カメラのブ
ロツク図である。図２は図１のＶＣＣＤを表わす部分平
面図である。図３は２Ｅ／Ｂ形ＦＴセンサを使用する電
子カメラを表わすブロツク線図である。図４Ａは図２の
Ａ−Ａ′断面図である。 図４Ｂは図２のＢ−Ｂ′断面図である。図５（Ａ〜Ｆ）
は図１の１Ｅ／Ｂセンサの転送状態図である。図６（Ａ
〜Ｈ）は図３の２Ｅ／Ｂセンサの転送状態図である。図
７と図８は奇数列の信号電荷と偶数列の信号電荷を独立
に転送するＨＣＣＤの平面図である。図９は図７または
図８のＨＣＣＤを使用する電子カメラのブロツク線図で
ある。図１０は図７または図８のＨＣＣＤを使用する単
板カラー１Ｌ（または１ＬＡ）センサのブロツク図であ
る。図１１（Ａ，Ｂ，Ｃ）は本発明のブルーミング制御
構造を表わすイメージセンサの断面図である。図１２は
本発明の他のブルーミング制御構造を表わすイメージセ
ンサの平面図である。図１３Ａは図１２のＡ−Ａ′断面
図であり，図１３Ｂは図１２のＢ−Ｂ′断面図である。 図１４は図３の２Ｅ／Ｂセンサの垂直走査線を走査する
２相ダイナミツクシフトレジスタの等価回路図である。 図１５は電子カメラ用ＦＴセンサのブロツク図である。 図１６は本発明の１ＬＡセンサの平面図である。図１７
は図１６の撮像領域の部分平面図である。図１８Ａは図
１７のＡ−Ａ′断面図であり，図１８Ｂは図１７のＢ−
Ｂ′断面図である。図１９は図１６のバツフアＣＣＤの
部分平面図である。図２０は図１６の１ＬＡセンサの動
作を表わす電位図である。図２１は図２０のＶＣＣＤに
印加する１相クロツク電圧図である。図２２と図２３は
多相クロツク回路と垂直走査回路の接続を表わす等価回
路図である。図２４は図２０のＶＣＣＤにおいて，１Ｈ
期間に２行読み出しを実施するＶＣＣＤのチヤンネル電
位図である。図２５はＶＣＣＤのチヤンネル電位図であ
る。図２６は独立発明１１に開示される色画素配置図で
ある。図２７は独立発明１１に開示される色画素配置図
である。図２８は図２６または図２７に使用されるＹ画
素の平面図である。 特許出願人　田中正一

Claims (1)

1. 【特許請求の範囲】 （１）、２次元状に配置された画素の信号電荷を垂直転
   送用電荷結合装置（ＶＣＣＤ）によつて垂直転送する固
   体撮像装置において、 ＶＣＣＤの各転送電極の下に電位障壁と電位井戸をそれ
   ぞれ配置し，上記の各電位井戸の電荷はＶＣＣＤの出力
   端から空の電位井戸を逆方向に垂直転送する事によつて
   ，それぞれ独立に垂直転送される事を特徴とする固体撮
   像装置。 （２）、２次元状に配置された画素の信号電荷をＶＣＣ
   Ｄによつて垂直転送する固体撮像装置において、 ＶＣＣＤの奇（偶）数行の転送電極の下に配置された電
   位井戸はＶＣＣＤの偶（奇）数行の転送電極の下に配置
   された電位障壁によつて分離され，上記の各電位井戸の
   電荷はＶＣＣＤの出力端から空の電位井戸を逆方向に垂
   直転送する事によつて，それぞれ独立に垂直転送される
   事を特徴とする固体撮像装置。 （３）、第１フイールド期間に奇（偶）数行の転送電極
   が電位井戸を作り，第２フイールド期間に偶（奇）数行
   の転送電極が電位井戸を作る事を特徴とする第２項記載
   の固体撮像装置 （４）、ＶＣＣＤの奇数行の転送電極は第１のシフトレ
   ジスタによつて駆動され，上記のＶＣＣＤの偶数行の転
   送電極は第２のシフトレジスタによつて駆動される事を
   特徴とする第２項記載の固体撮像装置。 （５）、ＶＣＣＤの各転送電極は１個のシフトレジスタ
   によつて駆動され，上記のシフトレジスタの半ビツト段
   であるインバータの出力節点はそれぞれＶＣＣＤの各行
   の転送電極を制御する事を特徴とする第２項記載の固体
   撮像装置（６）、ＶＣＣＤの空電位井戸がＶＣＣＤに最
   初に配置された２電位井戸ピツチだけ逆転送された後で
   ，１個の空電位井戸がＶＣＣＤに注入される事を特徴と
   する第１，第２項記載の固体撮像装置。 （７）、上記の固体撮像装置から発生する画像信号は磁
   気デイスクに記録され，そして磁気デイスクから再生さ
   れた信号電圧の時間軸を２倍に変換する事を特徴とする
   第１項または第２項記載の固体撮像装置。 （８）、上記の固体撮像装置から１ＴＶ水平期間に２画
   素行の信号電圧を出力する事を特徴とする第１項または
   第２項記載の固体撮像装置。 （９）、撮像領域の水平巾はその垂直巾よりも短かく設
   計され，ＶＣＣＤはＨＣＣＤよりも長く設計される事を
   特徴とする第１項または第２項記載の固体撮像装置。 （１０）、２次元状に配置された画素の信号電荷をＨＣ
   ＣＤによつて水平転送する固体撮像装置において、 第１ＨＣＣＤに隣接して第２ＨＣＣＤを配置し，第１Ｈ
   ＣＣＤの奇（偶）数列の信号電荷を第２ＨＣＣＤに転送
   し，次の水平転送期間に上記の第１，第２ＨＣＣＤを同
   じクロツク周波数で水平転送する事を特徴とする固体撮
   像装置。 （１１）、上記の第１ＨＣＣＤは４種類のゲート電圧を
   持ち，その第１ゲート電極は第２ＨＣＣＤのクロツク線
   と独立に水平方向に配設され，第１ＨＣＣＤの残りの３
   種類のゲート電極は第２ＨＣＣＤのゲート電極をそれぞ
   れ延長する事によつて給電される事を特徴とする第１０
   項記載の固体撮像装置。 （１２）、上記の第１ＨＣＣＤから奇（偶）数列の信号
   電荷が第２ＨＣＣＤに転送された後で，上記の第１ＨＣ
   ＣＤはＶＣＣＤまたはバツフアＣＣＤから偶（奇）数列
   の信号電荷を受け取る事を特徴とする第１０項記載の固
   体撮像装置。 （１３）、１水平ブランキング期間に第Ｎ行と第Ｎ＋１
   行の信号電荷，または２行の信号電荷が第１ＨＣＣＤに
   転送され，そして上記の２行の信号電荷のうち偶（奇）
   数列の信号電荷はさらに第２ＨＣＣＤに転送され，次の
   水平転送期間に第１，第２ＨＣＣＤは２行の信号電荷を
   水平転送する事を特徴とする第１０項記載の固体撮像装
   置。 （１４）、緑色系信号を発生するＧ画素は赤色系信号を
   発生するＲ画素または青色系信号を発生するＢ画素に対
   して２倍の割合で配置され，そしてＧ画素の信号電荷は
   奇（偶）数列のＶＣＣＤに転送され，Ｒ画素とＢ画素の
   信号電荷は偶（奇）数列のＶＣＣＤに転送される事を特
   徴とする第１０項記載のインタラインＣＣＤセンサ。 （１５）、２次元状に配置された画素の信号電荷をＶＣ
   ＣＤによつて垂直転送する固体撮像装置において、 撮像領域の両端にそれぞれ，垂直転送手段を配置し，上
   記の２つの垂直転送手段は同じクロツク動作をし，そし
   て転送電極を制御するために水平方向に配列された同一
   行の垂直走査線を制御する事を特徴とする固体撮像装置
   。 （１６）、２次元状に配置された画素の信号電荷をＶＣ
   ＣＤによつて垂直転送する固体撮像配置において、 Ｎ形基板表面にＰ形ウエル領域が配置され，Ｐ形ウエル
   領域表面にＮ形バルクチヤンネル領域が形成され，ＶＣ
   ＣＤが信号電荷を垂直転送する時に，上記のＮ形基板は
   第１電位を持ち、ＶＣＣＤが信号電荷を垂直転送しない
   期間の１部または全部に、上記のＮ形基板は第１電位よ
   りも正方向に大きい（深い）第２電位を持つ事を特徴と
   する固体撮像装置。 （１７）、ＶＣＣＤの転送電極，または画素を構成する
   ＭＯＳコンデンサのゲート電極に負方向により大きな（
   浅い）電位を与え，Ｎ形基板に上記の第２電位を与える
   事によつてＶＣＣＤの電子をＮ形基板に吸収させる事を
   特徴とする第１６項記載の固体撮像装置。 （１８）、２次元状に配置された画素の信号電荷をＶＣ
   ＣＤによつて垂直転送する固体撮像装置において、 ２個以上４個以下の画素である電位井戸に隣接して，Ｎ
   形ドレン領域を配置し，上記の電位井戸とＮ形ドレン領
   域の間に電位障壁を配置する事を特徴とする固体撮像装
   置。 （１９）、上記の固体撮像装置はフレームトランスフア
   ＣＣＤセンサであり，Ｎ形ドレン領域に接続された電極
   線は垂直方向に配置され，上記の電極線の下方向に画素
   である電位井戸を分離する分離領域が配置される事を特
   徴とする第１８項記載の固体撮像装置。 （２０）、行列状に配置された画素と，画素列の間に配
   置されたＶＣＣＤと，画素とＶＣＣＤを接続するアドレ
   スゲートまたは電位障壁と，ＨＣＣＤと，垂直走査回路
   と，垂直走査線を備え，垂直走査回路によつて選択され
   た１行の垂直走査線は１行の画素からＶＣＣＤに信号電
   荷を転送し，ＶＣＣＤは信号電荷とノイズ電荷を独立に
   垂直転送する固体撮像装置において、 異なる画素行の信号電荷を保持する２個の信号電荷井戸
   の間に複数個のノイズ電荷井戸を配置する事を特徴とす
   る固体撮像装置。 （２１）、行列状に配置された画素と，画素列の間に配
   置されたＶＣＣＤと，画素とＶＣＣＤを接続するアドレ
   スゲートまたは電位障壁と，ＨＣＣＤと，垂直走査回路
   と，垂直走査線を備え，垂直走査回路によつて選択され
   た１行の垂直走査線は１行の信号電荷を画素からＶＣＣ
   Ｄに転送し，ＶＣＣＤは信号電荷とノイズ電荷を独立に
   転送する固体撮像装置において。 異なる画素行の信号電荷を保持する２個の信号電荷井戸
   の間に配置されるノイズ電荷井戸は垂直転送を実施しな
   い期間に，隣接する複数個の転送電極の下に配置される
   事を特徴とする固体撮像装置。 （２２）、２次元状に配置された画素と，画素列の間に
   配置されたＶＣＣＤと，画素とＶＣＣＤを接続するアド
   レスゲートまたは電位障壁と，ＨＣＣＤと，垂直走査回
   路と，垂直走査線を備え，垂直走査回路によつて選択さ
   れた１行の垂直走査線は１行の信号電荷を画素からＶＣ
   ＣＤに転送する固体撮像装置において、 ＶＣＣＤの第Ｎ行の転送電極に隣接するアドレスゲート
   を上記の転送電極に隣接する転送電極に接続する事を特
   徴とする固体撮像装置。 （２３）、ＶＣＣＤは信号電荷井戸とノイズ電荷井戸を
   備え，両者を分離する電位障壁は複数個の隣接する転送
   電極によつて作られる事を特徴とする第２２項記載の固
   体撮像装置。 （２４）、複数の信号電荷井戸が１個の転送電極によつ
   て作られる電位障壁によつて分離され，上記の分離用転
   送電極にリードパルス電圧（画素の信号電荷をＶＣＣＤ
   に転送するための垂直走査電圧）を印加する事によつて
   、画素から上記の信号電荷井戸に信号電荷を転送する事
   を特徴とする第２２項記載の固体撮像装置。 （２５）、ＶＣＣＤは垂直転送を実施しない期間に，１
   個の転送電極によつて作られた信号電荷井戸と，隣接す
   る複数個の転送電極によつて作られたノイズ電荷井戸を
   備える事を特徴とする第２２項記載の固体撮像装置。 （２６）、行列状に配置された画素と，画素列の間に配
   置されたＶＣＣＤと，画素とＶＣＣＤを接続するアドレ
   スゲートまたは電位障壁と，ＨＣＣＤと，垂直走査回路
   と，垂直走査線を備え，垂直走査回路によつて選択され
   た１行の垂直走査線は１行の信号電荷を画素からＶＣＣ
   Ｄに転送する固体撮像装置において、 信号電荷の垂直転送は水平走査期間に実施され，ＶＣＣ
   ＤとＨＣＣＤの間に３行以上の信号電荷を蓄積できるバ
   ツフアＣＣＤを配置する事を特徴とする固体撮像装置。 （２７）、２次元状に配置された画素は３種類以上の色
   画素によつて構成され，第１の色画素は緑色光に対して
   最も高い感度を持ち，第２の色画素は赤色光に対して感
   度を持ち，第３の色画素は青色光に対して感度を持ち，
   各色画素は規則的に配置される単板カラー固体撮像装置
   において、 第１の色画素は第２と第３色画素の和に対して２倍以上
   ４倍以下の割合で配置される事を特徴とする単板カラー
   固体撮像装置。 （２８）、第Ｎ行の画素は第Ｍ列と第Ｍ＋４列に配置さ
   れた第２または第３色画素と，第Ｍ＋１列と第Ｍ＋２列
   と第Ｍ＋３列に配置された第１色画素を備える事を特徴
   とする第２７項記載の単板カラー固体撮像装置。 （２９）、第１色画素は近似的に輝度信号を代表する信
   号電荷を発生する事を特徴とする第２７項記載の固体撮
   像装置。 （３０）、第１色画素上に赤色光透過フイルタと白色光
   透過フイルタと緑色光透過フイルタを配置する事を特徴
   とする第２７項記載の固体撮像装置。