JPS59220896A - 待ち受け回路 - Google Patents
待ち受け回路Info
- Publication number
- JPS59220896A JPS59220896A JP9396783A JP9396783A JPS59220896A JP S59220896 A JPS59220896 A JP S59220896A JP 9396783 A JP9396783 A JP 9396783A JP 9396783 A JP9396783 A JP 9396783A JP S59220896 A JPS59220896 A JP S59220896A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- output
- circuit
- data
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Alarm Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はパスラインで警報データを収集する警報回路の
待ち受は回路に関するものである。待ち受は回路とはあ
る障害が発生して警報回路より一旦警報の表示が行なわ
れ、これを確認して表示を消した後、他の障害が発生す
ると再び警報の表示を行なう機能を有する回路である。
待ち受は回路に関するものである。待ち受は回路とはあ
る障害が発生して警報回路より一旦警報の表示が行なわ
れ、これを確認して表示を消した後、他の障害が発生す
ると再び警報の表示を行なう機能を有する回路である。
（背景技術）
従来のパスラインカ式での警報の待ち受は回路を図１に
示す。図１に於いて、■は警報データのパスラインの入
力端子であり、５．１〜５．ｎのラッチ回路のＤＡＴＡ
端子に接続されている。２．１〜２．ｎはクロック入力
端子であり、５．１〜５．ｎのラッチ回路の読み込みク
ロック端子に接続されている。入力端子ｌのバスデータ
はｎ個の警報データが時間を間隔で並んでいる。入力端
ｆ〜２．１〜２．ｎに入力するクロックはｎｔＯ周期で
それぞれｔ０時間づつずれたｎ個のクロックであり、こ
れらにより、ラッチ回路５．１〜５゜ｎにはそれぞれ異
なるｎ個の警報データがランチされる。つまり、これら
の動作により警報データのシリアル−パラレル変換が行
なわれる。６．１〜６．ｎは微分回路でありラッチ回路
の出力に接続されており、警報の発生の瞬間出力がＯＮ
となる。７はＯＲゲートであり６．１〜６．ｎの微分回
路に接続されており、６．１〜６．ｎのいずれかの出力
がＯＮになると７の出力１もＯＮとなる。
示す。図１に於いて、■は警報データのパスラインの入
力端子であり、５．１〜５．ｎのラッチ回路のＤＡＴＡ
端子に接続されている。２．１〜２．ｎはクロック入力
端子であり、５．１〜５．ｎのラッチ回路の読み込みク
ロック端子に接続されている。入力端子ｌのバスデータ
はｎ個の警報データが時間を間隔で並んでいる。入力端
ｆ〜２．１〜２．ｎに入力するクロックはｎｔＯ周期で
それぞれｔ０時間づつずれたｎ個のクロックであり、こ
れらにより、ラッチ回路５．１〜５゜ｎにはそれぞれ異
なるｎ個の警報データがランチされる。つまり、これら
の動作により警報データのシリアル−パラレル変換が行
なわれる。６．１〜６．ｎは微分回路でありラッチ回路
の出力に接続されており、警報の発生の瞬間出力がＯＮ
となる。７はＯＲゲートであり６．１〜６．ｎの微分回
路に接続されており、６．１〜６．ｎのいずれかの出力
がＯＮになると７の出力１もＯＮとなる。
８はＳ−ＲＦ／ＦでありそのＳＥＴ入力端子には７の出
力が接続されており、この出力がＯＮとなると８の出力
もＯＮとなる。８の出力は警報出力端一／−４に接続さ
れており、出力端子４がＯＮになると、警報表示（ラン
プ点灯、ベルの鳴動、等）を行なう。３は警報表示停止
入力端子であり、８のＳ−ＲＦ／ＦのＲＥＳＥＴ端子に
接続されており、８がＯＮになると８の出力はＯＦＦと
なり警報表示を停止する。
力が接続されており、この出力がＯＮとなると８の出力
もＯＮとなる。８の出力は警報出力端一／−４に接続さ
れており、出力端子４がＯＮになると、警報表示（ラン
プ点灯、ベルの鳴動、等）を行なう。３は警報表示停止
入力端子であり、８のＳ−ＲＦ／ＦのＲＥＳＥＴ端子に
接続されており、８がＯＮになると８の出力はＯＦＦと
なり警報表示を停止する。
第１図の回路である警報が発生し、８の出力がＯＮとな
り警報表示が行なわれ、これを確認後３をＯＮとする警
報表示が停止する。この後さらに他の警報が発生すれば
再び警報表示が行なわれる。
り警報表示が行なわれ、これを確認後３をＯＮとする警
報表示が停止する。この後さらに他の警報が発生すれば
再び警報表示が行なわれる。
従来の回路では警報入力データをシリアル−パラレル変
換する等、部品点数が多いという欠点があった。
換する等、部品点数が多いという欠点があった。
（発明の課題）
本発明は警報のシリアル・データをパラレル・データに
変換することなく処理することを特徴とし、これにより
待ち受は回路の構成が簡単になる。
変換することなく処理することを特徴とし、これにより
待ち受は回路の構成が簡単になる。
本発明の特徴は、ｎ個（ｎは２以上の自然数）の項目よ
りなるシリアルデータを入力しクロックパルスに従って
内容を順次シフトする少なくともｎ段のシフトレジスタ
と、該シフトレジスタの各項目のｌ掃引周期内での動作
状態を識別する識別手段と、識別手段の出力を保持する
保持回路と、保持回路の出力に接続される出力端子と、
保持回路の内容をリセットするりセット手段とを有する
ごとき待ち受は回路にある。
りなるシリアルデータを入力しクロックパルスに従って
内容を順次シフトする少なくともｎ段のシフトレジスタ
と、該シフトレジスタの各項目のｌ掃引周期内での動作
状態を識別する識別手段と、識別手段の出力を保持する
保持回路と、保持回路の出力に接続される出力端子と、
保持回路の内容をリセットするりセット手段とを有する
ごとき待ち受は回路にある。
（発明の構成および作用）
第２図は本発明の実施例であって、ｌは警報データの入
力端子、３は警報表示停止入力端子、４は警報出力端子
、９はクロック入力端子、ｌＯは（ｎ＋１）段のシフト
レジスタ、１１はインバータゲート、１２はＡＮＤゲー
ト、８はＳ−ＲＦ／Ｆである。以下この回路の動作を説
明する。
力端子、３は警報表示停止入力端子、４は警報出力端子
、９はクロック入力端子、ｌＯは（ｎ＋１）段のシフト
レジスタ、１１はインバータゲート、１２はＡＮＤゲー
ト、８はＳ−ＲＦ／Ｆである。以下この回路の動作を説
明する。
■より入力した警報データはｌＯのシフトレジスタのＤ
ＡＴＡ入力端子に入力する。一方９より入力したクロッ
クは１０のクロック入力端子に入る。
ＡＴＡ入力端子に入力する。一方９より入力したクロッ
クは１０のクロック入力端子に入る。
このクロックの周期は警報データのデータの時間間隔ｔ
。と同じになっている。このクロックにより１０のシフ
トレジスタは警報データを順次読み込みシフトしていく
。このシフトレジスタは（ｎ＋１）段になっており、警
報データの個数はｎ個なのでシフトレジスタの（ｎ＋
１）段目と１段目の出力Ｑｎ＋１、およびＱｌは同じ警
報データのｌ掃引周期ズしたものになっている。出力Ｑ
ｎ＋１は１１のインバータゲートで反転され、出力Ｑ１
はそのままに１２のＡＮＤゲートに入力する。１２の出
力がＯＮになるのは１０の出力Ｑ１がＯＮでＱｎ＋Ｉが
ＯＦＦの場合のみである。つまり、ある警報データがｌ
掃引周期。前はＯＦＦで現時点ではＯＮになった場合で
あり、その警報が発生した周期のｔｏ時間だけ１２の出
力はＯＮとなる。この１２の出力は８のＳ−ＲＦ／Ｆの
、ＳＥＴ端子に人力しており、１２の出力が一旦ＯＮに
なると８の出力もＯＮにとり、この状態を保持する。８
の出力は警報出力端子４に接続されており、警報出力が
ＯＮになると警報表示を行なう。
。と同じになっている。このクロックにより１０のシフ
トレジスタは警報データを順次読み込みシフトしていく
。このシフトレジスタは（ｎ＋１）段になっており、警
報データの個数はｎ個なのでシフトレジスタの（ｎ＋
１）段目と１段目の出力Ｑｎ＋１、およびＱｌは同じ警
報データのｌ掃引周期ズしたものになっている。出力Ｑ
ｎ＋１は１１のインバータゲートで反転され、出力Ｑ１
はそのままに１２のＡＮＤゲートに入力する。１２の出
力がＯＮになるのは１０の出力Ｑ１がＯＮでＱｎ＋Ｉが
ＯＦＦの場合のみである。つまり、ある警報データがｌ
掃引周期。前はＯＦＦで現時点ではＯＮになった場合で
あり、その警報が発生した周期のｔｏ時間だけ１２の出
力はＯＮとなる。この１２の出力は８のＳ−ＲＦ／Ｆの
、ＳＥＴ端子に人力しており、１２の出力が一旦ＯＮに
なると８の出力もＯＮにとり、この状態を保持する。８
の出力は警報出力端子４に接続されており、警報出力が
ＯＮになると警報表示を行なう。
又、８のＳ−ＲＦ／ＦのＲＥＳＥＴ端子は３の警報表示
停止入力端子に接続されている。そして、入力端子３が
ＯＮになると８はＯＦＦとなり警報表示は停止される。
停止入力端子に接続されている。そして、入力端子３が
ＯＮになると８はＯＦＦとなり警報表示は停止される。
この回路は１０の（ｎ＋ １段）のシフトレジスタ、−
ｉｉのインバータゲート、及び１２のＡＮＤゲートによ
って各警報データごとに警報発生に際し１２の出力がＯ
Ｎとなり、これにより警報出力端子４もＯＮとなり警報
表示を行なう。警報表示を確認後、入力端子３をＯＮに
して警報表示を停止した後、他の警報が発生すればやは
り１２の出力はＯＮとなり、再び警報表示を行なう。
ｉｉのインバータゲート、及び１２のＡＮＤゲートによ
って各警報データごとに警報発生に際し１２の出力がＯ
Ｎとなり、これにより警報出力端子４もＯＮとなり警報
表示を行なう。警報表示を確認後、入力端子３をＯＮに
して警報表示を停止した後、他の警報が発生すればやは
り１２の出力はＯＮとなり、再び警報表示を行なう。
−（発明の効果）
以」二実施例で説明したようにパス方式で人力する警報
データをシリアルデータのまま処理することにより構成
の簡単な待ち受は回路が実現できる。
データをシリアルデータのまま処理することにより構成
の簡単な待ち受は回路が実現できる。
本発明はパス方式で入力するシリアルの警、報データの
待ち受は回路を簡単な構成で実現できるので、多数の装
置、又は・多数の警報項目を監視する監視、警報装置に
利用できる。
待ち受は回路を簡単な構成で実現できるので、多数の装
置、又は・多数の警報項目を監視する監視、警報装置に
利用できる。
第１図は従来の待ち受は回路図、第２図は本発明の待ち
受は回路図である。 １・・・シリアル令データ入力端子 ２．１〜２．ｎ・・・タロツク入力端子３・・・警報表
示停止入力端子 ４・・・警報出力端子 ５．１〜５．ｎ・・・ラッチ回路 ６．１〜６．ｎ・・・微分回路 ７・・・ＯＲゲート ８・・・Ｓ−ＲＦ／Ｆ ９・・・タロツク入力端子 １０・・・（ｎ＋ｊ）段シフトレジスタ１１・・・イン
パータゲ−１・ １２・・・ＡＮＤゲート 特 許 出 願 人 沖電気−Ｌ業株式会社 特許出願代理人 弁 理 士 山 本 恵 −手続補正
書（自発） 昭和ら８年１２月２２日 特許庁長官 若 杉 和 夫 殿 １ 事件の表示 昭和５８年 特 許 願 第９３ り ６７号２発明の
名称 待ち受は回路 ３ 補正をする者 事件との関係 特許１１着卵入 名 称 （０２！ｉ）沖電気工業株式会社図面 ６、補正の内容 図面の第１図を別紙のように補正Ｊ−る。 ９、十
受は回路図である。 １・・・シリアル令データ入力端子 ２．１〜２．ｎ・・・タロツク入力端子３・・・警報表
示停止入力端子 ４・・・警報出力端子 ５．１〜５．ｎ・・・ラッチ回路 ６．１〜６．ｎ・・・微分回路 ７・・・ＯＲゲート ８・・・Ｓ−ＲＦ／Ｆ ９・・・タロツク入力端子 １０・・・（ｎ＋ｊ）段シフトレジスタ１１・・・イン
パータゲ−１・ １２・・・ＡＮＤゲート 特 許 出 願 人 沖電気−Ｌ業株式会社 特許出願代理人 弁 理 士 山 本 恵 −手続補正
書（自発） 昭和ら８年１２月２２日 特許庁長官 若 杉 和 夫 殿 １ 事件の表示 昭和５８年 特 許 願 第９３ り ６７号２発明の
名称 待ち受は回路 ３ 補正をする者 事件との関係 特許１１着卵入 名 称 （０２！ｉ）沖電気工業株式会社図面 ６、補正の内容 図面の第１図を別紙のように補正Ｊ−る。 ９、十
Claims (1)
- ｎ個（ｎは２以」二の自然数）の項目よりなるシリアル
データを人力しクロックパルスに従って内容を順次シフ
トする少なくともｎ段のシフトレジスタと・、該シフト
レジスタの各項目のｌ掃引周期内での動作状態を識別す
る識別手段と、識別手段の出力を保持する保持回路と、
保持回路の出力に接続される出力端子と、保持回路の内
容をリセットするリセット手段とを有することを特徴と
する待ち受は回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9396783A JPS59220896A (ja) | 1983-05-30 | 1983-05-30 | 待ち受け回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9396783A JPS59220896A (ja) | 1983-05-30 | 1983-05-30 | 待ち受け回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59220896A true JPS59220896A (ja) | 1984-12-12 |
Family
ID=14097170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9396783A Pending JPS59220896A (ja) | 1983-05-30 | 1983-05-30 | 待ち受け回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220896A (ja) |
-
1983
- 1983-05-30 JP JP9396783A patent/JPS59220896A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57195397A (en) | Locally doubled storage device | |
| JPS5492129A (en) | Remote power supply control system | |
| JPS59220896A (ja) | 待ち受け回路 | |
| DE3465231D1 (en) | Single clocked latch circuit | |
| KR940018761A (ko) | 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법 | |
| JPH0753336Y2 (ja) | Ｐｉｐの水平ウィンド−信号発生回路 | |
| JPS6335142B2 (ja) | ||
| SU1605268A1 (ru) | Устройство дл распознавани образов | |
| JPS5679990A (en) | Miniature electronic apparatus | |
| US6201422B1 (en) | State machine, semiconductor device and electronic equipment | |
| JPS60189098A (ja) | システム警報通知方式 | |
| JPH08102658A (ja) | ロード機能付きカウンタ回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| SU1647605A1 (ru) | Устройство дл идентификации объектов | |
| US5450602A (en) | Two stage register for capturing asynchronous events and subsequently providing them to a processor without loss or duplication of the captured events | |
| SU1187175A1 (ru) | Моделирующий элемент веро тностного графа | |
| JPH0737183Y2 (ja) | データ表示回路 | |
| JPS6389917A (ja) | クロツク断検出回路 | |
| JPS60169223A (ja) | カウンタ回路 | |
| Leap et al. | The design of a microprocessor-based data logger | |
| JPS5984497U (ja) | 時計の時刻表示部の駆動回路 | |
| JPH1091485A (ja) | アラーム監視装置 | |
| JPS6154093A (ja) | 記憶装置 | |
| JPS59152760A (ja) | エラ−検出方式 | |
| JPS55157040A (en) | Failure recognition method for information processor |