JPS5922169A - 時分割乗算型積分回路 - Google Patents
時分割乗算型積分回路Info
- Publication number
- JPS5922169A JPS5922169A JP13030182A JP13030182A JPS5922169A JP S5922169 A JPS5922169 A JP S5922169A JP 13030182 A JP13030182 A JP 13030182A JP 13030182 A JP13030182 A JP 13030182A JP S5922169 A JPS5922169 A JP S5922169A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- comparator
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は三角波ないし鋸歯状波の変調信号発生回路を用
いた時分割乗算型積分回路に関し、特に二つの信号の槓
の積分に比例する数のノ＜ルスを出力するのに好適な回
路に関する。
いた時分割乗算型積分回路に関し、特に二つの信号の槓
の積分に比例する数のノ＜ルスを出力するのに好適な回
路に関する。
（２）従来技術
時分割乗算器の１つとしては米国ＧＥ社より出された電
子式電力量計用のもの（文献 ＩＮＴ。
子式電力量計用のもの（文献 ＩＮＴ。
Ｊ、 ｇｌｅｃｔｒｏｎｉｃｓ １９８０． Ｖｏｌ
４８ 、 Ａ３ 。
４８ 、 Ａ３ 。
ｐｐ２５７ ）が知られている。この文献では三相交流
用を示しているが、これを単相用に書き直したものを第
１図に示す。
用を示しているが、これを単相用に書き直したものを第
１図に示す。
この回路の動作を以下に簡単に説明する。変調信号発生
回路１０は積分器Ｉ ＮＴＩとコンノくレータＣＰＩ、
ＣＰ２およびフリップフロップＦＦＩ、スイッチＳＷｌ
よシなシ、士ＶＲの範囲で一定の正負の傾きを持って発
振する二角波信号■Δを発生する。一方第１の入力信号
十ＥＶ、Ｓるいはその反転信号−ＥＶは制御信号ＳＶに
よシスイッチＳＷ３でいずれか一力が選択されてコンツ
クレータＣＰ３に入り、変調信号ＶΔと比較されてデユ
ーティ比がＢｙに比例するよりなノ（ルス幅変調イ言号
ＳＩｋ得る。第２の入力＋Ｅ１およびその反転入力−Ｅ
ｌはスイッチＳＷ２に入力されパルス幅変調信号８１で
いずれかが選択されて信号ＶＭとなる。こうして得られ
た信号Ｖ’Ｍは時間平均すると＋ＥＶと十Ｅ１の積に比
例している。このＶＭｉ槓分積分ＮＴ２に人力し積分器
出力ｙｐが比較電圧上ＶＲの範囲を越えたら比較器ＣＰ
４あるいはＣＦ２から信号を出しフリップフロップＦＦ
２−ｅセットあるいはリセットする。ＦＦ２の出力は制
御信号ＳＶとしてスイッチＳＷ３に帰還され信号ＶＭの
平均値の符号を反転させ、結果として積分器出力ＶＰが
比較′電圧士ＶＲの範囲を越えないようにしている。Ｓ
Ｖの周波数は、２つの入力ＥＶとＥｌの積に比例してお
り、従ってＳｖをカウントすることによって２人力の積
のｌ１ｉＩ’ｅ知ることができる。
回路１０は積分器Ｉ ＮＴＩとコンノくレータＣＰＩ、
ＣＰ２およびフリップフロップＦＦＩ、スイッチＳＷｌ
よシなシ、士ＶＲの範囲で一定の正負の傾きを持って発
振する二角波信号■Δを発生する。一方第１の入力信号
十ＥＶ、Ｓるいはその反転信号−ＥＶは制御信号ＳＶに
よシスイッチＳＷ３でいずれか一力が選択されてコンツ
クレータＣＰ３に入り、変調信号ＶΔと比較されてデユ
ーティ比がＢｙに比例するよりなノ（ルス幅変調イ言号
ＳＩｋ得る。第２の入力＋Ｅ１およびその反転入力−Ｅ
ｌはスイッチＳＷ２に入力されパルス幅変調信号８１で
いずれかが選択されて信号ＶＭとなる。こうして得られ
た信号Ｖ’Ｍは時間平均すると＋ＥＶと十Ｅ１の積に比
例している。このＶＭｉ槓分積分ＮＴ２に人力し積分器
出力ｙｐが比較電圧上ＶＲの範囲を越えたら比較器ＣＰ
４あるいはＣＦ２から信号を出しフリップフロップＦＦ
２−ｅセットあるいはリセットする。ＦＦ２の出力は制
御信号ＳＶとしてスイッチＳＷ３に帰還され信号ＶＭの
平均値の符号を反転させ、結果として積分器出力ＶＰが
比較′電圧士ＶＲの範囲を越えないようにしている。Ｓ
Ｖの周波数は、２つの入力ＥＶとＥｌの積に比例してお
り、従ってＳｖをカウントすることによって２人力の積
のｌ１ｉＩ’ｅ知ることができる。
さて本回路において動作を詳細に解析してみるとＳｖの
周波数ｆＦ′ｉＥＶを固定したときに１ｄＥｌに比例す
るが、Ｅｌを固定したとき厳密にはＥＮに比例せず誤差
を生じる。この様子を第２図で示す。
周波数ｆＦ′ｉＥＶを固定したときに１ｄＥｌに比例す
るが、Ｅｌを固定したとき厳密にはＥＮに比例せず誤差
を生じる。この様子を第２図で示す。
第２図において（１）は三角波ＶΔおよび第１の入力Ｅ
Ｎの関係を示す。（２）のＳｌ＋ はコンパレータＣｌ
） ３の十人力が＋ＥＮである場合のＣＰ３出力Ｓ１の
波形を、（３）のＳＩ−は−ＥＮ入力に対する３１の波
形を示す。今５Ｖ＝Ｏの状態からスタートしこのとき積
分器ＩＮＴ２の出力ｙｐが（６）の状態であったとする
と、以後の動作は図のようにＶＰが＋ＶＲに達した時点
で５ｖ＝ｉとなシ、ＳＩはＳＩ＋の波形になる。そして
ｙｐが−Ｖｌζに達するとＳＶはふたたび０となシ、Ｓ
ＩはＳＩ−の波形となる。−力ＶＰの正しい波形は（６
）の破線で示したようになるべきである。これは３１の
かわりにＳニーをＳｖで反転して作ったＳＩ／ ｉ用い
たものである。これを見ると実際のｖＰＯ方が早く反転
している。このためＶ−ｆ変換された出力周波数すなわ
ちＳｖの周波数は正しい値より大きくなる。またこれは
入力値ＥＮと比例関係にないため、直線性誤差となって
現われる。
Ｎの関係を示す。（２）のＳｌ＋ はコンパレータＣｌ
） ３の十人力が＋ＥＮである場合のＣＰ３出力Ｓ１の
波形を、（３）のＳＩ−は−ＥＮ入力に対する３１の波
形を示す。今５Ｖ＝Ｏの状態からスタートしこのとき積
分器ＩＮＴ２の出力ｙｐが（６）の状態であったとする
と、以後の動作は図のようにＶＰが＋ＶＲに達した時点
で５ｖ＝ｉとなシ、ＳＩはＳＩ＋の波形になる。そして
ｙｐが−Ｖｌζに達するとＳＶはふたたび０となシ、Ｓ
ＩはＳＩ−の波形となる。−力ＶＰの正しい波形は（６
）の破線で示したようになるべきである。これは３１の
かわりにＳニーをＳｖで反転して作ったＳＩ／ ｉ用い
たものである。これを見ると実際のｖＰＯ方が早く反転
している。このためＶ−ｆ変換された出力周波数すなわ
ちＳｖの周波数は正しい値より大きくなる。またこれは
入力値ＥＮと比例関係にないため、直線性誤差となって
現われる。
この現象を詳しく解析する。
まず変調信号ＶΔと人力ＥＶが第３図（ａ）のような関
係にあるとする。このときスイッチＳＷ３が十Ｂｖ側の
ときのＳｘをＳＰ、その逆を、３Ｉ−で表わすと第３図
（ｂ）の波形となる。このＳＩによシＳＷ２が切換えら
れ信号ＶＭを得る。ここでＳｌ−によるＶＭをＶＭ−、
ＳＰによるＶＭをＶＭ＋と表わすと第３図（Ｃ）の波形
會倚る。実際の動作ではＳＶＯ値によってＶＭ＋とＶ、
Ｖ！−が切換えられて入力されるが、このときの出力ｙ
ｐの波形はＳＶに同期して折り返されたものである。し
かし誤差について考える場合折り返しのない方が考えや
すい。そこで第３図（ｄ）のようにＶＭ′を定義する。
係にあるとする。このときスイッチＳＷ３が十Ｂｖ側の
ときのＳｘをＳＰ、その逆を、３Ｉ−で表わすと第３図
（ｂ）の波形となる。このＳＩによシＳＷ２が切換えら
れ信号ＶＭを得る。ここでＳｌ−によるＶＭをＶＭ−、
ＳＰによるＶＭをＶＭ＋と表わすと第３図（Ｃ）の波形
會倚る。実際の動作ではＳＶＯ値によってＶＭ＋とＶ、
Ｖ！−が切換えられて入力されるが、このときの出力ｙ
ｐの波形はＳＶに同期して折り返されたものである。し
かし誤差について考える場合折り返しのない方が考えや
すい。そこで第３図（ｄ）のようにＶＭ′を定義する。
すなわちＶＭ’−−ＶＭ−、ＶＭ” ＝−ＶＭ＋である
。そして例えばｙ Ｍｌ−を積分した出力は第３図（ｅ
）のｙｐ−となる。なおこのように積分出力の折シ返し
をなくした場合、ＳＶは例えばｖＰが４ｉＶＲ〜２ （
２ｉ＋１ ）ＶＲＴｉｄ ” Ｏ”、 ２ （２
ｉ＋１ ）ＶＲ〜２（２ｉ＋２）ＶＲでは′°１“とい
うように決めればよい。
。そして例えばｙ Ｍｌ−を積分した出力は第３図（ｅ
）のｙｐ−となる。なおこのように積分出力の折シ返し
をなくした場合、ＳＶは例えばｖＰが４ｉＶＲ〜２ （
２ｉ＋１ ）ＶＲＴｉｄ ” Ｏ”、 ２ （２
ｉ＋１ ）ＶＲ〜２（２ｉ＋２）ＶＲでは′°１“とい
うように決めればよい。
さてここでＳＶが切換わることによる誤差について考え
る。Ｓｖの変化はｙｐがある比較電圧を越えた瞬間に生
じ、その結果例えばそれ１でＶＭ” ｋ積分していたと
すればその瞬間以降はＶＭ／＋の積分に切換わる。この
切換えはどの時点でも生じうるものではない。それは例
えば第３図（ｅ）に示すようにｙｐが上昇しているとす
れば、ＶＰが０点に達するまでに切換えが生じないとき
には、ＶＰが０点と同電位になる０点までの間は決して
切換えが起りえないからである。この幅は第４図（ａ）
に示すようにＶ Ｍｌが変調信号１サイクルの中で十Ｅ
ｌの値をとる割合をＤと定義すれば、２Ｄの幅を持つ。
る。Ｓｖの変化はｙｐがある比較電圧を越えた瞬間に生
じ、その結果例えばそれ１でＶＭ” ｋ積分していたと
すればその瞬間以降はＶＭ／＋の積分に切換わる。この
切換えはどの時点でも生じうるものではない。それは例
えば第３図（ｅ）に示すようにｙｐが上昇しているとす
れば、ＶＰが０点に達するまでに切換えが生じないとき
には、ＶＰが０点と同電位になる０点までの間は決して
切換えが起りえないからである。この幅は第４図（ａ）
に示すようにＶ Ｍｌが変調信号１サイクルの中で十Ｅ
ｌの値をとる割合をＤと定義すれば、２Ｄの幅を持つ。
したがって同図に斜線で示した期間は切換えが起シえな
い。
い。
次に第４図（ｂ）において時刻ｔｏでｖＭ′−を積分し
ているとする。そしてサイクル■の間に切換えが生じる
とすれば、実質的にはそのうちの１−２Ｄのホα囲での
み切換えが起こる。切換えの生じる確率はこの範囲で等
しいと考えてよい。同じことがサイクル■でｙ Ｍｌ
＋ からｖ Ｍｌ−に移る場合についても言える。そこ
でｔｏから１２までの間にｖＭ′が十Ｅｌをとる期間（
Ｔとする）が、切換え全行なわない場合に比べどれだけ
変化するかを見ればよい。壕ず切換え全行なわない場合
Ｔ １＝ ３ Ｄ（ａ）において である。なおＴ ａ、Ｔ ｂ、Ｔｃは切換えがτａ。
ているとする。そしてサイクル■の間に切換えが生じる
とすれば、実質的にはそのうちの１−２Ｄのホα囲での
み切換えが起こる。切換えの生じる確率はこの範囲で等
しいと考えてよい。同じことがサイクル■でｙ Ｍｌ
＋ からｖ Ｍｌ−に移る場合についても言える。そこ
でｔｏから１２までの間にｖＭ′が十Ｅｌをとる期間（
Ｔとする）が、切換え全行なわない場合に比べどれだけ
変化するかを見ればよい。壕ず切換え全行なわない場合
Ｔ １＝ ３ Ｄ（ａ）において である。なおＴ ａ、Ｔ ｂ、Ｔｃは切換えがτａ。
τｂ、τＣで行なわれた場合のｔｏからｔ！までの間に
Ｖ Ｍ ／が＋Ｅ＋となる期間でらる。するとＴ２＝７
ｍ−１−ｒ ｂ＋ｒ。（′″ａ’ｐｍ−１−Ｔｂ’ｌ’
ｂ−１−ｒ°’Ｌ” −］＝ （３−−） Ｄ
・曲間（１）−２Ｄ １ となる。またー＜Ｄ＜−のとき第５図（ｂ）において２ である。故に となる。したがって切換えが２回行なわ７ｔたイ麦の＋
Ｅｌの期間の誤差Ｔ−は となる。この結集積分器の出力ｙｐの電圧誤差Ｖ−は次
のようになる。
Ｖ Ｍ ／が＋Ｅ＋となる期間でらる。するとＴ２＝７
ｍ−１−ｒ ｂ＋ｒ。（′″ａ’ｐｍ−１−Ｔｂ’ｌ’
ｂ−１−ｒ°’Ｌ” −］＝ （３−−） Ｄ
・曲間（１）−２Ｄ １ となる。またー＜Ｄ＜−のとき第５図（ｂ）において２ である。故に となる。したがって切換えが２回行なわ７ｔたイ麦の＋
Ｅｌの期間の誤差Ｔ−は となる。この結集積分器の出力ｙｐの電圧誤差Ｖ−は次
のようになる。
切換え２回当りＶ−の電圧誤差を含む場合、出ブノパル
スＳｖの周波数ｆｖは次式となる。
スＳｖの周波数ｆｖは次式となる。
ここでＤは次式によりＥＶと関係している。
正しい周波数ｆＶｏは（５）式でｖ−二〇としたもので
ある。したがって周波数誤差ε」を定義するとεｆは次
のようになる。
ある。したがって周波数誤差ε」を定義するとεｆは次
のようになる。
（方式に（３）式および（４）式を代入すると次の結果
を得る。
を得る。
０（ＥＮくＶＲ／２のとき
ＶＲ／２＜ＥＮ＜ＶＲのとき
これはＥｌおよびＥＮの変化に対して第６図のような誤
差となって現われる。
差となって現われる。
以上見てきたように従来方式では切換え時の誤差が存在
するため正しい変換が行なわれない。
するため正しい変換が行なわれない。
（３）発明の目的および総括説明
本発明は簡単な回路の改良で、従来回路に本質的に含ま
れていた誤差をとシ除き正確な出力パルスを得られるよ
うにすることを目的とし、第１の入力と変調信号を比較
する比較器の出力全制御信号によシ反転させる回路金膜
けたものである。
れていた誤差をとシ除き正確な出力パルスを得られるよ
うにすることを目的とし、第１の入力と変調信号を比較
する比較器の出力全制御信号によシ反転させる回路金膜
けたものである。
（４）実施例
第７図は本発明の実施例を示したものである。
第７図において第１図と同じ参照記号のものは同じもの
を示す。第７図においてはスイッチＳＷ３および第１の
入力の反転入力−Ｅｖが除かれ、コンパレータの出力Ｖ
ｔを制御信号ＳＶにより反転するための排他的論理和（
ＦＯＲ）回路Ｌ１が付加され、Ｌｌの出力がスイッチＳ
Ｗ２の切換え信号ＳＩとなっている。本回路の動作を第
８図によシ説明する。第１の入力子ＥＮと変調信号ＶΔ
が第８図（ａ）の関係にあるとすれば、コンパレータＣ
Ｆ２の出力Ｖｇは同図（ｂ）のようになる。Ｖｇは制御
信号Ｓｖにより同図（Ｃ）のようにＳｖ＝”′０′″で
あればＳＩ−で示す波形に、Ｓ■＝ＩＩ Ｉｌｌであれ
ばＳＩ＋で示す波形になる。すなわち従来回路と異なυ
パルス状の部分がＳＩ−、Ｓｌ”とも同一タイミングで
生じる。したがって乗算出力ＶＭも同図（ｄ）に、ＶＭ
−、ＶＭ＋で示すような波形となる。この場合従来回路
の解析で用いたと同様の考え力で積分器出力ＶＰの折り
返しを行なわないようにすれば同図（ｅ）のようにＶＭ
′−とＶ Ｍ ／＋は全く同一の波形となる。そのため
ＳＶが切換わることによる誤差は生じない。
を示す。第７図においてはスイッチＳＷ３および第１の
入力の反転入力−Ｅｖが除かれ、コンパレータの出力Ｖ
ｔを制御信号ＳＶにより反転するための排他的論理和（
ＦＯＲ）回路Ｌ１が付加され、Ｌｌの出力がスイッチＳ
Ｗ２の切換え信号ＳＩとなっている。本回路の動作を第
８図によシ説明する。第１の入力子ＥＮと変調信号ＶΔ
が第８図（ａ）の関係にあるとすれば、コンパレータＣ
Ｆ２の出力Ｖｇは同図（ｂ）のようになる。Ｖｇは制御
信号Ｓｖにより同図（Ｃ）のようにＳｖ＝”′０′″で
あればＳＩ−で示す波形に、Ｓ■＝ＩＩ Ｉｌｌであれ
ばＳＩ＋で示す波形になる。すなわち従来回路と異なυ
パルス状の部分がＳＩ−、Ｓｌ”とも同一タイミングで
生じる。したがって乗算出力ＶＭも同図（ｄ）に、ＶＭ
−、ＶＭ＋で示すような波形となる。この場合従来回路
の解析で用いたと同様の考え力で積分器出力ＶＰの折り
返しを行なわないようにすれば同図（ｅ）のようにＶＭ
′−とＶ Ｍ ／＋は全く同一の波形となる。そのため
ＳＶが切換わることによる誤差は生じない。
以上示したように簡単な回路の改良により誤差のない正
確なパルスを出力できる時分割乗算型積分回路を実現で
きる。
確なパルスを出力できる時分割乗算型積分回路を実現で
きる。
第１図は時分割乗算型積分器の従来例、第２図から第５
図は従来回路の動作説明および誤差説明のだめのタイム
チャート、第６図は従来回路により発生する誤差の様子
、第７図は本発明の時分割乗算型積分器の実施例、第８
図はそのタイムチャ第 １ 図 第 ２ 口 ｂ 聞 ３ 図 （ｂン （ｃ） （ｄ） （ｅ） 第 ４ 図 χ５図 （α） （ｂ） ルｏ Ｉｔ第 ６ 図 Ｉｔｙｈ Ｅ’− ７１？Ｅ〜
図は従来回路の動作説明および誤差説明のだめのタイム
チャート、第６図は従来回路により発生する誤差の様子
、第７図は本発明の時分割乗算型積分器の実施例、第８
図はそのタイムチャ第 １ 図 第 ２ 口 ｂ 聞 ３ 図 （ｂン （ｃ） （ｄ） （ｅ） 第 ４ 図 χ５図 （α） （ｂ） ルｏ Ｉｔ第 ６ 図 Ｉｔｙｈ Ｅ’− ７１？Ｅ〜
Claims (1)
- 【特許請求の範囲】 １、一定周波数の三角波ないし鋸歯状波の変調信号を発
生する回路と、第１の信号と該変調信号とを比較する比
較器と、比較器の出力を積分回路から出力される制御信
号によシ反転する論理回路と、該論理回路の出力に応じ
て第２の信号および該第２の信号を反転した信号とを選
択する選択手段と、該選択手段により選択された信号を
積分する積分器と、該積分器出力が所定値になるごとに
パルスおよび制御信号全出力する回路とを有し、該第１
．第２の信号の積の積分に比例した数のパルスを出力す
る積分回路。 ２、該論理回路は該比較器の出力と、該制御信号との排
他的論理和を出力するものである第１項の積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13030182A JPS5922169A (ja) | 1982-07-28 | 1982-07-28 | 時分割乗算型積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13030182A JPS5922169A (ja) | 1982-07-28 | 1982-07-28 | 時分割乗算型積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922169A true JPS5922169A (ja) | 1984-02-04 |
| JPH0357504B2 JPH0357504B2 (ja) | 1991-09-02 |
Family
ID=15031040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13030182A Granted JPS5922169A (ja) | 1982-07-28 | 1982-07-28 | 時分割乗算型積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922169A (ja) |
-
1982
- 1982-07-28 JP JP13030182A patent/JPS5922169A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0357504B2 (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
| JPS6115669B2 (ja) | ||
| JPS5922169A (ja) | 時分割乗算型積分回路 | |
| JPS581567B2 (ja) | 信号変換器 | |
| SU610127A1 (ru) | Устройство дл определени разности частотных сигналов | |
| JP4096250B2 (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| SU562839A1 (ru) | Аналого-цифровое множительное устройство | |
| JPS62254069A (ja) | 電力変換装置の電圧，電流検出方式 | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JPS61116422A (ja) | アナログ・デイジタル変換回路 | |
| SU744569A1 (ru) | Умножитель частоты | |
| JP2692385B2 (ja) | 周波数−直流変換回路 | |
| SU1262706A1 (ru) | Импульсный регул тор мощности переменного тока | |
| SU1159037A1 (ru) | Устройство дл умножени напр жений | |
| SU771683A1 (ru) | Тригонометрический функциональный преобразователь | |
| SU1239831A1 (ru) | Преобразователь однофазного синусоидального сигнала в импульсы | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| SU1092717A1 (ru) | Умножитель частоты следовани импульсов | |
| JPH02131020A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| SU407277A1 (ru) | Цифровая следящая система | |
| SU577527A1 (ru) | Устройство дл умножени частот | |
| SU369399A1 (ru) | I всесоюзная | |
| SU840854A1 (ru) | Генератор функций уолша | |
| SU1406491A1 (ru) | Цифровой универсальный измерительный прибор | |
| SU962994A1 (ru) | Квадратичный преобразователь напр жени в частоту |