JPS592221A - 薄膜磁気ヘツド - Google Patents
薄膜磁気ヘツドInfo
- Publication number
- JPS592221A JPS592221A JP10993582A JP10993582A JPS592221A JP S592221 A JPS592221 A JP S592221A JP 10993582 A JP10993582 A JP 10993582A JP 10993582 A JP10993582 A JP 10993582A JP S592221 A JPS592221 A JP S592221A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- field effect
- film transistor
- substrate
- transistor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜磁気ヘッドに係り、更に詳しくは同一基板
上に磁気抵抗効果型磁気ヘッド（以下ＭＲヘッドという
）部と電界効果型薄膜トランジスタ回路部を設けた薄膜
磁気ヘッドに関するものでちる。
上に磁気抵抗効果型磁気ヘッド（以下ＭＲヘッドという
）部と電界効果型薄膜トランジスタ回路部を設けた薄膜
磁気ヘッドに関するものでちる。
磁気記録再生技術の向上に伴ない、記録密度の増大２周
波数特性の向上のために磁気抵抗効果素子（以下ＭＲ素
子という）を用いた薄膜磁気ヘッドが注目を集めている
。
波数特性の向上のために磁気抵抗効果素子（以下ＭＲ素
子という）を用いた薄膜磁気ヘッドが注目を集めている
。
例えば、デジタルテープレコーダのように多チャンネル
化への傾向に答えるためにヘッドの数が多く、集積度も
高い磁気ヘッドが要求されてきている。
化への傾向に答えるためにヘッドの数が多く、集積度も
高い磁気ヘッドが要求されてきている。
ＭＲ素子は定電流を流しておくと外部磁界の強さに応じ
て抵抗値が変わる素子で、この抵抗値の変化により磁気
信号を検出することができる。
て抵抗値が変わる素子で、この抵抗値の変化により磁気
信号を検出することができる。
一方、再生ヘッドについてみると、従来の磁気誘導型薄
膜磁気ヘッドの再生電圧はヘッドと記録媒体間の相対速
度に比例するために、低速度の場合再生出力も低くなり
、これに対応するためにはコイルの巻数を数１００〜１
，０００ターンと多くする必要があり、薄膜再生磁気ヘ
ッドとして製作することは事実上困難である。
膜磁気ヘッドの再生電圧はヘッドと記録媒体間の相対速
度に比例するために、低速度の場合再生出力も低くなり
、これに対応するためにはコイルの巻数を数１００〜１
，０００ターンと多くする必要があり、薄膜再生磁気ヘ
ッドとして製作することは事実上困難である。
これに対しヘッドと磁気記録媒体間の相対速度に影響さ
れない磁束応答型のＭＲヘッドが注目を集めている。
れない磁束応答型のＭＲヘッドが注目を集めている。
従来のＭＲヘッドの一例を第１図に示す。
第１図において符号１で示すものは基板で、この基板１
の記録媒体摺動面側にはＭＲＲ子２が薄膜堆積法等によ
り形成されている。
の記録媒体摺動面側にはＭＲＲ子２が薄膜堆積法等によ
り形成されている。
ＭＲＲ子２の両端は同じく基板上に薄膜堆積法等により
形成された導電層３に接続されている。
形成された導電層３に接続されている。
、以上のような構成の基にＭＲＲ子２に導電層３を介し
て一定電流を供給しておくと磁気テープ等に記録された
磁気信号等の外部磁界が近づくと、ＭＲ累壬子２抵抗値
が変化する。
て一定電流を供給しておくと磁気テープ等に記録された
磁気信号等の外部磁界が近づくと、ＭＲ累壬子２抵抗値
が変化する。
今、ＭＲ素子の変化した抵抗値をΔＲとし電流をＩとす
ると再生出力電圧ΔＶは次の（１）式で表わされる。
ると再生出力電圧ΔＶは次の（１）式で表わされる。
ΔＶ−ΔＲ−Ｉ ・・・・・・・・・・・・・・・
（１）ＭＲＲ子２が外部磁界によってその抵抗を変化さ
せる変化率は一般にＮｉ（”ｅ、 Ｎｉ−Ｃｏ等からな
る素子では１〜３ｑ６程度である。
（１）ＭＲＲ子２が外部磁界によってその抵抗を変化さ
せる変化率は一般にＮｉ（”ｅ、 Ｎｉ−Ｃｏ等からな
る素子では１〜３ｑ６程度である。
従って再生知力を大きくとるためにはＭＲ素子の絶対抵
抗値を大きくとる必要がある。
抗値を大きくとる必要がある。
即ち、ＭＲ素子の抵抗値をＲ２ρＭＲをＭＲ素子のの固
有抵抗値、ｌをＭＲ素子の長さ、Ｗり幅、ｔを厚みとす
ると次の（２）式で表わされる。
有抵抗値、ｌをＭＲ素子の長さ、Ｗり幅、ｔを厚みとす
ると次の（２）式で表わされる。
Ｒ＝ ρＭ几 ×スにニＸｔ−・・・・・・・・・・・
・・・・ （２）（２）式から明らかなようＫＭＲ素
子の抵抗値はその長さを大きく、幅及び厚みを小さくす
ることにより大きく得られる。
・・・・ （２）（２）式から明らかなようＫＭＲ素
子の抵抗値はその長さを大きく、幅及び厚みを小さくす
ることにより大きく得られる。
しかし、ＭＲ素子の厚さは現在の薄膜技術ではあオリ薄
くはできず、ＭＲ素子の幅はフ第１・エツチング技術等
の製作上の制約があるためあまり小さくはできない。
くはできず、ＭＲ素子の幅はフ第１・エツチング技術等
の製作上の制約があるためあまり小さくはできない。
−・方、ＭＲＲ子２の長さは再生ヘッドのトラック幅に
相当し、高密度化され、多チャンネル化する現状ではト
ラック幅を小さくすること、即ち、ＭＲ素子の長さを小
さくすることが要求されてきている。
相当し、高密度化され、多チャンネル化する現状ではト
ラック幅を小さくすること、即ち、ＭＲ素子の長さを小
さくすることが要求されてきている。
このように現状では再生出力の小さくなってしまう傾向
にある。
にある。
更に、薄膜磁気ヘッドを実際に使用する場合には導電層
３と外部のプリアンプ回路等をフレキシブルリード線で
接続し、再生出力信号を処理しているため、導電層３及
びフレキシブルリード線の比抵抗も無視できないものと
なる。
３と外部のプリアンプ回路等をフレキシブルリード線で
接続し、再生出力信号を処理しているため、導電層３及
びフレキシブルリード線の比抵抗も無視できないものと
なる。
又、導電部及びフレキシブルリード線が長くなってしま
うために実際に再生信号を検出する場合、周囲のノイズ
の誘導を受け、Ｓ／Ｎ比の悪い出力となってしまう欠点
がある。
うために実際に再生信号を検出する場合、周囲のノイズ
の誘導を受け、Ｓ／Ｎ比の悪い出力となってしまう欠点
がある。
本発明は以上のような従来の欠点を除去するためになさ
れたもので、Ｓ／Ｎ比を向上させ、外部ノイズの誘導を
小さくできるように構成した薄膜磁気ヘッドを提供する
ことを目的としている。
れたもので、Ｓ／Ｎ比を向上させ、外部ノイズの誘導を
小さくできるように構成した薄膜磁気ヘッドを提供する
ことを目的としている。
本発明においては上記の目的を達成するために、基板上
にＭＲヘッド部と電界効果型の薄膜トランジスタ回路部
を薄膜堆積法により形成した構造を採用した。
にＭＲヘッド部と電界効果型の薄膜トランジスタ回路部
を薄膜堆積法により形成した構造を採用した。
以下、図面に示す実施例に基づいて本発明の詳細な説明
する。
する。
第２図は、本発明の一実施例を説明する概略断面図で、
図において符号４は基板で、ガラス、石英、アルミナ、
フェライト等の絶縁材から形成されている。この基板４
上には後述するようにしてＭＲヘッド部及び電界効果型
薄膜トランジスタ回路部が形成された集積ヘッド部５が
形成されている。この集積−ラド部５の磁気記録媒体摺
動面側の端部の上面はガラス、石英、アルミナ、フェラ
イト等から成る絶縁性材料の保護板６が覆着されている
。
図において符号４は基板で、ガラス、石英、アルミナ、
フェライト等の絶縁材から形成されている。この基板４
上には後述するようにしてＭＲヘッド部及び電界効果型
薄膜トランジスタ回路部が形成された集積ヘッド部５が
形成されている。この集積−ラド部５の磁気記録媒体摺
動面側の端部の上面はガラス、石英、アルミナ、フェラ
イト等から成る絶縁性材料の保護板６が覆着されている
。
符号７で示すものはフレキシブルリード線で、前述した
電界効果型薄膜トランジスタ回路と外部回路とを電気的
に接続するためのもので、電界効果型薄膜トランジスタ
回路部（以下薄膜トランジスタ回路部と略称する）とフ
レキシブルリード線７との間はワイヤ８によって接続さ
れている。
電界効果型薄膜トランジスタ回路と外部回路とを電気的
に接続するためのもので、電界効果型薄膜トランジスタ
回路部（以下薄膜トランジスタ回路部と略称する）とフ
レキシブルリード線７との間はワイヤ８によって接続さ
れている。
第３図に集積ヘッド部５の一部拡大平面図を示す。第３
図において符号９で示すものは導電層３上に接続された
電極で、この電極９と薄膜トランジスタ回路部の入力側
とは電気的に接続されている。
図において符号９で示すものは導電層３上に接続された
電極で、この電極９と薄膜トランジスタ回路部の入力側
とは電気的に接続されている。
符号１０で示すものは、薄膜トランジスタ回路部の出力
側電極であり、第３図においてＸ−Ｘ及びＹ−Ｙの線で
挾まれた部分が薄膜トランジスタ回路部である。第４図
にこの薄膜トランジスタで構成されるプリアンプの等何
回路の一例を示す。
側電極であり、第３図においてＸ−Ｘ及びＹ−Ｙの線で
挾まれた部分が薄膜トランジスタ回路部である。第４図
にこの薄膜トランジスタで構成されるプリアンプの等何
回路の一例を示す。
第４図におい−Ｃ符号２で示す部分はＭＲ素子で、符号
Ａ、Ｂは第３図に示す電極９及び導電層３に相当する部
分である。
Ａ、Ｂは第３図に示す電極９及び導電層３に相当する部
分である。
第４図において符号２で示すＭＲ素子には、電界効果型
薄膜トランジスタＱＩ、Ｑ２から定電流が供給される。
薄膜トランジスタＱＩ、Ｑ２から定電流が供給される。
そして、外部磁界により変調されたＭＲ素子の抗効変化
は電圧変化に変換され、電界効果型薄膜トランジスタＱ
３〜Ｑｒ３により構成される増幅器により増幅され、外
部に出力として取り出される。
は電圧変化に変換され、電界効果型薄膜トランジスタＱ
３〜Ｑｒ３により構成される増幅器により増幅され、外
部に出力として取り出される。
なお、電界効果型薄膜トランジスタＱ、。、Ｑ５．は、
電界効果型薄膜トランジスタＱ＋ 、 Ｑ６のゲート電
極にバイアス電圧を供給するためのものである。符号Ｒ
は、増幅器の直流動作点を安定化するための抵抗、Ｃは
コンデンサを示す。
電界効果型薄膜トランジスタＱ＋ 、 Ｑ６のゲート電
極にバイアス電圧を供給するためのものである。符号Ｒ
は、増幅器の直流動作点を安定化するための抵抗、Ｃは
コンデンサを示す。
第４図において、各トランジスタの形状、Ｒ及びＣは増
幅器の利得が２０〜３０ｄＢで所望の周波数帯域が得ら
れるよう決定される。
幅器の利得が２０〜３０ｄＢで所望の周波数帯域が得ら
れるよう決定される。
ところで、電界効果型の薄膜トランジスタ（ＴＰＴ）は
半導体層、電極層、絶縁層を用いたトランジスタとして
知られている。すなわち、半導体層に隣接したオーミン
クなコンタクトを持ったソース電極、ドレン電極間に電
圧を印加し、そこを流れるチーＶンネル電流を絶縁層を
介して設けたゲート電極にかけるバイアス電圧により変
調される。第５図には、このようなＴＰＴの典型的な基
本構造の一例が示されている。
半導体層、電極層、絶縁層を用いたトランジスタとして
知られている。すなわち、半導体層に隣接したオーミン
クなコンタクトを持ったソース電極、ドレン電極間に電
圧を印加し、そこを流れるチーＶンネル電流を絶縁層を
介して設けたゲート電極にかけるバイアス電圧により変
調される。第５図には、このようなＴＰＴの典型的な基
本構造の一例が示されている。
すなわち、第５図において符号１１で示すものは絶縁性
基板で、その上に形成された半導体層１２上にソース電
極１３．ドレン電極１４が接して設けてあり、これらを
被覆するように絶縁層１５が形成され、この絶縁層１５
上にゲート電極１６が形成されている。
基板で、その上に形成された半導体層１２上にソース電
極１３．ドレン電極１４が接して設けてあり、これらを
被覆するように絶縁層１５が形成され、この絶縁層１５
上にゲート電極１６が形成されている。
第５図に示す半導体層１２は、前述した特性を有する多
結晶シリコン薄膜で構成され、半導体層１２と２つの電
極、すなわちソース電極１３．ドレン電極１４のそれぞ
れとの間には非晶質シリコンで構成された第１のＮ＋層
１７．第２の１層１８が設けられ、オーミックコンタク
トを形成している。絶縁層１０５はＣＶＤ （Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅ−ｐｏｓｉｔｉｏｎ）
、 ＬＰＧＶＤ （Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃ
ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）
、又はＰＣＶＤ （Ｐｌａｓｍａ Ｃｈｅｍｉ−ｃａ
ｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等で形成さ
れるシ１ノコンナイトライド、 Ｓｔ、２． Ａｆｆ
ｌ、、０３等の材料で構成される。半導体層１２を形成
する多結晶シリコン薄膜の製作に用いる反応性気体とし
ては、シリコン構成原子とする物質であるモノ７ラン（
ＳｉＨ２）＋ ジシラン（Ｓ Ｉ ２Ｈ６）などがあ
げられ、これらは必要ニ応じてＨ２，ｆｉＪ 、 Ｈｅ
等のガスで希釈させて用いることもできる。
結晶シリコン薄膜で構成され、半導体層１２と２つの電
極、すなわちソース電極１３．ドレン電極１４のそれぞ
れとの間には非晶質シリコンで構成された第１のＮ＋層
１７．第２の１層１８が設けられ、オーミックコンタク
トを形成している。絶縁層１０５はＣＶＤ （Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅ−ｐｏｓｉｔｉｏｎ）
、 ＬＰＧＶＤ （Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃ
ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）
、又はＰＣＶＤ （Ｐｌａｓｍａ Ｃｈｅｍｉ−ｃａ
ｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等で形成さ
れるシ１ノコンナイトライド、 Ｓｔ、２． Ａｆｆ
ｌ、、０３等の材料で構成される。半導体層１２を形成
する多結晶シリコン薄膜の製作に用いる反応性気体とし
ては、シリコン構成原子とする物質であるモノ７ラン（
ＳｉＨ２）＋ ジシラン（Ｓ Ｉ ２Ｈ６）などがあ
げられ、これらは必要ニ応じてＨ２，ｆｉＪ 、 Ｈｅ
等のガスで希釈させて用いることもできる。
電界効果型ＴＰＴは、 ゲート電極上にゲート絶縁層が
ある型（下ゲート型）と、ゲート絶縁層にゲート電極が
ある型（上ゲート型）に分類される。
ある型（下ゲート型）と、ゲート絶縁層にゲート電極が
ある型（上ゲート型）に分類される。
また、ソース電極、ドレン電極が、絶縁層と半導体層と
の界面にある型（Ｃ０ｐＩａｎａｒ型）と、ソース。
の界面にある型（Ｃ０ｐＩａｎａｒ型）と、ソース。
ドレン電極が、絶縁層と半導体層との界面と対向した半
導体面上にある（Ｓｔａｇｇｅｒ型）とに分類され、そ
れぞれの組合せで４つの型があることが知られている。
導体面上にある（Ｓｔａｇｇｅｒ型）とに分類され、そ
れぞれの組合せで４つの型があることが知られている。
第５図に示された構造は、」ニゲートコープレナー型電
界効果型ＴＰＴと呼ばれる例を示したが、本発明に適用
される電界効果型ＴＰＴはこれらのうちいずれでも良い
ことはもちろんである。
界効果型ＴＰＴと呼ばれる例を示したが、本発明に適用
される電界効果型ＴＰＴはこれらのうちいずれでも良い
ことはもちろんである。
次に、集積ヘッド部５の製造方法について説明する。
実施例１゜
この例は多結晶シリコン薄膜を基板上に形成し、ＴＰＴ
を作成したもので、第６図に示した装置を用いて形成さ
れる。第６図において符号２０で示すものは基板で、コ
ーニング社製の：＃７０５９ガラスを用いた。まず、こ
の基板２０を洗浄した後、（ＨＦ ＋ ＨＮＯ３＋ Ｃ
Ｈ３ＣＯ０Ｈ）の混合液でその表面を軽くエツチングし
、乾燥した後ペルジャー真空堆積室２１内のアノード側
においた基板加熱ホルダ２２に装着する。
を作成したもので、第６図に示した装置を用いて形成さ
れる。第６図において符号２０で示すものは基板で、コ
ーニング社製の：＃７０５９ガラスを用いた。まず、こ
の基板２０を洗浄した後、（ＨＦ ＋ ＨＮＯ３＋ Ｃ
Ｈ３ＣＯ０Ｈ）の混合液でその表面を軽くエツチングし
、乾燥した後ペルジャー真空堆積室２１内のアノード側
においた基板加熱ホルダ２２に装着する。
次に、ペルジャー２１を拡散ぎンプ２３でバックグラウ
ンド真空度２ Ｘ ＩＯ−”Ｉ’ｏｒｒ以下まで排気を
行なう。このとき、この真空度が低いと、反応性ガスが
有効に膜析出してず動かないばかりか、膜中にＯ，Ｎが
混入し、著しく膜の抵抗を変化させる。
ンド真空度２ Ｘ ＩＯ−”Ｉ’ｏｒｒ以下まで排気を
行なう。このとき、この真空度が低いと、反応性ガスが
有効に膜析出してず動かないばかりか、膜中にＯ，Ｎが
混入し、著しく膜の抵抗を変化させる。
次に、基板温度Ｔｓを上げて基板２０の温度を５００℃
に保持する。基板温度は熱電対２４によって監視する。
に保持する。基板温度は熱電対２４によって監視する。
次に、Ｈ２ガスをマスフローコントローラ２５で制御し
ながらペルジャー２１内に導入して、基板２０の表面を
クリーニングした後、反応性気体を導入する。この時、
基板温度Ｔｓは、４５０″Ｃｖｃ設定した。
ながらペルジャー２１内に導入して、基板２０の表面を
クリーニングした後、反応性気体を導入する。この時、
基板温度Ｔｓは、４５０″Ｃｖｃ設定した。
本実施例においては、導入する反応気体としては取り扱
いの容易なＨ２ガスで、 １体積係に希釈したＳｉＨ４
ガス（ＳｉＨ，＋ （１）／ Ｈ２と略称する）を用い
た。ガス流量は５０５ＣＣＭになるようにマスフローコ
ントローラ２６でコントロールして導入した。
いの容易なＨ２ガスで、 １体積係に希釈したＳｉＨ４
ガス（ＳｉＨ，＋ （１）／ Ｈ２と略称する）を用い
た。ガス流量は５０５ＣＣＭになるようにマスフローコ
ントローラ２６でコントロールして導入した。
ペルジャー２１内の圧力は、ペルジャー２１の排気側の
圧力調整パルプ２７を調節し、絶対圧力計２８を用いて
、０． ＯＩ Ｔｏｒｒの圧力になるよ１うに設定した
。ペルジャー２１内の圧力が安定した後、カソード電極
２９に１３．５６１ｖｉＨｚの高周波電界を電源３０に
よって加え、グロー放電を開始させた。
圧力調整パルプ２７を調節し、絶対圧力計２８を用いて
、０． ＯＩ Ｔｏｒｒの圧力になるよ１うに設定した
。ペルジャー２１内の圧力が安定した後、カソード電極
２９に１３．５６１ｖｉＨｚの高周波電界を電源３０に
よって加え、グロー放電を開始させた。
この時の電圧は０．５ＫＶ、電流は４８ｍＡ、 ＲＦ放
電パワーはＩＯＷであった。このように形成され°た膜
の厚みは５０００人で、その均一性は円型リング型吹出
口を用いた場合には１２０Ｘ１２０＋ｙ＋ｘの基板の大
きさに対して±１０チ内におさまっていた。
電パワーはＩＯＷであった。このように形成され°た膜
の厚みは５０００人で、その均一性は円型リング型吹出
口を用いた場合には１２０Ｘ１２０＋ｙ＋ｘの基板の大
きさに対して±１０チ内におさまっていた。
そして、形成された膜中の水素量は０．５ ａ ｔｏｍ
ｉ ｃチであった。
ｉ ｃチであった。
また、表面凸凹度は２００人であり、前述したエツチン
グ液でのエツチングレートは１５λ廓で、ρ−０３Ω儂
の値を有するシリコンウェファ−のエツチングレートと
同じであった。
グ液でのエツチングレートは１５λ廓で、ρ−０３Ω儂
の値を有するシリコンウェファ−のエツチングレートと
同じであった。
また、Ｘ線回析のデータにより、上記薄膜の配向特性を
調べたところ、９０％（＝１ （２２０）／］、 ｔｏ
ｔａｌｘ １ｏｏ）であり、平均結晶粒径は９００人で
あった。
調べたところ、９０％（＝１ （２２０）／］、 ｔｏ
ｔａｌｘ １ｏｏ）であり、平均結晶粒径は９００人で
あった。
次に、以上のようにして形成された膜を素材として、第
７図に概略を示すプロセスに従って、ＴＰＴを作成した
。
７図に概略を示すプロセスに従って、ＴＰＴを作成した
。
すなわち、まず工程（ａ）に示すように、ガラス基板２
０上に、上述したようにして形成した多結晶シリコン膜
４０を析出した後、水素ガスで １１００ＶｏＩｐｐに
希釈されたＰＨ３ガス（ＰＨ３（１００ｐｐｍ）／Ｈ２
と略称する）を、Ｈ２でｌ ＯＶｏｌ・係に希釈された
５ｉＨ４（５ｉＨ４ＧＯ）／Ｈ２と略称する）ガスに対
して、Ｍｏｌ比にして５ Ｘ １０−”の割合でペルジ
ャー２１ 内に流入させ、ペルジャー２１内の圧力を０
．１２ Ｔｏｒｒに調整してグロー放電を行ない、Ｐの
ドープされたＮ＋層４１を５００人の厚さに形成した。
０上に、上述したようにして形成した多結晶シリコン膜
４０を析出した後、水素ガスで １１００ＶｏＩｐｐに
希釈されたＰＨ３ガス（ＰＨ３（１００ｐｐｍ）／Ｈ２
と略称する）を、Ｈ２でｌ ＯＶｏｌ・係に希釈された
５ｉＨ４（５ｉＨ４ＧＯ）／Ｈ２と略称する）ガスに対
して、Ｍｏｌ比にして５ Ｘ １０−”の割合でペルジ
ャー２１ 内に流入させ、ペルジャー２１内の圧力を０
．１２ Ｔｏｒｒに調整してグロー放電を行ない、Ｐの
ドープされたＮ＋層４１を５００人の厚さに形成した。
これが、（ｂ）で示す工程である。
次に、工程（Ｃ）で示すように、フォトエツチングによ
り星層４１をソース電極４２の領域、ドレン電極４３の
領域を除いて除去した。次に、ゲート絶縁膜を形成すべ
く、ペルジャー２１内に再び上記の基板がアノード側の
加熱ホルダ２２に装着した。そして、多結晶／リコンを
作成する場合と同様に、ペルジャー２１内が排気され、
基板温度Ｔｓヲ２５０°Ｃとして、ＮＨ３１ｆ スヲ２
０ ＳＣＣＭ、 ５ｉＨ４（１０）／馬ガスを５５ＣＣ
Ｍ導入して、グロー放電を生起さ昼て５ｉＮＨ膜４４を
２５０ＯＡの厚みに堆積させた。
り星層４１をソース電極４２の領域、ドレン電極４３の
領域を除いて除去した。次に、ゲート絶縁膜を形成すべ
く、ペルジャー２１内に再び上記の基板がアノード側の
加熱ホルダ２２に装着した。そして、多結晶／リコンを
作成する場合と同様に、ペルジャー２１内が排気され、
基板温度Ｔｓヲ２５０°Ｃとして、ＮＨ３１ｆ スヲ２
０ ＳＣＣＭ、 ５ｉＨ４（１０）／馬ガスを５５ＣＣ
Ｍ導入して、グロー放電を生起さ昼て５ｉＮＨ膜４４を
２５０ＯＡの厚みに堆積させた。
これが（ｄ）で示す工程である。
次に、フォトエツチング工程により、ソース電極４２．
ドレン電極４３用のコンタクトホール４５゜４６を第５
図（ｅ）に示すように開け、その後でＳ ｉ Ｎｌ（膜
４４に全面Ｍを蒸着して電極膜４７を形成した。
ドレン電極４３用のコンタクトホール４５゜４６を第５
図（ｅ）に示すように開け、その後でＳ ｉ Ｎｌ（膜
４４に全面Ｍを蒸着して電極膜４７を形成した。
これが（ｆ）Ｋ示す工程である。次に、フ第１・エツチ
ング工程によりＭ電極膜４７を加工して（ｇ）に示すよ
うにソース電極用取出し電極４８．ドレン電極用取出し
電極４９及びゲート電極５０を形成した。
ング工程によりＭ電極膜４７を加工して（ｇ）に示すよ
うにソース電極用取出し電極４８．ドレン電極用取出し
電極４９及びゲート電極５０を形成した。
この後、Ｈｅ雰囲気中で２５０℃の熱処理を行なった。
このようなプロセスによって形成された電界効果型薄膜
トランジスタから成る第４図に示すプリアンプ回路部は
、良好で安定した特性を示した。
トランジスタから成る第４図に示すプリアンプ回路部は
、良好で安定した特性を示した。
実施例２゜
本実施例にあっては、前述した実施例１に示し′たプリ
アンプ部の電極部である９、１０以外をリン酸ガラス等
の絶縁層で保護し、次に、 ８１％Ｎｉ −Ｆｅ合金か
ら成るＭＲ素子膜、アルミニウム、 Ｃｕ。
アンプ部の電極部である９、１０以外をリン酸ガラス等
の絶縁層で保護し、次に、 ８１％Ｎｉ −Ｆｅ合金か
ら成るＭＲ素子膜、アルミニウム、 Ｃｕ。
金などから成る符号３で示す導電部を蒸着法により形成
した。そして次にフ第１・エツチング法により電極部９
．導電部３．ＭＲ素子２を選択エツチングして形成し、
第４図に示すように集積ヘッド部を形成した。次に、保
護カバー、フレキシブルリード線を接続し、集積ヘッド
部を完成した。
した。そして次にフ第１・エツチング法により電極部９
．導電部３．ＭＲ素子２を選択エツチングして形成し、
第４図に示すように集積ヘッド部を形成した。次に、保
護カバー、フレキシブルリード線を接続し、集積ヘッド
部を完成した。
このようにして得られた集積磁気ヘッドを用いて磁気テ
ープによる再生出力を試験したところ、増幅器の利得が
３０ｄＢで、Ｓ／Ｎの良い、外部ノイズを誘導しない良
好な集積磁気ヘッドであることがわかった。
ープによる再生出力を試験したところ、増幅器の利得が
３０ｄＢで、Ｓ／Ｎの良い、外部ノイズを誘導しない良
好な集積磁気ヘッドであることがわかった。
このようにして得られた薄膜磁気ヘッドは、同一基板上
にＭＲ素子と、ＴＦＴで構成されたプリアンプ−回路を
形成することにより、両者間の距離を短縮でき、再生信
号のＳ／Ｎ比の向上に著しい効果があった。
にＭＲ素子と、ＴＦＴで構成されたプリアンプ−回路を
形成することにより、両者間の距離を短縮でき、再生信
号のＳ／Ｎ比の向上に著しい効果があった。
すなわち、ＭＲヘッドを使用する場合、ＭＲ素子とプリ
アンプを結合する信号線に誘導磁界が交差することによ
って発生するノイズが問題となる。
アンプを結合する信号線に誘導磁界が交差することによ
って発生するノイズが問題となる。
このノイズの大きさは、上述した信号線が形成する閉ル
ープの断面積に比例する。ところが、従来構造では、Ｍ
Ｒ素子と離れた位置にあるプリアンプをフレキシブルリ
ード線のようなリード線によって結合するため、上述し
た断面積が大きくなり、ノイズ量も多かった。
ープの断面積に比例する。ところが、従来構造では、Ｍ
Ｒ素子と離れた位置にあるプリアンプをフレキシブルリ
ード線のようなリード線によって結合するため、上述し
た断面積が大きくなり、ノイズ量も多かった。
これに対し、本発明によって得られた薄膜磁気ヘッドは
、ＭＲ素子とプリアンプとが極めて近接して形成される
ため、両者を結ぶ信号線が形成する断面積はほとんど無
視でき、その結果ノイズ量も著しく減少した。
、ＭＲ素子とプリアンプとが極めて近接して形成される
ため、両者を結ぶ信号線が形成する断面積はほとんど無
視でき、その結果ノイズ量も著しく減少した。
なお、この場合、プリアンプの出力端から次段の入力端
までは従来通りにリード線で結ぶことになり、その部分
において誘導磁界によるノイズを発生するが、上述した
構造では信号成分がプリアンプにより増幅された後であ
るため、この部分において従来例と同様のノイズが発生
したとしても、あらかじめ信号が増幅されている分だけ
Ｓ／Ｎ比が向上する。
までは従来通りにリード線で結ぶことになり、その部分
において誘導磁界によるノイズを発生するが、上述した
構造では信号成分がプリアンプにより増幅された後であ
るため、この部分において従来例と同様のノイズが発生
したとしても、あらかじめ信号が増幅されている分だけ
Ｓ／Ｎ比が向上する。
また、ＭＲ素子から信号を取り出すリード部及びリード
線の抵抗はノイズの発生源となるが、こ
１のノイズについても、従来例ではプリアンプの前後の
信号電圧の小さい段階でノイズが発生するため、Ｓ／Ｎ
比の低下を招いたのに対し、本発明においてはリード部
の抵抗がプリアンプの後段に位置するため、これに゛よ
るノイズをほぼ除外して考えることができる。
線の抵抗はノイズの発生源となるが、こ
１のノイズについても、従来例ではプリアンプの前後の
信号電圧の小さい段階でノイズが発生するため、Ｓ／Ｎ
比の低下を招いたのに対し、本発明においてはリード部
の抵抗がプリアンプの後段に位置するため、これに゛よ
るノイズをほぼ除外して考えることができる。
このような理由により従来構造に比べて再生信号のＳ／
Ｎ比を格段に向上させることができる。
Ｎ比を格段に向上させることができる。
さらに、従来構造の場合、ｎ個のＭＲ素子を有する構造
では、接続端子数はｎＸ２本必要であるこれに対し、本
発明構造においては、プリアンプ回路の共通１駆動印加
電圧端子２本、共通アース端子１本、出力端子ｎ本の合
計ｎ＋３本の端子で良いことになる。この結果、ＭＲ素
子の数が３個以上になると、端子数は本発明構造の方が
少なくなり、フレキシブルリード線の面積もコンパクト
になってくる。
では、接続端子数はｎＸ２本必要であるこれに対し、本
発明構造においては、プリアンプ回路の共通１駆動印加
電圧端子２本、共通アース端子１本、出力端子ｎ本の合
計ｎ＋３本の端子で良いことになる。この結果、ＭＲ素
子の数が３個以上になると、端子数は本発明構造の方が
少なくなり、フレキシブルリード線の面積もコンパクト
になってくる。
さらに、゛薄膜トランジスタ回路を作成する場合、基板
もＳｉだけでなく、石英、アルミナ、フェライト等の絶
縁性材料で作成することが可能であり、ヘッドとして使
用する場合、媒体と接触させた時耐摩耗性が問題となる
が、媒体に合わせた耐摩耗性基板も任意に選択すること
ができる。
もＳｉだけでなく、石英、アルミナ、フェライト等の絶
縁性材料で作成することが可能であり、ヘッドとして使
用する場合、媒体と接触させた時耐摩耗性が問題となる
が、媒体に合わせた耐摩耗性基板も任意に選択すること
ができる。
なお、上述した実施例においては、デジタルテープレコ
ーダ等のマルチトラックＭＲヘッドについて説明したが
、ＭＲヘッドとしてはＶ’Ｉ”Ｒ相位置検出用センサや
、回転数検出上ンサなどにも適用でき、外部磁界の影響
の少ないセンサとしても十分に利用することができる。
ーダ等のマルチトラックＭＲヘッドについて説明したが
、ＭＲヘッドとしてはＶ’Ｉ”Ｒ相位置検出用センサや
、回転数検出上ンサなどにも適用でき、外部磁界の影響
の少ないセンサとしても十分に利用することができる。
以上の説明から明らかなように、本発明によれば、絶縁
性基板上にＭＲ素子部と電界効果型の薄膜トランジスタ
回路部を形成した構造を採用しているため、外部ノイズ
の誘導を少なくでき、ｓ／／Ｎ比を向上させた薄膜磁気
ヘッドを得ることができる。
性基板上にＭＲ素子部と電界効果型の薄膜トランジスタ
回路部を形成した構造を採用しているため、外部ノイズ
の誘導を少なくでき、ｓ／／Ｎ比を向上させた薄膜磁気
ヘッドを得ることができる。
第１図は従来構造を説明する一部拡大平面図、第２図以
下は本発明の詳細な説明するもので、回路図、第５図は
電解効果型薄膜トランジスタの構造を説明する一部拡大
縦断側面図、第６図は本発明に適用される製造装置の概
略構成図、第７図（ａ）〜（ｇ）は製造工程を示す工程
図である。 １．４・・・基板 ２・・・ＭＲ素子３・
・・導電層 ５・・・集積ヘッド部６・・・
保護板 ７・・・フレキシブルリード線
８・・・ワイヤ ９，１０・・・電極１１・・
・絶縁性基板 １２・・・半導体層１３・・・ソ
ース電極 １４・・・ドレン電極１５・・・絶縁
層 １６・・・ゲート電極１７・・・第１の
炉層 １日・・・第２のＮ＋層第４図 ＶＦＩ Ｈ３ ＰＨ３／Ｈ２ 第５図 Ａ昨ｅ 第６図
下は本発明の詳細な説明するもので、回路図、第５図は
電解効果型薄膜トランジスタの構造を説明する一部拡大
縦断側面図、第６図は本発明に適用される製造装置の概
略構成図、第７図（ａ）〜（ｇ）は製造工程を示す工程
図である。 １．４・・・基板 ２・・・ＭＲ素子３・
・・導電層 ５・・・集積ヘッド部６・・・
保護板 ７・・・フレキシブルリード線
８・・・ワイヤ ９，１０・・・電極１１・・
・絶縁性基板 １２・・・半導体層１３・・・ソ
ース電極 １４・・・ドレン電極１５・・・絶縁
層 １６・・・ゲート電極１７・・・第１の
炉層 １日・・・第２のＮ＋層第４図 ＶＦＩ Ｈ３ ＰＨ３／Ｈ２ 第５図 Ａ昨ｅ 第６図
Claims (2)
- （１） 絶縁性基板上に磁気抵抗効果素子と、電界効
果型の薄膜トランジスタ回路部を形成したことを特徴と
する薄膜磁気ヘッド。 - （２）電界効果型の薄膜トランジスタ回路部の半導体層
を多結晶シリコン薄膜で構成したことを特徴とする特許
請求の範囲第１項記載の薄膜磁気ヘラ ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993582A JPS592221A (ja) | 1982-06-28 | 1982-06-28 | 薄膜磁気ヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10993582A JPS592221A (ja) | 1982-06-28 | 1982-06-28 | 薄膜磁気ヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592221A true JPS592221A (ja) | 1984-01-07 |
| JPH0474768B2 JPH0474768B2 (ja) | 1992-11-27 |
Family
ID=14522833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10993582A Granted JPS592221A (ja) | 1982-06-28 | 1982-06-28 | 薄膜磁気ヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2612676A1 (fr) * | 1987-03-19 | 1988-09-23 | Commissariat Energie Atomique | Tete magnetique de lecture pour piste de tres faible largeur et procede de fabrication |
| GB2271880B (en) * | 1992-10-20 | 1997-04-09 | Mitsubishi Electric Corp | Magnetic structure and magnetic head using the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966119A (ja) * | 1972-09-05 | 1974-06-26 | ||
| JPS4968716A (ja) * | 1972-10-31 | 1974-07-03 | ||
| JPS49112610A (ja) * | 1973-02-26 | 1974-10-26 | ||
| JPS5150498U (ja) * | 1974-10-16 | 1976-04-16 | ||
| JPS51134615A (en) * | 1975-05-16 | 1976-11-22 | Seiko Epson Corp | Integrated magnetic head |
| JPS52138711U (ja) * | 1976-04-16 | 1977-10-21 | ||
| JPS5552620U (ja) * | 1978-10-02 | 1980-04-08 |
-
1982
- 1982-06-28 JP JP10993582A patent/JPS592221A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966119A (ja) * | 1972-09-05 | 1974-06-26 | ||
| JPS4968716A (ja) * | 1972-10-31 | 1974-07-03 | ||
| JPS49112610A (ja) * | 1973-02-26 | 1974-10-26 | ||
| JPS5150498U (ja) * | 1974-10-16 | 1976-04-16 | ||
| JPS51134615A (en) * | 1975-05-16 | 1976-11-22 | Seiko Epson Corp | Integrated magnetic head |
| JPS52138711U (ja) * | 1976-04-16 | 1977-10-21 | ||
| JPS5552620U (ja) * | 1978-10-02 | 1980-04-08 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2612676A1 (fr) * | 1987-03-19 | 1988-09-23 | Commissariat Energie Atomique | Tete magnetique de lecture pour piste de tres faible largeur et procede de fabrication |
| US4901177A (en) * | 1987-03-19 | 1990-02-13 | Commissariat A L'energie Atomique | Magnetic read head for a very narrow track |
| GB2271880B (en) * | 1992-10-20 | 1997-04-09 | Mitsubishi Electric Corp | Magnetic structure and magnetic head using the same |
| US6236538B1 (en) | 1992-10-20 | 2001-05-22 | Mitsubishi Denki Kabushiki Kaisha | Magnetic structure and magnetic head using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0474768B2 (ja) | 1992-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| JP3514487B2 (ja) | 多層構造の誘電体部材およびその形成方法 | |
| US20120199815A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2003090290A1 (en) | Magnetoresistance effect element, magnetic head comprising it, magnetic memory, and magnetic recorder | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
| JPH08241997A (ja) | 薄膜トランジスタ | |
| JPH0474768B2 (ja) | ||
| JPH0282579A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06349031A (ja) | 磁気抵抗効果型ヘッド | |
| JPS59172774A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPS595672A (ja) | 薄膜トランジスタの製造方法 | |
| US20090303638A1 (en) | Magnetoresistance device | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62245602A (ja) | 温度検出器 | |
| JP2009158612A (ja) | ダイヤモンド電界効果トランジスタ | |
| JP3547930B2 (ja) | 薄膜磁気ヘッド | |
| JPS61229368A (ja) | 半導体不揮発性メモリ | |
| JP3380922B2 (ja) | シリコン酸化膜の形成方法 | |
| JPH09305928A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH0114714B2 (ja) | ||
| JP2846196B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0391109A (ja) | 薄膜磁気ヘッド | |
| JPH09198619A (ja) | 磁気抵抗効果型ヘッドおよびその製造方法 | |
| JPS60158670A (ja) | 薄膜トランジスタとその製造方法 |