JPH0282578A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0282578A JPH0282578A JP63234020A JP23402088A JPH0282578A JP H0282578 A JPH0282578 A JP H0282578A JP 63234020 A JP63234020 A JP 63234020A JP 23402088 A JP23402088 A JP 23402088A JP H0282578 A JPH0282578 A JP H0282578A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- thin film
- insulating film
- ecr plasma
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリックス方式の液晶デイスプレ
ィや、イメージセンサや３次元集積回路などに応用され
る薄膜トランジスタに関する。
ィや、イメージセンサや３次元集積回路などに応用され
る薄膜トランジスタに関する。
従来の薄膜トランジスタは、例えばＪＡＰＡＮＤＩＳＰ
ＬＡＹ ’８６の１９８６年ｐ１９６〜ｐ１９９に示
される様な構造であった。この構造を一般化して、その
概要を第２図に示す、 （ａ）図は主視図であり（ｂ）
図はＡＡ’における断面図である。ガラス、石英、サフ
ァイア等の絶縁基板２０１上に、ドナーあるいは、アク
セプタとなる不純物を添加した多結晶シリコン薄膜から
成るソース電極２０２及びドレイン電極２０３が形成さ
れている。これに接して、ソース電極２０４とドレイン
電極２０５が設けられており、更にソース電極２０２及
びドレイン電極２０３の上側で接し両者を結ぶように多
結晶シリコン薄膜から成る半導体層２０６が形成されて
いる。これらを被覆するようにゲート絶縁膜２０７が熱
ＣＶＤ法により形成されている。更にこれに接しゲート
電極２０８が設けられている。
ＬＡＹ ’８６の１９８６年ｐ１９６〜ｐ１９９に示
される様な構造であった。この構造を一般化して、その
概要を第２図に示す、 （ａ）図は主視図であり（ｂ）
図はＡＡ’における断面図である。ガラス、石英、サフ
ァイア等の絶縁基板２０１上に、ドナーあるいは、アク
セプタとなる不純物を添加した多結晶シリコン薄膜から
成るソース電極２０２及びドレイン電極２０３が形成さ
れている。これに接して、ソース電極２０４とドレイン
電極２０５が設けられており、更にソース電極２０２及
びドレイン電極２０３の上側で接し両者を結ぶように多
結晶シリコン薄膜から成る半導体層２０６が形成されて
いる。これらを被覆するようにゲート絶縁膜２０７が熱
ＣＶＤ法により形成されている。更にこれに接しゲート
電極２０８が設けられている。
しかし、従来の薄膜トランジスタは次のような問題点を
有していた。
有していた。
熱ＣＶＤ法により基板の温度を４００℃に保持しゲート
絶縁膜を形成するため、基板として＃７０５９（コーニ
ング社製）を使用した場合、ゲーｉ・絶縁膜の熱膨張係
数が約８ｘｌＯ−’と小さいのに対し、＃７０５９基板
は４６ｘｌＯ−’と大きい為、ゲート絶縁膜形成後基板
の反り、変形、ゲート絶縁膜のひび割れ等が生じ、薄膜
トランジスタの欠陥の原因となっていた。又基板を大型
化した場合、上記の現象が顕著に見られ基板の大型化の
大きな妨げとなっていた。
絶縁膜を形成するため、基板として＃７０５９（コーニ
ング社製）を使用した場合、ゲーｉ・絶縁膜の熱膨張係
数が約８ｘｌＯ−’と小さいのに対し、＃７０５９基板
は４６ｘｌＯ−’と大きい為、ゲート絶縁膜形成後基板
の反り、変形、ゲート絶縁膜のひび割れ等が生じ、薄膜
トランジスタの欠陥の原因となっていた。又基板を大型
化した場合、上記の現象が顕著に見られ基板の大型化の
大きな妨げとなっていた。
又熱ＣＶＤ法によりゲート絶縁膜を形成すると形成され
た絶縁膜の膜質が悪く、薄膜トランジスタの表面基Ｒ密
度が約１ ｘ １０”ａｍ−”と大きく。
た絶縁膜の膜質が悪く、薄膜トランジスタの表面基Ｒ密
度が約１ ｘ １０”ａｍ−”と大きく。
信頼性を著しく低化させていた。
熱ＣＶＤ法は、基板をセットする治具や、チャンバーに
付着したＳ ｉ Ｏｔの膜質が悪く、容易にはく継して
パーティクルが発生し、形成したゲート絶縁膜にピンホ
ールが生じ、薄膜トランジスタの欠陥の原因となってい
た。
付着したＳ ｉ Ｏｔの膜質が悪く、容易にはく継して
パーティクルが発生し、形成したゲート絶縁膜にピンホ
ールが生じ、薄膜トランジスタの欠陥の原因となってい
た。
本発明は、このような問題点を解決するものであり、そ
の目的とするところは、信頼性の高い薄膜トランジスタ
を大面積にわたり、低欠陥で提供することにある。
の目的とするところは、信頼性の高い薄膜トランジスタ
を大面積にわたり、低欠陥で提供することにある。
本発明の薄膜トランジスタは、ゲート絶縁膜を形成する
前に、水素ＥＣＲプラズマを照射し、真空を保ちゲート
絶縁膜をＥＣＲプラズマＣＶＤ法で形成したことを特徴
とする。
前に、水素ＥＣＲプラズマを照射し、真空を保ちゲート
絶縁膜をＥＣＲプラズマＣＶＤ法で形成したことを特徴
とする。
以下実施例に基づいて、本発明の詳細な説明する。第１
図に本発明による薄膜トランジスタの製造方法を示す。
図に本発明による薄膜トランジスタの製造方法を示す。
第１図１０１に示す様に、ガラス、石英、サファイア等
の絶縁基板１０１上にドナーあるいはアクセプタとなる
不純物を添加した多結晶シリコン、非晶質シリコン等の
シリコン薄膜から成るソース電極１０２及びドレイン電
極１０３を減圧ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ
法により形成する。その膜厚は５００〜５０００Ａが望
ましい。
の絶縁基板１０１上にドナーあるいはアクセプタとなる
不純物を添加した多結晶シリコン、非晶質シリコン等の
シリコン薄膜から成るソース電極１０２及びドレイン電
極１０３を減圧ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ
法により形成する。その膜厚は５００〜５０００Ａが望
ましい。
次に多結晶シリコンあるいは非晶質シリコン等のシリコ
ン薄膜から成る半導体層１０４を減圧ＣＶＤ法、プラズ
マＣＶＤ法等のＣＶＤ法、蒸着法により形成する。その
膜厚は２０００Ａ以下が望ましい０次に金属、透明導電
膜等から成るソース配線１０５及びドレイン配線１０６
をスパッタ法あるいは蒸着法により形成する。
ン薄膜から成る半導体層１０４を減圧ＣＶＤ法、プラズ
マＣＶＤ法等のＣＶＤ法、蒸着法により形成する。その
膜厚は２０００Ａ以下が望ましい０次に金属、透明導電
膜等から成るソース配線１０５及びドレイン配線１０６
をスパッタ法あるいは蒸着法により形成する。
次に第１図（ｂ）に示す様に水ｊｌｅＥｃＲプラズマを
照射する。使用した装置の概略を第３図に示す、主要部
は、プラズマ室３０３と試料室３１０で構成され、プラ
ズマ室３０３に石英窓３１１を通して、周波数７．４５
ＧＨｚのマイクロ波３０７が外周の磁気コイル３０５に
より磁界が供給できる。プラズマ室内でマイクロ波と磁
界の相互作用で発生したＥＣＲプラズマとイオン流３０
４は発散磁界によって試料室３１０へ輸送され、絶縁基
板３０１上に照射される。マイクロ波のパワーを６２０
Ｗ、ガスライン３０６より５０ＩＣＣＭの水素ガスを供
給し、圧力１．５ｘｌＯ−’Ｔｏｒｒで２分間水＊ＥＣ
Ｒプラズマを照射した。水素ＥＣＲプラズマの照射によ
り、半導体層を成すシリコン薄膜は約２５Ａ／ｍｉｎの
速さでエツチングされた。
照射する。使用した装置の概略を第３図に示す、主要部
は、プラズマ室３０３と試料室３１０で構成され、プラ
ズマ室３０３に石英窓３１１を通して、周波数７．４５
ＧＨｚのマイクロ波３０７が外周の磁気コイル３０５に
より磁界が供給できる。プラズマ室内でマイクロ波と磁
界の相互作用で発生したＥＣＲプラズマとイオン流３０
４は発散磁界によって試料室３１０へ輸送され、絶縁基
板３０１上に照射される。マイクロ波のパワーを６２０
Ｗ、ガスライン３０６より５０ＩＣＣＭの水素ガスを供
給し、圧力１．５ｘｌＯ−’Ｔｏｒｒで２分間水＊ＥＣ
Ｒプラズマを照射した。水素ＥＣＲプラズマの照射によ
り、半導体層を成すシリコン薄膜は約２５Ａ／ｍｉｎの
速さでエツチングされた。
ｌＸｌ０−’Ｔｏｒｒ以下の高真空を保持したまま第１
図（Ｃ）に示す様にＥＣＲプラズマＣＶＤ法によりＳ
ｉＯｔ＋ Ｓ ｉＮ ｘ等のゲート絶縁膜１１１を形
成する。水＊ＥＣＲプラズマを照射後高真空を保持した
ままゲート絶縁膜を形成するため、同一の装置で引き続
き処理した。マイクロ波のパワーを６００ Ｗ、 ガ
スライン３０６より１５５ｃａｎの酸素ガス、ガスライ
ン３０８より６５ｃｃｒｌのＳｉＨ４ガスを供給した。
図（Ｃ）に示す様にＥＣＲプラズマＣＶＤ法によりＳ
ｉＯｔ＋ Ｓ ｉＮ ｘ等のゲート絶縁膜１１１を形
成する。水＊ＥＣＲプラズマを照射後高真空を保持した
ままゲート絶縁膜を形成するため、同一の装置で引き続
き処理した。マイクロ波のパワーを６００ Ｗ、 ガ
スライン３０６より１５５ｃａｎの酸素ガス、ガスライ
ン３０８より６５ｃｃｒｌのＳｉＨ４ガスを供給した。
この時の圧力はｅ、ｏｘｉ。
−’Ｔ ｏ ｒ ｒで形成速度は約６７０ Ａ ／ ｍ
ｉ ｎであった。試料室３０２に固定された基板３０
１は高活性プラズマ１０９とイオン流の衝撃効果により
低温で良質の膜が得られる。又ＳｉＮｘを形成する場合
ガスライン３０６より窒素ガスを供給すればよい、ＥＣ
Ｒプラズマ装置を２室構造とし、水素ＥＣＲプラズマ照
射とゲート絶縁膜形成を連続して別々の試料室で処理で
きる構造の装置を用いても全く同一の結果が得られる。
ｉ ｎであった。試料室３０２に固定された基板３０
１は高活性プラズマ１０９とイオン流の衝撃効果により
低温で良質の膜が得られる。又ＳｉＮｘを形成する場合
ガスライン３０６より窒素ガスを供給すればよい、ＥＣ
Ｒプラズマ装置を２室構造とし、水素ＥＣＲプラズマ照
射とゲート絶縁膜形成を連続して別々の試料室で処理で
きる構造の装置を用いても全く同一の結果が得られる。
次に第１図（ｄ）に示す様に金属、透明導電膜より成る
ゲート電極１１２をスパッタ法、蒸着法により形成する
。
ゲート電極１１２をスパッタ法、蒸着法により形成する
。
この様に製造された薄膜トランジスタは、水素ＥＣＲプ
ラズマ照射により半導体層の表面をエツチングするため
清浄な表面が得られ、更に高真空を維持したまま引き続
き１０−’Ｔｏｒｒ台でゲート絶縁膜を形成するため、
半導体層とゲート絶縁膜の界面に不純物等が付着するこ
とがなく、表面電荷密度を熱ＣＶＤ法の１／１０以下の
小さな値とすることｉｓでき、その結果薄膜トランジス
タの信頼性を大幅に向上できる。
ラズマ照射により半導体層の表面をエツチングするため
清浄な表面が得られ、更に高真空を維持したまま引き続
き１０−’Ｔｏｒｒ台でゲート絶縁膜を形成するため、
半導体層とゲート絶縁膜の界面に不純物等が付着するこ
とがなく、表面電荷密度を熱ＣＶＤ法の１／１０以下の
小さな値とすることｉｓでき、その結果薄膜トランジス
タの信頼性を大幅に向上できる。
又、基板の温度を加熱することなく、ゲート絶縁膜を形
成できるため、基板に熱膨張係数の大きいガラス基板を
用いた場合、形成されたゲート絶縁膜とガラス基板の熱
膨張係数の差が問題となることがなく基板の反り、変形
、ゲート絶縁膜のひび割れ等は生じない。
成できるため、基板に熱膨張係数の大きいガラス基板を
用いた場合、形成されたゲート絶縁膜とガラス基板の熱
膨張係数の差が問題となることがなく基板の反り、変形
、ゲート絶縁膜のひび割れ等は生じない。
又、効率よく、反応ガスを分解し膜を形成するため試料
室３１０の壁面等にはほとんど膜が付着することがなく
、原理的にパーティクルの発生は少なく、ピンホールの
ないゲート絶縁膜が容易に得られる。
室３１０の壁面等にはほとんど膜が付着することがなく
、原理的にパーティクルの発生は少なく、ピンホールの
ないゲート絶縁膜が容易に得られる。
本発明の薄膜トランジスタの特性を第４図に示す、横軸
はゲート電圧Ｖａｓ、 縦軸はドレイン電流Ｉｏの対
数値である。ドレイン電圧Ｖｌｌは４Ｖ、 チャネル
長チャネル幅ともに１０μｍである。半導体層には多結
晶シリコンを用いその膜厚は２００人、ゲート絶縁膜は
５ｉｎｓを用いての膜厚は１５００人である。破線は従
来の熱ＣＶＤ法によりゲート絶縁膜を形成した薄膜トラ
ンジスタ、実線は本発明のＥＣＲプラズマＣＶＤにより
形成した薄膜トランジスタである。第４図から明らかな
様に表面電荷密度が減少したため、ゲート電圧Ｏｖでの
ドレイン電極Ｉｓが約４桁小さくなり、サブスレショル
ド領域での立上りも急峻となり特性が向上している。こ
の結果液晶デイスプレィに応用した場合低電圧駆動が可
能となり、コントラスト比の大きい高画質のデイスプレ
ィが実現できる。
はゲート電圧Ｖａｓ、 縦軸はドレイン電流Ｉｏの対
数値である。ドレイン電圧Ｖｌｌは４Ｖ、 チャネル
長チャネル幅ともに１０μｍである。半導体層には多結
晶シリコンを用いその膜厚は２００人、ゲート絶縁膜は
５ｉｎｓを用いての膜厚は１５００人である。破線は従
来の熱ＣＶＤ法によりゲート絶縁膜を形成した薄膜トラ
ンジスタ、実線は本発明のＥＣＲプラズマＣＶＤにより
形成した薄膜トランジスタである。第４図から明らかな
様に表面電荷密度が減少したため、ゲート電圧Ｏｖでの
ドレイン電極Ｉｓが約４桁小さくなり、サブスレショル
ド領域での立上りも急峻となり特性が向上している。こ
の結果液晶デイスプレィに応用した場合低電圧駆動が可
能となり、コントラスト比の大きい高画質のデイスプレ
ィが実現できる。
イメージセンサや３次元集積回路へ応用した場合、低電
圧駆動、低消費電力が実現できる。
圧駆動、低消費電力が実現できる。
本発明は次のようなすぐれた効果を有する。
第１に、薄膜トランジスタの表面電荷密度を小さくでき
、信頼性を大幅に向上できる。
、信頼性を大幅に向上できる。
第２に、ゲート絶縁膜とガラス基板の熱膨張係数の差が
問題となることがなく、基板の反り、変形ゲート絶縁膜
のひび割れ等の発生はなく、大面積にわたり欠陥の少な
い薄膜トランジスタを形成できる。
問題となることがなく、基板の反り、変形ゲート絶縁膜
のひび割れ等の発生はなく、大面積にわたり欠陥の少な
い薄膜トランジスタを形成できる。
第３にＥＣＲプラズマＣＶＤ法は原理的にパーティクル
の発生が少なく、ピンホール等の欠陥のないゲート絶縁
膜が容易に得られ、薄膜トランジスタの低欠陥化が実現
できる。
の発生が少なく、ピンホール等の欠陥のないゲート絶縁
膜が容易に得られ、薄膜トランジスタの低欠陥化が実現
できる。
第４に、薄膜トランジスタの電気特性が向上し、低電圧
駆動が可能で高コントラスト比の液晶デイスプレィが実
現できる。
駆動が可能で高コントラスト比の液晶デイスプレィが実
現できる。
以上のように、本発明の薄膜トランジスタは数多くの優
れた効果を有するものであり、その応用範囲は、デイス
プレィ用のアクティブマトリックス基板やその周辺回路
、イメージセンサ、３次元集積回路など多岐にわたる。
れた効果を有するものであり、その応用範囲は、デイス
プレィ用のアクティブマトリックス基板やその周辺回路
、イメージセンサ、３次元集積回路など多岐にわたる。
第１図（ａ）〜（ｄ）は本発明の薄膜トランジスタの製
造方法を示した断面図 第２図（ａ）（ｂ）は従来の薄膜トランジスタの構造を
示しくａ）は上視図、 （ｂ）は断面図第３図はＥＣＲ
プラズマＣＶＤ装置の概略図第４図は薄膜トランジスタ
の特性を示すグラフ１０１．２０１，３０１・・・絶縁
基板１０２．２０２・・・ソース電極 １０３．２０３・・・ドレイン電極 １０４．２０６・・・半導体層 １０５．２０４・・・ソース配線 １０８．２０５・・・ドレイン配線 １１１．２０７・・・ゲート絶縁膜 １０７・・・水＊ＥＣＲプラズマ １０９・・・高活性プラズマ １０８．３０４・・・イオン流 １１２．２０８・・・ゲート電極 ３０３・・・プラズマ室 ３０５・・・磁気コイル ３０６．３０８・・・ガスライン ３０７・・・マイクロ波 ３０９・・・真空排気 ３１０・・・試料室 ３１１・・・石英窓 出願人 セイコーエプソン株式会社 代理人 弁理士 上櫛 雅誉 他１名 （α） （ｂ）
造方法を示した断面図 第２図（ａ）（ｂ）は従来の薄膜トランジスタの構造を
示しくａ）は上視図、 （ｂ）は断面図第３図はＥＣＲ
プラズマＣＶＤ装置の概略図第４図は薄膜トランジスタ
の特性を示すグラフ１０１．２０１，３０１・・・絶縁
基板１０２．２０２・・・ソース電極 １０３．２０３・・・ドレイン電極 １０４．２０６・・・半導体層 １０５．２０４・・・ソース配線 １０８．２０５・・・ドレイン配線 １１１．２０７・・・ゲート絶縁膜 １０７・・・水＊ＥＣＲプラズマ １０９・・・高活性プラズマ １０８．３０４・・・イオン流 １１２．２０８・・・ゲート電極 ３０３・・・プラズマ室 ３０５・・・磁気コイル ３０６．３０８・・・ガスライン ３０７・・・マイクロ波 ３０９・・・真空排気 ３１０・・・試料室 ３１１・・・石英窓 出願人 セイコーエプソン株式会社 代理人 弁理士 上櫛 雅誉 他１名 （α） （ｂ）
Claims (1)
- 絶縁基板上にソース電極及びドレイン電極を形成する工
程と、チャネル部を成す半導体層を形成する工程と、ゲ
ート絶縁膜を形成する工程と、ゲート電極を形成する工
程を含む薄膜トランジスタの製造方法において、該ゲー
ト絶縁膜を形成する前に、水素電子サイクロトロン共鳴
プラズマ（以下水素ＥＣＲプラズマと呼ぶ）を照射し、
真空を保ち該ゲート絶縁膜を電子サイクロトロン共鳴Ｃ
ＶＤ法（以下ＥＣＲプラズマＣＶＤと呼ぶ）で形成した
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234020A JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234020A JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282578A true JPH0282578A (ja) | 1990-03-23 |
| JP3055782B2 JP3055782B2 (ja) | 2000-06-26 |
Family
ID=16964302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234020A Expired - Lifetime JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055782B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| US5336361A (en) * | 1990-03-23 | 1994-08-09 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an MIS-type semiconductor device |
| US5401685A (en) * | 1992-12-30 | 1995-03-28 | Hyundai Electronics Industries Co., Ltd. | Method for hydrogenating thin film transistor by using a spin-on-glass film |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| US5637512A (en) * | 1990-11-16 | 1997-06-10 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor device |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893243A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | ポリシリコン薄膜半導体の改善方法 |
| JPS6271276A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JPS62172732A (ja) * | 1986-01-24 | 1987-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS6342175A (ja) * | 1986-08-07 | 1988-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製法 |
| JPS63129632A (ja) * | 1986-11-20 | 1988-06-02 | Sumitomo Electric Ind Ltd | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 |
-
1988
- 1988-09-19 JP JP63234020A patent/JP3055782B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893243A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | ポリシリコン薄膜半導体の改善方法 |
| JPS6271276A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JPS62172732A (ja) * | 1986-01-24 | 1987-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS6342175A (ja) * | 1986-08-07 | 1988-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製法 |
| JPS63129632A (ja) * | 1986-11-20 | 1988-06-02 | Sumitomo Electric Ind Ltd | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336361A (en) * | 1990-03-23 | 1994-08-09 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an MIS-type semiconductor device |
| US6261877B1 (en) | 1990-09-11 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
| US6566175B2 (en) | 1990-11-09 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US5637512A (en) * | 1990-11-16 | 1997-06-10 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor device |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| US5525527A (en) * | 1992-02-20 | 1996-06-11 | Minnesota Mining And Manufacturing Company | Process for producing a solid state radiation detector |
| US5818053A (en) * | 1992-02-20 | 1998-10-06 | Imation Corp. | Multi-module solid state radiation detector with continuous photoconductor layer and fabrication method |
| US5942756A (en) * | 1992-02-20 | 1999-08-24 | Imation Corp. | Radiation detector and fabrication method |
| US6262421B1 (en) | 1992-02-20 | 2001-07-17 | Imation Corp. | Solid state radiation detector for x-ray imaging |
| US5401685A (en) * | 1992-12-30 | 1995-03-28 | Hyundai Electronics Industries Co., Ltd. | Method for hydrogenating thin film transistor by using a spin-on-glass film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055782B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338990B1 (en) | Method for fabricating thin-film transistor | |
| US6335542B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US5716857A (en) | Method for manufacturing a semiconductor device | |
| US6037017A (en) | Method for formation of multilayer film | |
| US5591989A (en) | Semiconductor device having first and second gate insulating films | |
| CN100392867C (zh) | 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备 | |
| JPH0688973A (ja) | 透明導電膜およびそれを用いた半導体装置ならびにその作製方法 | |
| JP3272532B2 (ja) | 半導体装置の製造方法 | |
| JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| US7026200B2 (en) | Method for manufacturing a semiconductor device | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH0738111A (ja) | 薄膜トランジスタの形成方法 | |
| JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
| JP2996025B2 (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JPH02201967A (ja) | 薄膜半導体素子 | |
| JPH0282577A (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JP3380922B2 (ja) | シリコン酸化膜の形成方法 | |
| JPH0629536A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0530053B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |