JPS59223831A - アドレス拡張ｄｍａ制御装置 - Google Patents
アドレス拡張ｄｍａ制御装置Info
- Publication number
- JPS59223831A JPS59223831A JP9787683A JP9787683A JPS59223831A JP S59223831 A JPS59223831 A JP S59223831A JP 9787683 A JP9787683 A JP 9787683A JP 9787683 A JP9787683 A JP 9787683A JP S59223831 A JPS59223831 A JP S59223831A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- data
- controller
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の利用分野〕
本発明は、処理装置を介さずメモリと入出力装置（■１
０装置）間を高速にデータ転送を行なうダイレクト・メ
モリ・アクセス（以下、ＤＭＡ）制御装置に係シ、特に
、広軛囲のメモリエリア内でのＤＭＡの転送に好適なア
ドレス拡張ＤＭＡ制御装置に関する。
０装置）間を高速にデータ転送を行なうダイレクト・メ
モリ・アクセス（以下、ＤＭＡ）制御装置に係シ、特に
、広軛囲のメモリエリア内でのＤＭＡの転送に好適なア
ドレス拡張ＤＭＡ制御装置に関する。
従来のＤＭＡ制御装置は、データ転送エリアを指定する
アドレスレジスタが１６ビントのため、転送エリアは最
大６４にまでで、主メモリの６４に以上のＤＭＡ転送全
必要とするシステムでは、転送データａｆ分割し、かつ
、ＤＭＡ転送エリア内にデータｆ１バイト（めるいはｌ
ワード）毎に移し換えねばならない欠点がめつ１ヒ。
アドレスレジスタが１６ビントのため、転送エリアは最
大６４にまでで、主メモリの６４に以上のＤＭＡ転送全
必要とするシステムでは、転送データａｆ分割し、かつ
、ＤＭＡ転送エリア内にデータｆ１バイト（めるいはｌ
ワード）毎に移し換えねばならない欠点がめつ１ヒ。
本発明の目的０ま、ＤＭＡ転送の転送エリアを拡張する
機能を追加したアドレス拡張ＤＭＡ制御装置を提供する
におる。
機能を追加したアドレス拡張ＤＭＡ制御装置を提供する
におる。
以下、本発明の一実施例を第１図、第２図によシ説明す
る。
る。
本実施例は、処理装置１．！：ＤＭＡコントローラ３、
アドレス拡張レジスタ８及び■１０コントローラ４から
成るアドレス拡張Ｄ Ｍ Ａ ｔｔｉ制御装置２と主メ
モリ５と画１家メモリ６とＣＲ，Ｔ装置７よシ構成され
、ＣＲＴ装置７に図形表示ケするため、画像メモリ６に
１２８にバイト（Ｊ、０２４ビツトＸ１０２４ビツト）
、るるいは、力２−７色表示を行なおうとすると、画像
メモリ６が３８４にバイト（１０２４ビツトＸ１０２４
ピツトＸ３）と６４にバイト以上のメモリが必要となシ
、〃）つ、図形表示のための多量のデータを高速表示す
ることが要求され、処理装置１から画像メモリ６へのデ
ータ転送は高速なりＭＡ転送が要求される。
アドレス拡張レジスタ８及び■１０コントローラ４から
成るアドレス拡張Ｄ Ｍ Ａ ｔｔｉ制御装置２と主メ
モリ５と画１家メモリ６とＣＲ，Ｔ装置７よシ構成され
、ＣＲＴ装置７に図形表示ケするため、画像メモリ６に
１２８にバイト（Ｊ、０２４ビツトＸ１０２４ビツト）
、るるいは、力２−７色表示を行なおうとすると、画像
メモリ６が３８４にバイト（１０２４ビツトＸ１０２４
ピツトＸ３）と６４にバイト以上のメモリが必要となシ
、〃）つ、図形表示のための多量のデータを高速表示す
ることが要求され、処理装置１から画像メモリ６へのデ
ータ転送は高速なりＭＡ転送が要求される。
以下、ＤＭＡ転送を行なう時の実施例の動作について説
明する。
明する。
ＤＭＡ転送を行なう場合、転送前の初期設定として、処
理装置ｌはアドレス拡張ＤＭＡ制御装置２のアドレス拡
張レジスタ８に第２図に示す転送エリアマツプに対応し
７ｃ２ピントヲ書き込む。例えば、０．０と書き込むと
転送エリアは０〜６４Ｋを示し、ＤＭＡ転送時、アドレ
ス信号１２の２の１７乗ビットと２の１６乗ピントにｏ
、ｏが出力される。また、１．ｏと誓き込むと転送エリ
アは１２８に一１９２Ｋを７１クシ、ＤＭＡ転送時、ア
ドレス信号１２の２の１７乗ビットに１．２の１６乗ピ
ットに０が出力される。次に、処理装置ｌはＤＭＡコン
トローラ３内の主メモリアドレスレジスタ９に第２図の
転送エリアマツプの区切シからの転送開始アドレスを省
き込みζがっ、ＤＭＡコントローラ３内のデータレジス
タ１０．に転送データ数を書き込む。次に、処理装置１
はＩ１０コントローラ４内の画像メモリアドレスレジス
タ１１に画像メモリ６の１１云送１ｊ８始アドレスを書
き込み初期設定を完了する。
理装置ｌはアドレス拡張ＤＭＡ制御装置２のアドレス拡
張レジスタ８に第２図に示す転送エリアマツプに対応し
７ｃ２ピントヲ書き込む。例えば、０．０と書き込むと
転送エリアは０〜６４Ｋを示し、ＤＭＡ転送時、アドレ
ス信号１２の２の１７乗ビットと２の１６乗ピントにｏ
、ｏが出力される。また、１．ｏと誓き込むと転送エリ
アは１２８に一１９２Ｋを７１クシ、ＤＭＡ転送時、ア
ドレス信号１２の２の１７乗ビットに１．２の１６乗ピ
ットに０が出力される。次に、処理装置ｌはＤＭＡコン
トローラ３内の主メモリアドレスレジスタ９に第２図の
転送エリアマツプの区切シからの転送開始アドレスを省
き込みζがっ、ＤＭＡコントローラ３内のデータレジス
タ１０．に転送データ数を書き込む。次に、処理装置１
はＩ１０コントローラ４内の画像メモリアドレスレジス
タ１１に画像メモリ６の１１云送１ｊ８始アドレスを書
き込み初期設定を完了する。
転送時の動作は、主メモリ５のデータをＩ１０コントロ
ーラ４才杜山し、画はメ七り６へＤＭＡ転送を行ない、
ＣＲＴ装置７に図形表示するとき、処理装置ｌは■１０
コントローン４にＤＭＡライトコマンド（データのビッ
トパターンで、０１１；Ｄム４Ａライトモード、０１０
；ＩＪＭＡリードモード、０００；７像メモリアドレス
レジスタｌｌのり一ドモード、 ＯＱ ｌ ；叱隊メ
モリアドレスレジスタｌｌのライトモード）７７ｒ：発
行し、■１０コントローラ４はそれを判別し、ＪＪＭＡ
妥求伯号１５をＤＭＡコントローラ３へ出力する。ＤＭ
Ａコントローラ３は、ＤＮＡ要求信号１５を受取ると、
′処理装ｆｉｔｌに対しＤ Ｍ Ａ マスタ徴求１ｉ号
１７葡出力し、バスの占・１」桶を製氷する。処理装置
ｌは現在の処理サイクル終了後、］）ＭＡコ／トローラ
３に対しＤ Ｍ Ａ許可信号１８を出力し、アドレス信
号１２、データ信号１３、リード・ライト信号１４を解
放する。ＤＭＡコントローラ３は、処理装置１からＤＭ
Ａ許可信号１８を受は取ると主メモリ５に対し、アドレ
ス拡張レジスタ８の内容のアドレス信号１２とＤＭＡコ
ントローラ３内の主メモリアドレスレジスタ９の内容の
アドレス信号１２とリード・ライト信号１４（リード側
；信号ハイレベル）を出力し、これにょシ、主メモリ５
はデータをデータ信号１３に乗せる。このデータ信号１
３をＩ１０コントローラ４は、ＤＭＡコント四−ラ４か
らのＤＭＡストローブ信号１６のタイミングによシ取殴
込み、画像メモリ６に対し工１０コントローラ４内の画
像メモリアドレスレジスタ１１の内容のアドレス信号１
３とリード・ライト信号１４（ライト側；信号ロウレベ
ル）葡出力し、データ信号１３の内容を画像メモリ６に
曹き込む。転送終了後、ＤＭＡコントローラ３内の主メ
モリアドレスレジスタ９の内容を、ＤＭＡストローブ信
号１６の終了タイミン夛でプラス１し、データレジスタ
ｌｏの内容ヲマイナ゛スｌし、工１０コントローラ４内
のｔｈ像メモリアドレスレジスタ１１のＦＥ３谷をプラ
ス１する。
ーラ４才杜山し、画はメ七り６へＤＭＡ転送を行ない、
ＣＲＴ装置７に図形表示するとき、処理装置ｌは■１０
コントローン４にＤＭＡライトコマンド（データのビッ
トパターンで、０１１；Ｄム４Ａライトモード、０１０
；ＩＪＭＡリードモード、０００；７像メモリアドレス
レジスタｌｌのり一ドモード、 ＯＱ ｌ ；叱隊メ
モリアドレスレジスタｌｌのライトモード）７７ｒ：発
行し、■１０コントローラ４はそれを判別し、ＪＪＭＡ
妥求伯号１５をＤＭＡコントローラ３へ出力する。ＤＭ
Ａコントローラ３は、ＤＮＡ要求信号１５を受取ると、
′処理装ｆｉｔｌに対しＤ Ｍ Ａ マスタ徴求１ｉ号
１７葡出力し、バスの占・１」桶を製氷する。処理装置
ｌは現在の処理サイクル終了後、］）ＭＡコ／トローラ
３に対しＤ Ｍ Ａ許可信号１８を出力し、アドレス信
号１２、データ信号１３、リード・ライト信号１４を解
放する。ＤＭＡコントローラ３は、処理装置１からＤＭ
Ａ許可信号１８を受は取ると主メモリ５に対し、アドレ
ス拡張レジスタ８の内容のアドレス信号１２とＤＭＡコ
ントローラ３内の主メモリアドレスレジスタ９の内容の
アドレス信号１２とリード・ライト信号１４（リード側
；信号ハイレベル）を出力し、これにょシ、主メモリ５
はデータをデータ信号１３に乗せる。このデータ信号１
３をＩ１０コントローラ４は、ＤＭＡコント四−ラ４か
らのＤＭＡストローブ信号１６のタイミングによシ取殴
込み、画像メモリ６に対し工１０コントローラ４内の画
像メモリアドレスレジスタ１１の内容のアドレス信号１
３とリード・ライト信号１４（ライト側；信号ロウレベ
ル）葡出力し、データ信号１３の内容を画像メモリ６に
曹き込む。転送終了後、ＤＭＡコントローラ３内の主メ
モリアドレスレジスタ９の内容を、ＤＭＡストローブ信
号１６の終了タイミン夛でプラス１し、データレジスタ
ｌｏの内容ヲマイナ゛スｌし、工１０コントローラ４内
のｔｈ像メモリアドレスレジスタ１１のＦＥ３谷をプラ
ス１する。
以上の転送時の動作をくシ返し実行し、ＤＭＡコントロ
ー２３内のデータレジスタ１ｏの内容が０になった時点
で、ＤＭＡコントローラ３よシ処ａ！装置ｌに対し、Ｄ
ＭＡＦ：子信号１９を出力し、バス占有権を処理装置ｌ
に渡し、ＤＭＡ転送動作を終了する。
ー２３内のデータレジスタ１ｏの内容が０になった時点
で、ＤＭＡコントローラ３よシ処ａ！装置ｌに対し、Ｄ
ＭＡＦ：子信号１９を出力し、バス占有権を処理装置ｌ
に渡し、ＤＭＡ転送動作を終了する。
次に、画像メ・モリ６のデータをｉ１０コントローラ４
を経由して、主メモリ５へＤ ＭＡ ％ｘ送を行なう場
合は、ＤＭＡ転送の初期設定は前述と同様であるので、
転送時の動作について以下説明する。
を経由して、主メモリ５へＤ ＭＡ ％ｘ送を行なう場
合は、ＤＭＡ転送の初期設定は前述と同様であるので、
転送時の動作について以下説明する。
処理装［ｔｌはＩ１０コントローラ４に対し、ＤＭＡリ
ードコマ／ド（データのピントパターン０１０：ＤＭＡ
リートモード）を発行し、Ｉ１０コントローラ４はそれ
を判別し、ＤＮＡ要求信号１５をＤＭＡコントローラ３
に出力する。ＤＭＡコントローラ３はＤＭＡ要求要求Ｇ
３号音５は取ると処理装置ｌに対し、ＤＭＡマスク要求
信号１７を出力し、パス占有権を要求する。処理装置ｌ
は現在の処理サイクル終了後、ＤＭＡコントローラ３に
対し１）ＭＡ許可信号１８を出力し、アドレス信号１２
、データ信号１３、リード・ライト信号１４を解放する
。ＤＭＡコントローラ３は処理装置ｌからＤＭＡ許可１
を号１８を受は取ると、■１０コノトローラ４に対し、
Ｌ）ＭＡストローブ信号１５を出力し、工１０コントロ
ーラ４は、ＤＭＡストローブ信号１５によシ画像メモリ
６へ画像メモリアドレスレジスタ１１の内存のアドレス
信号１２を出力し、画像メ七り６はアドレス１菖号１２
とリード・ライト１８号１４（リード側；信号ハイレベ
ル）によシ、データ信号１３ｔＩ１０コントローラ４に
出力する。Ｉ１０コントロー２４はこのデータ信号１３
を取シ込み、主メモリ５のデータ信号１３に乗せ、アド
レス拡張レジスタ８の内容のアドレスイム号１２とＤＭ
Ａコントローラ３の主メモリアドレスレジスタ９の内存
のアドレス信号１２とリード・ライト信号１４（ライト
側：信号ロウレベル）によシ、主メモリ５“にデータ信
号１３の内容を一１！）き込む。転送終了後、ＤＭＡコ
ア；・ロー２３内の主メモリアドレスレジスタ９の内存
をＤＭＡストローブ信号１６の終了タイミングでプラス
１し、データレジスタｌＯの内容全マイナス１し、１１
０コントローラ４内の画像メモリアドレスレジスタ１１
の内容ケプラス１する。
ードコマ／ド（データのピントパターン０１０：ＤＭＡ
リートモード）を発行し、Ｉ１０コントローラ４はそれ
を判別し、ＤＮＡ要求信号１５をＤＭＡコントローラ３
に出力する。ＤＭＡコントローラ３はＤＭＡ要求要求Ｇ
３号音５は取ると処理装置ｌに対し、ＤＭＡマスク要求
信号１７を出力し、パス占有権を要求する。処理装置ｌ
は現在の処理サイクル終了後、ＤＭＡコントローラ３に
対し１）ＭＡ許可信号１８を出力し、アドレス信号１２
、データ信号１３、リード・ライト信号１４を解放する
。ＤＭＡコントローラ３は処理装置ｌからＤＭＡ許可１
を号１８を受は取ると、■１０コノトローラ４に対し、
Ｌ）ＭＡストローブ信号１５を出力し、工１０コントロ
ーラ４は、ＤＭＡストローブ信号１５によシ画像メモリ
６へ画像メモリアドレスレジスタ１１の内存のアドレス
信号１２を出力し、画像メ七り６はアドレス１菖号１２
とリード・ライト１８号１４（リード側；信号ハイレベ
ル）によシ、データ信号１３ｔＩ１０コントローラ４に
出力する。Ｉ１０コントロー２４はこのデータ信号１３
を取シ込み、主メモリ５のデータ信号１３に乗せ、アド
レス拡張レジスタ８の内容のアドレスイム号１２とＤＭ
Ａコントローラ３の主メモリアドレスレジスタ９の内存
のアドレス信号１２とリード・ライト信号１４（ライト
側：信号ロウレベル）によシ、主メモリ５“にデータ信
号１３の内容を一１！）き込む。転送終了後、ＤＭＡコ
ア；・ロー２３内の主メモリアドレスレジスタ９の内存
をＤＭＡストローブ信号１６の終了タイミングでプラス
１し、データレジスタｌＯの内容全マイナス１し、１１
０コントローラ４内の画像メモリアドレスレジスタ１１
の内容ケプラス１する。
以上の転送時の動作ｉ＜シ返し実行し、ＤＭＡコントロ
ーラ３内のデータレジスタ１０の内容が０になった時点
で、ＤＭＡコントローラ３より処理装置＋に対し、ＤＭ
Ａ終了信号１’ｌ−出力し、バス占有権を処理装置１に
渡し、ＤＭＡ転送動作を終了する。
ーラ３内のデータレジスタ１０の内容が０になった時点
で、ＤＭＡコントローラ３より処理装置＋に対し、ＤＭ
Ａ終了信号１’ｌ−出力し、バス占有権を処理装置１に
渡し、ＤＭＡ転送動作を終了する。
本実施例によれは、アドレス拡張レジスタ８を設けるこ
とによＪ、６４［以上のエリアのＤＭＡ転送をデータ転
送数の分割や、ゲータの移し換えを行なわず、そのまま
実行でき、エリアサイズによらないデータの篩速転送、
及び転送処理時間の短縮と均一化が図れる。
とによＪ、６４［以上のエリアのＤＭＡ転送をデータ転
送数の分割や、ゲータの移し換えを行なわず、そのまま
実行でき、エリアサイズによらないデータの篩速転送、
及び転送処理時間の短縮と均一化が図れる。
本発明によれば、６４に以上のメモリエリアでのＤＭＡ
転送をデータ転送数の分割や、データの移し換えを行な
わずそのまま実行でき、転送エリアによらないゲータの
置速転送、及び転送処理時間／Ｓ、絹と均一化の効呆が
ある。
転送をデータ転送数の分割や、データの移し換えを行な
わずそのまま実行でき、転送エリアによらないゲータの
置速転送、及び転送処理時間／Ｓ、絹と均一化の効呆が
ある。
第１凶は本発明の一笑側例の系統図、第２図はＤＭＡ転
送エリアマツプでるる。 ２・・・アドレス拡張ＤＭＡ制御装置、８・・・アドレ
ス璃 １ 巳 第２目
送エリアマツプでるる。 ２・・・アドレス拡張ＤＭＡ制御装置、８・・・アドレ
ス璃 １ 巳 第２目
Claims (1)
- 【特許請求の範囲】 １、 ＤＭＡコアトローラとＩ１０コントローラよシ
成るＤＭＡ制御装置において、 転送アドレス拡張レジスタを設けたことを特徴とするア
ドレス拡張ＤＭＡ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9787683A JPS59223831A (ja) | 1983-06-03 | 1983-06-03 | アドレス拡張ｄｍａ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9787683A JPS59223831A (ja) | 1983-06-03 | 1983-06-03 | アドレス拡張ｄｍａ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223831A true JPS59223831A (ja) | 1984-12-15 |
Family
ID=14203945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9787683A Pending JPS59223831A (ja) | 1983-06-03 | 1983-06-03 | アドレス拡張ｄｍａ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271652A (ja) * | 1987-04-30 | 1988-11-09 | Yokogawa Medical Syst Ltd | Ｄｍａ制御装置 |
| JPH01126755A (ja) * | 1987-11-12 | 1989-05-18 | Juki Corp | ブロック転送システム |
-
1983
- 1983-06-03 JP JP9787683A patent/JPS59223831A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271652A (ja) * | 1987-04-30 | 1988-11-09 | Yokogawa Medical Syst Ltd | Ｄｍａ制御装置 |
| JPH01126755A (ja) * | 1987-11-12 | 1989-05-18 | Juki Corp | ブロック転送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
| JPS629456A (ja) | デ−タ転送装置 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPS59223831A (ja) | アドレス拡張ｄｍａ制御装置 | |
| JP2811929B2 (ja) | 半導体記憶装置 | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPH0474745B2 (ja) | ||
| JPS6055459A (ja) | プロツクデ−タ転送記憶制御方法 | |
| JPS6217879Y2 (ja) | ||
| JP2570271B2 (ja) | 半導体メモリ制御装置 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH01191964A (ja) | メモリバスデータ転送方法 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPS58159130A (ja) | デ−タ転送装置 | |
| JPH04280344A (ja) | メモリ装置 | |
| JPS61112272A (ja) | マイクロコンピユ−タ応用装置 | |
| JPS58169628A (ja) | デイスプレイ装置の制御方法及び制御装置 | |
| JPH0784860A (ja) | 情報処理システム | |
| JPS58115677A (ja) | 同一メモリ内でのｄｍａデ−タ転送方式 | |
| JPS6394358A (ja) | Ｄｍａ転送システム | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPS6145493A (ja) | メモリリフレツシユ装置 |