JPS5922409A - 増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、入力信号に対して同相の出力信号を出力し、
且つ減衰器としても動作する演算増幅器によ多構成され
た非反転形増幅器に関するものである。

従来のこの種の増幅器を第１図に示す。第１図において
、電圧供給端子３および４に正、負２電源十Ｂ　、−Ｂ
が供給された演算増幅器ｌの反転入力端子１１には、端
子ｌｏとの間に抵抗６が接続されると共に、演算増幅器
工の出力端子１３との間に抵抗７が接続されておシ、演
算増幅器ｌの非反転入力端子１２は基準電位点（接地点
）５に接続されている。演算増幅器１の出力端子１３は
抵抗８に接続され、抵抗８の他端には、演算増幅器２の
反転入力端子１４が接続され、さらに演算増幅器２の出
力端子１６との間に抵抗９が接続されておシ、演算増幅
器２の非反転入力端子１５は基準電位点５に接続されて
いる。

第１図に示す回路は、演算増幅器ｌ、低抵抗および抵抗
７．そして演算増幅器２、抵抗８および抵抗９でそれぞ
れ構成される２つの反転形増幅器の直列接続による、端
子１０を入力とし、演算増幅器２の出力端子１６を出力
とする非反転形増幅器として動作する。第１図に示した
増幅器の利得をＧｖとすると、利得ＧＶは（１１式で与
えられる。

但し、ｖＩＮ・・・・・・端子１０の入力信号電圧。

ＶＯＵＴ・・・・・・出力端子１６の出力信号電圧。

Ｒ６・・・・・・抵抗６の抵抗値、Ｒ７・・・・・・抵
抗７の抵抗値、Ｒ８・・・・・・抵抗８の抵抗値。

Ｒｏ・・・・・・抵抗９の抵抗値 （１）弐において、抵抗６．７．８および９のそれぞれ
れの抵抗値の選択によシ、演算増幅器１ならびに２で構
成される回路は、増幅器、減衰器、そしてバッファー回
路のいずれかの動作を行う。すなわち、抵抗６，７．８
および９の各々の抵抗値の間の関係が、 几６ＸＲ８＜Ｒ７ＸＲ９なる時、増幅器となｐ、Ｒ６Ｘ
Ｒ８＞Ｒ７ＸＲ９なる時、減衰器となシ、そして Ｒ６Ｘ　Ｒｇ　＝　Ｒ７Ｘ　Ｒｇ　　なる時、バッファ
ー回路となる。

従来、非反転形増幅器であシ且つマイナス利得を有する
。すなわち、減衰器となる様な動作を演算増幅器で実現
する場合Ｓ第１図のように、２つの反転増幅器の直列接
続によ多構成していた。従って、見かけ上２段増幅器構
成となる。また、反転増幅器の直列接続であるので、端
子ｌＯから出力端子１６に至る信号経路に、増幅器の利
得あるいは減衰量を決定する抵抗を挿入する必要がある
。

このため、オフセット等の影響を受けやすい。さらにま
た、端子１０．端子１２及び出力端子１６を入出力端子
とする非反転形増幅器としてみた場合の該非反転増幅器
の入力インピーダンス、すなわち、端子１０から該非反
転形増幅器を見た入力インピーダンスは、演算増幅器ｌ
を反転形増幅器として使用するため、利得を決定する抵
抗６及び帰還量に依存する形となシ、一般に演算増幅器
を非反転形増幅器として使用した場合に比して低くなる
。従って、高入力インピーダンスが要求される場合、利
得を決定する抵抗６の抵抗値は、入力インピーダンス上
の制約を受ける事を余儀なくされた。

本発明の目的は、減衰器あるいはバッファー動作が可能
であシ、且つ、高入力インピーダンス化が計れる設計自
由度の高い非反転形増幅器を提供する事にある。

かかる目的のために１本発明による増幅器は。

第１の非反転増幅器と、この増幅部の負帰還ループ内に
設けられた第２の非反転増幅器とを備えることを特徴と
するもので、以下、実施例を図面によシ詳細に説明する
。

第２図に本発明の一実施例を示す。第２図において、演
算増幅器１７の反転入力端子２４には。

演算増幅器１８の出力端子２７が接続され、さらに演算
増幅器１８の反転入力端子２６との間に抵抗１９が接続
されている。演算増幅器１７の出力端子２８には、演算
増幅器１８の非反転入力端子２５との間に抵抗２１が接
続されている。また。

演算増幅器１８の非反転入力端子２５と基準電位点５と
の間には抵抗２．２が接続され、演算増幅器１８の反転
入力端子２６と基準電位点５との間には、抵抗２０が接
続されている。

第２図に示す回路は、演算増幅器１７．抵抗２１および
抵抗２２．そして演算増幅器１８．抵抗１９および抵抗
２０によって、それぞれ構成される２つの非反転形増幅
器による。演算増幅器１７の非反転入力端子２３及び出
力端子２８をそれぞれ入力および出力とする非反転形増
幅器として動作し。

その特徴とするところは、演算増幅器１７によ多構成さ
れる非反転形増幅器の負帰還ルーズ内に。

演算増幅器１８によ多構成された非反転形増幅器を挿入
し、演算増幅器１８の出力端子２７および非反転入力端
子２５をそれぞれ演算増幅器１７の反転入力端子２４お
よび抵抗２１と抵抗２２の接続点に接続した事で、減衰
器あるいはバッファーとしても動作する非反転増幅器を
実現できる事にある。すなわち、演算増幅器１７の負帰
還ループに施された演算増幅器１８及び抵抗１９．抵抗
２゜による非反転増幅器の閉ループ利得が増大すると、
演算増幅器１７による非反転増幅器の帰還量が大きくな
る関係となる。つまシ、第２図に示す増幅器の利得ｆ：
Ｇｖとすると、利得Ｇｖ′は（２）式で与えられる。

但し、　ＶｒＮ・・・・・・端子２３の入力信号電圧。

■ＯＵＴ・・・・・・出力端子２８の出力信号電圧。

Ｒ１９・・・・・・抵抗Ｉ９の抵抗値、Ｒ２Ｏ・・・・
・・抵抗２０の抵抗値、Ｒ２１・・・・・・抵抗２１の
抵抗値、Ｒ２□・・・・・・抵抗２２の抵抗値従って、
（２）式において、抵抗１９．２０．２１および２２の
間の関係が また。第２図の構成による増幅器の入力インピーダンス
は、演算増幅器１７の非反転端子２３からみた入力イン
ピーダンスとなシ、しかも演算増幅器１７を非反転増幅
器として使用するため、第１図に示すような従来例の如
く、反転形層幅器の組合わせによシ非反転増幅器を構成
した場合に比して著しく大きくする事が出来る。しかも
、演算増幅器１７の非反転入力端子２３および出力端子
２８をそれぞれ入力および出力とするために見かけ上１
段層幅器となシ、入力から出力に至る信号経路を簡単に
する事が出来るため、オフセット等の影響及び実使用時
の信号経路に対する外的影響等を低減する事が可能であ
る。

第３図に本発明の他の実施例を示す。第３図は演算増幅
器１７の負帰還ループに位相補正を施したものである。

すなわち、端子２４と端子２８との間にコンデンサ３０
が接続され、端子２４と端子２７との間に抵抗２９が接
続され、これらによシ時定数が設定される。第３図に示
す回路においても１本発明による効果が得られる事は明
白である。また１本発明は、演算増幅器の電源として単
電源を使用した場合にも何ら支障をきたす事はない。

【図面の簡単な説明】

第一１図は従来例を示す回路図であり、第２図は本発明
の一実施例を示す回路図であシ、第３図は本発明の他の
実施例を示す回路図である。 １〜２．１７〜１８・・・・・・演算増幅器、３〜４・
・・・・・電圧供給端子、５・・・・・・基準電位点、
６〜９，１９〜２２゜２９・・・・・・抵抗、１０．１
３．２７・・・・・・端子、　　１１．１４゜２４．２
６・・・・・・反転入力端子、　　ｌ　２．１５．２３
．２５・・・・・・非反転入力端子、１６．２８・・・
・・・出力端子、３０・・・・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. 第１の非反転増幅器と、該第１の非反転増幅器の帰還ル
   ープ内に設けられた第２の非反転増幅器とを具備するこ
   とを特徴とする増幅器。