JPS5922419B2 - 位相同期方式 - Google Patents
位相同期方式Info
- Publication number
- JPS5922419B2 JPS5922419B2 JP53160307A JP16030778A JPS5922419B2 JP S5922419 B2 JPS5922419 B2 JP S5922419B2 JP 53160307 A JP53160307 A JP 53160307A JP 16030778 A JP16030778 A JP 16030778A JP S5922419 B2 JPS5922419 B2 JP S5922419B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output signal
- circuit
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S1/00—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith
- G01S1/02—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith using radio waves
- G01S1/08—Systems for determining direction or position line
- G01S1/20—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems
- G01S1/30—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems the synchronised signals being continuous waves or intermittent trains of continuous waves, the intermittency not being for the purpose of determining direction or position line and the transit times being compared by measuring the phase difference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
Description
【発明の詳細な説明】
本発明は、受信信号の位相と内部で発生した信号の位相
とを同期化させる位相同期方式に関するものである。
とを同期化させる位相同期方式に関するものである。
オメガ航法やデツカ航法等の無線航法用の受信機に於い
ては、複数の送信局からの電波を受信し、それぞれの受
信信号の位相に同期化させた信号を発生させ、それらの
信号の相互の位相差を求めて現在位置を識別するもので
ある。
ては、複数の送信局からの電波を受信し、それぞれの受
信信号の位相に同期化させた信号を発生させ、それらの
信号の相互の位相差を求めて現在位置を識別するもので
ある。
従って受信信号数に対応した位相同期発振回路を必要と
するものであった。
するものであった。
しかし、このような位相同期発振回路は高精度且つ高安
定度であることが要求されるので受信機が高価になる欠
点があった。
定度であることが要求されるので受信機が高価になる欠
点があった。
そこで、高精度且つ高安定度の発振器を１個設け、その
出力を逓倍或は分周して、その出力位相を受信信号の位
相に同期させる方式が提案されている。
出力を逓倍或は分周して、その出力位相を受信信号の位
相に同期させる方式が提案されている。
この従来の方式は、例えば第１図に示す構成を有するも
ので、発振器１は高精度且つ高安定度の・周期Ｔ。
ので、発振器１は高精度且つ高安定度の・周期Ｔ。
の基本波を出力するものであり、パルス変換器２により
パルスｅ。
パルスｅ。
に変換されて計数器３に加えられる。
又４は第１論理回路、５はアナログ移相器、６は位相弁
別器、７は低域ｐ波器、８は出力端子、９は受信信号の
入力端子、１０は微分回路、１１は第２論理回路、１２
は計数回路である。
別器、７は低域ｐ波器、８は出力端子、９は受信信号の
入力端子、１０は微分回路、１１は第２論理回路、１２
は計数回路である。
又第２図は動作説明図であり、前述のパルス変換器２の
出力は同図Ａに示すように、周期Ｔｏのパルスｅ。
出力は同図Ａに示すように、周期Ｔｏのパルスｅ。
どなる。計数器３に於いては、パルスｅ。
を計数して受信信号ｅＸとほぼ同一の周波数の第２図の
Ｂに示す信号ｅｙに分周して第１論理回路４に加える。
Ｂに示す信号ｅｙに分周して第１論理回路４に加える。
この第１論理回路４は計数器３の計数内容で制御されて
、第２図のＣで示すように、一定の時間ｔ１遅れの信号
ｅＲを出力してアナログ移相器５に加える。
、第２図のＣで示すように、一定の時間ｔ１遅れの信号
ｅＲを出力してアナログ移相器５に加える。
このアナログ移相器５により受信信号ｅＸの位相に対応
して移相されて出力端子８から出力信号ｅｙが第２図の
Ｄに示すように出力される。
して移相されて出力端子８から出力信号ｅｙが第２図の
Ｄに示すように出力される。
この出力信号ｅｙは位相弁別器６と微分回路１０とに入
力され、微分回路１０の出力は第２図のＥに示すパルス
Ｐとなって第２論理回路１１に加えられる。
力され、微分回路１０の出力は第２図のＥに示すパルス
Ｐとなって第２論理回路１１に加えられる。
又位相弁別器６−に於いては、第２図のＦに示す受信信
号ｅＸと出力信号ｅｙどの位相を比較し、９０°位相差
のとき弁別出力が零となるもので、この弁別出力は低域
ろ波器７を介してアナログ移相器５０制御電圧として加
えられる。
号ｅＸと出力信号ｅｙどの位相を比較し、９０°位相差
のとき弁別出力が零となるもので、この弁別出力は低域
ろ波器７を介してアナログ移相器５０制御電圧として加
えられる。
第２論理回路１１は計数器３の計数値ｎに対して、ｎ−
１からｎ＋１よりやや遅れた期間即ち第２図のＢの斜線
を施したｔ２−２Ｔｏの期間、パルスＰが計数器３のリ
セットパルスとなることを阻止する。
１からｎ＋１よりやや遅れた期間即ち第２図のＢの斜線
を施したｔ２−２Ｔｏの期間、パルスＰが計数器３のリ
セットパルスとなることを阻止する。
しかし、受信信号ｅＸの位相が変化し、出力信号ｅｙの
位相も変化して、第２図のＤのｅｖ′又はｅｖ′の如（
ｔ２の範囲を越えると、微分出力パルスＰ′又はＰ“は
第２論理回路１１を介して計数器３のリセットパルスと
して加えられ、計数器３がリセットされて、次のパルス
ｅ。
位相も変化して、第２図のＤのｅｖ′又はｅｖ′の如（
ｔ２の範囲を越えると、微分出力パルスＰ′又はＰ“は
第２論理回路１１を介して計数器３のリセットパルスと
して加えられ、計数器３がリセットされて、次のパルス
ｅ。
から計数を開始する。
従って点線又は鎖線で示す信号ｅＹ′又はｅＹ〃及び信
号ｅＲ′又はｅＲ′の如く制御されて、微分出力パルス
が常にｔ２の期間内に生じるようにディジタル的に位相
制御される。
号ｅＲ′又はｅＲ′の如く制御されて、微分出力パルス
が常にｔ２の期間内に生じるようにディジタル的に位相
制御される。
前述の如（、成る範囲内ではアナログ移相器５によ′リ
アナログ方式による移相が行なわれ、その範囲以上の位
相差が生じた場合は、計数器３のリセットによるディジ
タル方式の移相が行なわれ、位相分解度を無限小にでき
る特長を有するものである。
アナログ方式による移相が行なわれ、その範囲以上の位
相差が生じた場合は、計数器３のリセットによるディジ
タル方式の移相が行なわれ、位相分解度を無限小にでき
る特長を有するものである。
なお計数回路１２は、アナログ移相器５の動作遅れに対
応して、微分出力パルスを所定数計数して計数器３のリ
セットパルスを出力する為のものであり、原理的には省
略し得るものである。
応して、微分出力パルスを所定数計数して計数器３のリ
セットパルスを出力する為のものであり、原理的には省
略し得るものである。
しかし、前述の位相同期方式に於いては、次のような欠
点を有するものである。
点を有するものである。
（１）アナログ移相手段は、入力電圧対移相量の直線性
が精度を決定するので、回路定数の精度が高（且つ温度
及び経時変化の少ない部品を使用する必要があり、この
為高価な部品を使用しなければならない。
が精度を決定するので、回路定数の精度が高（且つ温度
及び経時変化の少ない部品を使用する必要があり、この
為高価な部品を使用しなければならない。
（２）アナログ移相量が進み又は遅れ方向の一定値を越
えたときディジタル的に移相を行なわせるものであるか
ら、基準の信号ｅＲの他に比較の為の進み位相の信号ｅ
Ｙと遅れ位相の信号ｅｖとを作る必要があり、ディジタ
ル回路が複雑となる。
えたときディジタル的に移相を行なわせるものであるか
ら、基準の信号ｅＲの他に比較の為の進み位相の信号ｅ
Ｙと遅れ位相の信号ｅｖとを作る必要があり、ディジタ
ル回路が複雑となる。
本発明は、前述の如き従来例の欠点を改善したもので、
経済的な構成により高精度の位相同期を行なわせること
を目的とするものである。
経済的な構成により高精度の位相同期を行なわせること
を目的とするものである。
以下実施例について詳細に説明する。
第３図は本発明の実施例のブロック線図であり、３１は
高精度計つ高安定度の発振器、３２は計数器、３３は論
理回路、３４はリセットタイミング回路、３５は積分リ
セット回路、３６は位相弁別器、３７は第１積分回路、
３８は第２積分回路、３９はレベル・極性判定回路、４
０は出力端子、４１は受信信号の入力端子である。
高精度計つ高安定度の発振器、３２は計数器、３３は論
理回路、３４はリセットタイミング回路、３５は積分リ
セット回路、３６は位相弁別器、３７は第１積分回路、
３８は第２積分回路、３９はレベル・極性判定回路、４
０は出力端子、４１は受信信号の入力端子である。
発振器３１の出力信号は計数器３２と論理回路３３とに
加えられ、発振器３１の出力信号周波数は計数器３２に
より分周され、分周出力信号は受信信号の周波数と等し
くなるように制御される。
加えられ、発振器３１の出力信号周波数は計数器３２に
より分周され、分周出力信号は受信信号の周波数と等し
くなるように制御される。
なお発振器３１の出力信号はパルス信号として出力され
る場合を示し、第１図に示すように基本波出力信号の場
合はパルス変換器によりパルス信号に変換するものであ
る。
る場合を示し、第１図に示すように基本波出力信号の場
合はパルス変換器によりパルス信号に変換するものであ
る。
計数器３２の出力信号は出力端子４０から出力されるも
ので、この出力信号と入力端子４１に加えられた受信信
号とが位相弁別器３６により位相弁別され、位相差に対
応した誤差電圧が出力されて第１積分回路３７に加えら
れる。
ので、この出力信号と入力端子４１に加えられた受信信
号とが位相弁別器３６により位相弁別され、位相差に対
応した誤差電圧が出力されて第１積分回路３７に加えら
れる。
この第１積分回路３７は時定数が長いもので、誤差電圧
に含まれる雑音成分を除去し、平均位相差に比例した誤
差電圧を得る為の低域フィルタとして動作するものであ
る。
に含まれる雑音成分を除去し、平均位相差に比例した誤
差電圧を得る為の低域フィルタとして動作するものであ
る。
第１積分回路３７の出力は第２積分回路３８に加えられ
るもので、第２積分回路３８の時定数は第１積分回路３
７０時定数より短いように設定され、且つ第２積分回路
３８は積分リセット回路３５の出力信号によりセット可
能の構成を有するものである。
るもので、第２積分回路３８の時定数は第１積分回路３
７０時定数より短いように設定され、且つ第２積分回路
３８は積分リセット回路３５の出力信号によりセット可
能の構成を有するものである。
この第２積分回路３８の出力信号は、レベル・極性判定
回路３９に加えられ、一定の閾値と比較されて、正負例
れの極性であるか及び正負の何れかの閾値を越えたか否
か判定される。
回路３９に加えられ、一定の閾値と比較されて、正負例
れの極性であるか及び正負の何れかの閾値を越えたか否
か判定される。
出力信号に対して受信信号が進み位相のとき、第２積分
回路３８の出力信号が正極性となる場合、レベル・極性
判定回路３９は、正極性で閾値レベルを越えたことを判
定すると、進み位相検出信号ｔｄを論理回路３３に加え
る。
回路３８の出力信号が正極性となる場合、レベル・極性
判定回路３９は、正極性で閾値レベルを越えたことを判
定すると、進み位相検出信号ｔｄを論理回路３３に加え
る。
又反対に負極性で閾値レベルを越えたことを判定すると
遅れ位相検出信号ｔ４を論理回路３３に加える。
遅れ位相検出信号ｔ４を論理回路３３に加える。
論理回路３３は、計数器３２の計数内容がｎのときリセ
ットタイミング回路３４を介して計数器３２のリセット
信号ｒｓｔを加えるものであるが、゛進み位相検出信号
ｔｄを加えられたときは、計数内容がｎ−１のときにリ
セット信号ｒｓｔを計数器３２に加える。
ットタイミング回路３４を介して計数器３２のリセット
信号ｒｓｔを加えるものであるが、゛進み位相検出信号
ｔｄを加えられたときは、計数内容がｎ−１のときにリ
セット信号ｒｓｔを計数器３２に加える。
又遅れ位相検出信号ｔｇを加えられたときは、計数内容
がｎ＋１のときにリセット信号ｒｓｔを計数器３２に加
える。
がｎ＋１のときにリセット信号ｒｓｔを計数器３２に加
える。
従って計数器３２による分周出力信号は発振器３１の出
力信号の周期分の１ずつ位相制御されることになる。
力信号の周期分の１ずつ位相制御されることになる。
又リセットタイミング回路３４からのリセット信号ｒｓ
ｔと同時に積分リセット回路３５に信号が加えられ、積
分リセット回路３５により第２積分回路３８のリセット
が可能な充分なパルス幅の信号が第２積分回路３８に加
えられる。
ｔと同時に積分リセット回路３５に信号が加えられ、積
分リセット回路３５により第２積分回路３８のリセット
が可能な充分なパルス幅の信号が第２積分回路３８に加
えられる。
第４図は動作説明図であり、ａは発振器３１の出力信号
を示し、進み位相の場合の第２積分回路３８の出力信号
は、ｂに示すように正極性に増加する。
を示し、進み位相の場合の第２積分回路３８の出力信号
は、ｂに示すように正極性に増加する。
又同図Ｃはリセット信号、ｄは計数器３２の出力信号を
示す。
示す。
第２積分回路３８の出力信号が正極性に増加し、閾値ｖ
ｔｈを越すと、ｔ、のタイミングで出力すべきリセット
信号はｔ８のタイミングで出力され、第２積分回路３８
のリセットと計数器３２のリセットとが行なわれ、次の
計数器３２の出力信号は発振器３１の出力信号の１周期
分移相されることになる。
ｔｈを越すと、ｔ、のタイミングで出力すべきリセット
信号はｔ８のタイミングで出力され、第２積分回路３８
のリセットと計数器３２のリセットとが行なわれ、次の
計数器３２の出力信号は発振器３１の出力信号の１周期
分移相されることになる。
又遅れ位相の場合の第２積分回路３Ｂの出力信号は第４
図のｅに示すように負極性に増加することになり、閾値
−ｖｔｈを越すと、ｔ、のタイミングで出力すべきリセ
ット信号はｔｌｏのタイミングで第４図のｆに示すよう
に出力され、計数器３２の出力信号は第４図のｇに示す
ように移相されることになる。
図のｅに示すように負極性に増加することになり、閾値
−ｖｔｈを越すと、ｔ、のタイミングで出力すべきリセ
ット信号はｔｌｏのタイミングで第４図のｆに示すよう
に出力され、計数器３２の出力信号は第４図のｇに示す
ように移相されることになる。
第５図は第１積分回路３７、第２積分回路３８及びレベ
ル・極性判定回路３９の要部ブロック線図であり、０Ｐ
ＡＩ 、０ＰＡ２は演算増幅器、ＣＩ、Ｃ２はコンデン
サ、Ｒ８はリセットスイッチ、ＣＭＰｌ 、ＣＭＰ２は
比較器である。
ル・極性判定回路３９の要部ブロック線図であり、０Ｐ
ＡＩ 、０ＰＡ２は演算増幅器、ＣＩ、Ｃ２はコンデン
サ、Ｒ８はリセットスイッチ、ＣＭＰｌ 、ＣＭＰ２は
比較器である。
第１積分回路３７には前述の如く位相弁別器３６の出力
信号が加えられて比較的長い時定数による積分が行なわ
れ、第２積分回路３８により比較的短い時定数による積
分が行なわれる。
信号が加えられて比較的長い時定数による積分が行なわ
れ、第２積分回路３８により比較的短い時定数による積
分が行なわれる。
リセットスイッチＲ８はトランジスタ等のスイッチング
素子により構成され、積分リセット回路３５からの信号
によりオン状態となってコンデンサＣ２を短絡し、それ
によってリセットされるもので、第２積分回路３８の出
力信号は、レベル・極性判定回路３９の比較器ＣＭＰ１
、ＣＭＰ２に加えられる。
素子により構成され、積分リセット回路３５からの信号
によりオン状態となってコンデンサＣ２を短絡し、それ
によってリセットされるもので、第２積分回路３８の出
力信号は、レベル・極性判定回路３９の比較器ＣＭＰ１
、ＣＭＰ２に加えられる。
比較器ＣＭＰ１では閾値ｖｔｈト比較し、比較器ＣＭＰ
２では閾値−ｖｔｈと比較することにより進み位相検出
信号ｔｄ又は遅れ位相検出信号Ａｇが得られる。
２では閾値−ｖｔｈと比較することにより進み位相検出
信号ｔｄ又は遅れ位相検出信号Ａｇが得られる。
前述の如く、受信信号と出力信号との位相比較結果に従
って計数器３２のリセットタイミングが制御され、出力
信号の位相が分周化分の１ずつ移相されて位相同期化さ
れるものであり、ディジタル的処理により受信信号位相
に同期した出力信号を得ることができる。
って計数器３２のリセットタイミングが制御され、出力
信号の位相が分周化分の１ずつ移相されて位相同期化さ
れるものであり、ディジタル的処理により受信信号位相
に同期した出力信号を得ることができる。
以上説明したように、本発明は、発振器３１の出力信号
を計数器３２によって受信信号とほぼ同一の周波数に分
周し、その分周出力信号と受信信号との位相比較を行な
い、比較出力信号を第１積分回路３７で積分し、更に時
定数の小さい第２積分回路３８で積分し、レベル・極性
判定回路３９により正負の閾値を越えたことを判定して
、正又は負の極性により進み又は遅れ検出信号を出力し
、計数器３２のリセットタイミングを分周化分の１ずつ
ずらすことにより、受信信号位相に同期した分周出力信
号を得るものであり、位相分解能は分周比により定まり
、回路定数の変化には関係しないので、回路部品の要求
精度が緩和される。
を計数器３２によって受信信号とほぼ同一の周波数に分
周し、その分周出力信号と受信信号との位相比較を行な
い、比較出力信号を第１積分回路３７で積分し、更に時
定数の小さい第２積分回路３８で積分し、レベル・極性
判定回路３９により正負の閾値を越えたことを判定して
、正又は負の極性により進み又は遅れ検出信号を出力し
、計数器３２のリセットタイミングを分周化分の１ずつ
ずらすことにより、受信信号位相に同期した分周出力信
号を得るものであり、位相分解能は分周比により定まり
、回路定数の変化には関係しないので、回路部品の要求
精度が緩和される。
又第１積分回路３７、第２積分回路３８、レベル・極性
判定回路３９等はアナログ回路により構成されており、
積分時定数の変更が容易であることから、所望の位相追
尾特性とすることができる。
判定回路３９等はアナログ回路により構成されており、
積分時定数の変更が容易であることから、所望の位相追
尾特性とすることができる。
又第１積分回路３７とこの第１積分回路３７の時定数よ
り小さい時定数の第２積分回路３８とにより、位相弁別
器３６の出力信号を積分するものであるから、受信信号
位相が変化する場合に於いても、位相追尾誤差を小さく
することができる利点がある。
り小さい時定数の第２積分回路３８とにより、位相弁別
器３６の出力信号を積分するものであるから、受信信号
位相が変化する場合に於いても、位相追尾誤差を小さく
することができる利点がある。
更に、計数器３２の出力信号を位相同期出力信号。
とするものであるから、アナログ移相器を必要とせず、
第１図に示す従来例に比較して簡単な構成となり、例え
ば回路素子数を７割以下とすることができる。
第１図に示す従来例に比較して簡単な構成となり、例え
ば回路素子数を７割以下とすることができる。
従って経済的な構成により位相同期を行なわせることが
できる。
できる。
又複数の受信信号に対しては、発振器を共用化できるの
で、発振器が高精度且つ高安定度のもので高価であって
も、全体としては経済的な構成となる利点がある。
で、発振器が高精度且つ高安定度のもので高価であって
も、全体としては経済的な構成となる利点がある。
第１図は従来の位相制御方式のブロック線図、第２図は
その動作説明図、第３図は本発明の実施例のブロック線
図、第４図はその動作説明図、第５図は第１積分回路、
第２積分回路及びレベル・極性判定回路の要部ブロック
線図、 ３１は発振器、３２は計数器、３３は論理回路、３４は
リセットタイミング回路、３５は積分リセット回路、３
６は位相弁別器、３７は第１積分回路、３８は第２積分
回路、３９はレベル・極性判定回路、４０は出力端子、
４１は入力端子である。
その動作説明図、第３図は本発明の実施例のブロック線
図、第４図はその動作説明図、第５図は第１積分回路、
第２積分回路及びレベル・極性判定回路の要部ブロック
線図、 ３１は発振器、３２は計数器、３３は論理回路、３４は
リセットタイミング回路、３５は積分リセット回路、３
６は位相弁別器、３７は第１積分回路、３８は第２積分
回路、３９はレベル・極性判定回路、４０は出力端子、
４１は入力端子である。
Claims (1)
- １ 発振器の出力信号を計数して受信信号周波数とほぼ
同一の周波数に分周し、且つリセット可能の計数器と、
該計数器の出力信号と受信信号との位相比較を行ない位
相差に対応した電圧を出力する位相弁別器と、該位相弁
別器の出力信号を積分する第１積分回路と、該第１積分
回路の時定数より小さい時定数を有し、該第１積分回路
の出力信号を積分すると共にリセット可能の第２積分回
路と、該第２積分回路の出力信号の正負の極性及び閾値
に対するレベルを判定するレベル・極性判定回路とを備
え、前記計数器の出力信号と前記受信信号との位相差に
対応した前記第２積分回路の出力信号のレベルが正又は
負の閾値を越えたことを前記レベル・極性判定回路で判
定したとき、前記計数器のリセットタイミングな分周化
分の１ずつずらして前記計数器の出力信号位相を制御し
、前記受信信号の位相に同期化させることを特徴とする
位相同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53160307A JPS5922419B2 (ja) | 1978-12-19 | 1978-12-19 | 位相同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53160307A JPS5922419B2 (ja) | 1978-12-19 | 1978-12-19 | 位相同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5582974A JPS5582974A (en) | 1980-06-23 |
| JPS5922419B2 true JPS5922419B2 (ja) | 1984-05-26 |
Family
ID=15712119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53160307A Expired JPS5922419B2 (ja) | 1978-12-19 | 1978-12-19 | 位相同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922419B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262510U (ja) * | 1988-10-29 | 1990-05-10 |
-
1978
- 1978-12-19 JP JP53160307A patent/JPS5922419B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262510U (ja) * | 1988-10-29 | 1990-05-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5582974A (en) | 1980-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309649A (en) | Phase synchronizer | |
| US4131856A (en) | Electrical synchronizing circuits | |
| US5694068A (en) | Digital phase-locked loop (PLL) having multilevel phase comparators | |
| US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
| US4206414A (en) | Electrical synchronizing circuits | |
| FI105501B (fi) | Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri | |
| US4884040A (en) | Sampled data phase locking system | |
| JP3538994B2 (ja) | ディジタルカウンタおよびディジタルｐｌｌ回路 | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| US4358736A (en) | Phase comparison circuit | |
| US3781882A (en) | Adaptive digital automatic gain control for mti radar systems | |
| US4068181A (en) | Digital phase comparator | |
| US3761835A (en) | Automatic frequency control system | |
| US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
| US4562437A (en) | Digital loop filter | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| US4573024A (en) | PLL having two-frequency VCO | |
| US3341658A (en) | Synchronization system utilizing a matched filter for correlation detection of sync signals | |
| US4184122A (en) | Digital phase comparison apparatus | |
| US4465982A (en) | Phase-locked loop with reduced frequency modulation | |
| JPH04232477A (ja) | 小さい位相差の測定のための方法および回路装置 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| RU2001517C1 (ru) | Дробно-пропорциональный преобразователь частоты | |
| JPH0664097B2 (ja) | デイジタル位相検出器 |