JPS592251A - ビデオテ−プレコ−ダのシリンダモ−タ制御回路 - Google Patents
ビデオテ−プレコ−ダのシリンダモ−タ制御回路Info
- Publication number
- JPS592251A JPS592251A JP57110418A JP11041882A JPS592251A JP S592251 A JPS592251 A JP S592251A JP 57110418 A JP57110418 A JP 57110418A JP 11041882 A JP11041882 A JP 11041882A JP S592251 A JPS592251 A JP S592251A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- terminal
- cylinder motor
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/1808—Driving of both record carrier and head
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はビデオテープレコーダのシリンダモータ制御回
路に関する。
路に関する。
可変速再生が可能なビデオテープレコーダにおいては、
いわゆるスロー再生やＮ（ｉ数）倍速等の特殊再生時に
は標準再生時に対して水平同期の時間がずれるので、シ
リンダの回転数ヲ笈化させる必要かめる。このため、従
来では一般的に位相制御電圧を変化させてシリンダの回
転数を変化させている。ところが従来では特殊再生から
標準角化に復帰する際にサーボ系が暴れるので、急速に
復帰させることができなかった。
いわゆるスロー再生やＮ（ｉ数）倍速等の特殊再生時に
は標準再生時に対して水平同期の時間がずれるので、シ
リンダの回転数ヲ笈化させる必要かめる。このため、従
来では一般的に位相制御電圧を変化させてシリンダの回
転数を変化させている。ところが従来では特殊再生から
標準角化に復帰する際にサーボ系が暴れるので、急速に
復帰させることができなかった。
本発明は、上述の技術的課題を解決し、特殊再生から標
準再生への復帰時にサーボ系が暴れることを防止して、
急速な復帰を可能としたシリンダモータ制御回路を提供
することを目的とする。
準再生への復帰時にサーボ系が暴れることを防止して、
急速な復帰を可能としたシリンダモータ制御回路を提供
することを目的とする。
以下、図面によって本発明の実′ｈ１！１例を説明する
０図面は本発明の一実施例の簡略化した回路図でるる。
０図面は本発明の一実施例の簡略化した回路図でるる。
シリンダモータ１には、たとえはシリンダモ−り１の回
転数を検出するための磁気ヘッドと磁極とが設けられる
。この磁気ヘッドから処理回路２には、シリンダモータ
１の周波数検出信号（図面ではＦＧと略称する）と、位
相検出信号（瞳面ではＰ’Ｇと略称する）とが与えられ
る。また処理回路２には、基準信号が与えられる。
転数を検出するための磁気ヘッドと磁極とが設けられる
。この磁気ヘッドから処理回路２には、シリンダモータ
１の周波数検出信号（図面ではＦＧと略称する）と、位
相検出信号（瞳面ではＰ’Ｇと略称する）とが与えられ
る。また処理回路２には、基準信号が与えられる。
処理回路２は、位相制御電圧端子ＥＰＧ、周波数制御電
圧端子ＦＧＣおよび出力端子ＯＵＴが備えられる。周波
数制御電圧端子Ｆ、ＧＯは、コンデンサＯＬ’に介して
接地でれる。また、この周波数制御端子ＦＧＯは可変抵
抗Ｒ１を介して電源供給端子３に接続される。出力端子
ＯＵＴはドライバ回Ｍ１２を介してシリンダモータＩＫ
接続される。
圧端子ＦＧＣおよび出力端子ＯＵＴが備えられる。周波
数制御電圧端子Ｆ、ＧＯは、コンデンサＯＬ’に介して
接地でれる。また、この周波数制御端子ＦＧＯは可変抵
抗Ｒ１を介して電源供給端子３に接続される。出力端子
ＯＵＴはドライバ回Ｍ１２を介してシリンダモータＩＫ
接続される。
位相制御電圧端子ＫＥＧおよび接地間には、抵抗Ｒ２，
Ｒ３およびコンデンサＣ２から成る時定数回路４が接続
される。抵抗Ｒ２，Ｒ３の接続点５は、抵抗Ｒ４？介し
て接地式れる。また接続点５は、抵抗Ｒ５全介して、可
変抵抗Ｒ１および周波数制御電圧端子ＦＧＯの接続点６
に接続烙れる。
Ｒ３およびコンデンサＣ２から成る時定数回路４が接続
される。抵抗Ｒ２，Ｒ３の接続点５は、抵抗Ｒ４？介し
て接地式れる。また接続点５は、抵抗Ｒ５全介して、可
変抵抗Ｒ１および周波数制御電圧端子ＦＧＯの接続点６
に接続烙れる。
本発明に従えば、位相制御電圧端子ＥＰＧから周波数制
御電圧端子ＦＧＯに至る回路の途中、たとえば接続点５
および抵抗Ｒ５間に、第ｌおよび第２ト２ンジスタＴＲ
Ｉ、ＴＲ２から成るエミッタフォロワー回路７が接続さ
れる。すなわち、接続点５および抵抗Ｒ５間の接続点８
に第１トランジスタＴＲＩおよび第２トランジスタＴＲ
２が直列接続きれる。
御電圧端子ＦＧＯに至る回路の途中、たとえば接続点５
および抵抗Ｒ５間に、第ｌおよび第２ト２ンジスタＴＲ
Ｉ、ＴＲ２から成るエミッタフォロワー回路７が接続さ
れる。すなわち、接続点５および抵抗Ｒ５間の接続点８
に第１トランジスタＴＲＩおよび第２トランジスタＴＲ
２が直列接続きれる。
第１トランジスタＴＲＩはＮＰＮ）ランジスタでりり、
男２トランジスタＴＲ２はＰＮＰ ）ランジスタでめる
。第１トランジヌタＴＲＩのベースには、抵抗Ｒ６を介
して制御端子９が接続される。
男２トランジスタＴＲ２はＰＮＰ ）ランジスタでめる
。第１トランジヌタＴＲＩのベースには、抵抗Ｒ６を介
して制御端子９が接続される。
第２トランジスタＴＲ２のベースには一対のダイオード
ＤＩ、Ｄ２が並列に接続される０ダイオードＤＩ、Ｄ２
および第２トランジスタＴＲ２のベース間は抵抗Ｒ７ｉ
介して接地でれる。ダイオードＤＩに関して設けられた
制御端子ｌＯは可変抵抗Ｒ８全介して接地され、ダイオ
ードＤ２に関して設けられた制御端子１１ ｉ、ｉ：
ｌ’Ｊ笈抵抗Ｒ９全介し ：て接地式れる。ダイオー
ドＤｉは可変抵ｐＬＲ８に接続され、ダイオードＤ２は
可変抵抗Ｒ９に接続される。
ＤＩ、Ｄ２が並列に接続される０ダイオードＤＩ、Ｄ２
および第２トランジスタＴＲ２のベース間は抵抗Ｒ７ｉ
介して接地でれる。ダイオードＤＩに関して設けられた
制御端子ｌＯは可変抵抗Ｒ８全介して接地され、ダイオ
ードＤ２に関して設けられた制御端子１１ ｉ、ｉ：
ｌ’Ｊ笈抵抗Ｒ９全介し ：て接地式れる。ダイオー
ドＤｉは可変抵ｐＬＲ８に接続され、ダイオードＤ２は
可変抵抗Ｒ９に接続される。
ｆｌＩＩＪ御端子９には、標準再生時のＮ（振数）倍速
の特殊再生時において、止・逆にかかわらすハイレベル
の信号か与えられる。したがって、ｉｉ）ランジスメＴ
ＲＩはＮ倍速時においてＯＮする。
の特殊再生時において、止・逆にかかわらすハイレベル
の信号か与えられる。したがって、ｉｉ）ランジスメＴ
ＲＩはＮ倍速時においてＯＮする。
制御端子ｌＯには、たとえばＮ倍速の正転時にハイレベ
ルの信号が与えられ、制御ｙ−子１１には、たとえばＮ
倍速の逆転時にハイレベルの信号が与えられる。
ルの信号が与えられ、制御ｙ−子１１には、たとえばＮ
倍速の逆転時にハイレベルの信号が与えられる。
このようにすると、特殊再生時には、第１トランジスタ
ＴＲＩはＯＮ状態となり、接続点８には、第２トランジ
スタＴＲ２のエミッタ電圧が加えられることになる。し
かも抵抗Ｒ２，Ｒ３，Ｒ４゜Ｒ５の回路系のインピーダ
ンスは旨いので、はとんど動作しない。
ＴＲＩはＯＮ状態となり、接続点８には、第２トランジ
スタＴＲ２のエミッタ電圧が加えられることになる。し
かも抵抗Ｒ２，Ｒ３，Ｒ４゜Ｒ５の回路系のインピーダ
ンスは旨いので、はとんど動作しない。
また可変抵抗Ｒ８，Ｒ９の抵抗値を適宜設定することに
より、Ｎ倍速萌の正方向および逆方向に応じて、第２ト
ランジスタＴＲ２のエミッタ電圧を変化させることかで
きる。したかつて１．正方向の場合にはシリンダの回転
速１に早くシ、逆方向の場合にはシリンダの回転速度を
遅くすることがｎ」能となる。
より、Ｎ倍速萌の正方向および逆方向に応じて、第２ト
ランジスタＴＲ２のエミッタ電圧を変化させることかで
きる。したかつて１．正方向の場合にはシリンダの回転
速１に早くシ、逆方向の場合にはシリンダの回転速度を
遅くすることがｎ」能となる。
このようにして、抵抗Ｒ２〜Ｒ４の回路系をほとんど動
作嘔せることなしに、外部から６望の電圧を印加するこ
とができ、％殊再生から標準再生に復帰する際に、思違
復帰することが可能となる。
作嘔せることなしに、外部から６望の電圧を印加するこ
とができ、％殊再生から標準再生に復帰する際に、思違
復帰することが可能となる。
なお、複数の特殊再生モードかめる場合には、第２トラ
ンジスタＴＲ２のベースに、各モードに対応した電圧全
印加しうるようにダイオードマトリクスを構成すれはよ
い。
ンジスタＴＲ２のベースに、各モードに対応した電圧全
印加しうるようにダイオードマトリクスを構成すれはよ
い。
上述のごとく本発明によれば、特殊再生から標準再生へ
の復帰全急速に行なうことができるようになる。
の復帰全急速に行なうことができるようになる。
【図面の簡単な説明】
図面は本発明の一実施例の簡略化した回路図でろるＯ
１・・・シリンダモータ、２・・・処理回路、７・・・
エミッタフォロワー回路、９，１０．１１・・・制御端
子、ＴＲＩ・・・第１トランジスタ、ＴＲ２・・・ｍ２
トラ７ジスタ、Ｒ８，Ｒ９・・・可変抵抗、Ｄｌ、Ｄ２
・・・ダイオード、］ｌ８ＰＧ・・・位相制御電圧端子
、ＦＧＯ・・・周波数制御％ｆｔ端子 代理人 弁理士 西教圭一部
エミッタフォロワー回路、９，１０．１１・・・制御端
子、ＴＲＩ・・・第１トランジスタ、ＴＲ２・・・ｍ２
トラ７ジスタ、Ｒ８，Ｒ９・・・可変抵抗、Ｄｌ、Ｄ２
・・・ダイオード、］ｌ８ＰＧ・・・位相制御電圧端子
、ＦＧＯ・・・周波数制御％ｆｔ端子 代理人 弁理士 西教圭一部
Claims (1)
- 【特許請求の範囲】 位相検出信号、周波数検出信号および基準信号に応じた
位相制御電圧および周波数制御電圧によってシリンダモ
ータ全制御する信号を出力する処理回路を備えるビデオ
テープレコーダのシリンダモータ開側１回路において、 前記処理回路の位相制御電圧端子および周波数制御電圧
ν１ｍｌ子を連絡する回路の途中に、スイッチング動作
ケする第１トランジスタと、エミッタフォロワーとなる
第２トランジスタとが直列接続され、第１トランジスタ
のベースには特殊再生時にハイレベルとなる制御端子が
接続烙れ、第２トランジスタのペースには、特殊角化時
の正逆走行方間に応じた少なくとも一対の制御端子が、
可変抵すしおよびダイオードを個別に弁じて並列に、接
続ちれることを％徴とするビデオテープレコータノシリ
ンダモーメ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110418A JPS592251A (ja) | 1982-06-25 | 1982-06-25 | ビデオテ−プレコ−ダのシリンダモ−タ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110418A JPS592251A (ja) | 1982-06-25 | 1982-06-25 | ビデオテ−プレコ−ダのシリンダモ−タ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592251A true JPS592251A (ja) | 1984-01-07 |
Family
ID=14535257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110418A Pending JPS592251A (ja) | 1982-06-25 | 1982-06-25 | ビデオテ−プレコ−ダのシリンダモ−タ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205736A (ja) * | 1986-03-05 | 1987-09-10 | Meiji Milk Prod Co Ltd | ジエリフアイドミルクの製造方法 |
-
1982
- 1982-06-25 JP JP57110418A patent/JPS592251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205736A (ja) * | 1986-03-05 | 1987-09-10 | Meiji Milk Prod Co Ltd | ジエリフアイドミルクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1192257A (en) | Brushless dc motor driving circuit | |
| GB2103034A (en) | Brushless DC motor control system | |
| US4476421A (en) | Stepper motor exciting circuit | |
| US4516060A (en) | Digital motor speed control | |
| JPS592251A (ja) | ビデオテ−プレコ−ダのシリンダモ−タ制御回路 | |
| US5175629A (en) | Superimposing circuit for a video apparatus | |
| US4514668A (en) | D.C. Motor driving circuit | |
| JPH0731632Y2 (ja) | 可制御分周回路 | |
| US4577243A (en) | Control signal generating circuit for a magnetic recording and/or reproducing apparatus | |
| KR880001385Y1 (ko) | 더블데크 카셋트 녹음기의 연속재생 및 더빙회로 | |
| JPH064432Y2 (ja) | 磁気記録再生装置 | |
| JP2629199B2 (ja) | 直流モータの正転逆転装置 | |
| JPH0134433B2 (ja) | ||
| JPH0727836Y2 (ja) | モ−タ駆動回路 | |
| JP3009721B2 (ja) | 電気ガバナモータ制御回路 | |
| JPS6039393A (ja) | モ−タ制御回路用ｉｃ | |
| KR900001501Y1 (ko) | 비디오 카세트 레코더의 정지화면 제어회로 | |
| JPS6156709B2 (ja) | ||
| JPS59195995U (ja) | ステツピングモ−タ駆動装置 | |
| JPH0116395Y2 (ja) | ||
| JPS6211198Y2 (ja) | ||
| JPS6311080A (ja) | 直流モ−タ制御装置 | |
| JPH0216433Y2 (ja) | ||
| JPS63157688A (ja) | ブラシレスモ−タの定電圧駆動回路 | |
| JPS62293981A (ja) | モ−タ制御駆動回路 |