JPH0731632Y2 - 可制御分周回路 - Google Patents
可制御分周回路Info
- Publication number
- JPH0731632Y2 JPH0731632Y2 JP4224686U JP4224686U JPH0731632Y2 JP H0731632 Y2 JPH0731632 Y2 JP H0731632Y2 JP 4224686 U JP4224686 U JP 4224686U JP 4224686 U JP4224686 U JP 4224686U JP H0731632 Y2 JPH0731632 Y2 JP H0731632Y2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- terminal
- frequency
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 Ａ 産業上の利用分野 本考案は可制御分周回路に関し、例えばビデオテープレ
コーダ（VTR）などのように複数の分周比の周波数をも
つパルス信号を用いる機器に適用して好適なものであ
る。
コーダ（VTR）などのように複数の分周比の周波数をも
つパルス信号を用いる機器に適用して好適なものであ
る。
Ｂ 考案の概要 本考案は、周波数信号を所望の分周比で分周する分周回
路において、論理信号でなる制御信号によつて、周波数
信号を分周する第１の動作モードと、分周せずにスルー
させる第２の動作モードとをとり得るように構成するこ
とにより、簡易な構成によつて必要に応じて分周出力を
得ることができる可制御分周回路を容易に実現し得る。
路において、論理信号でなる制御信号によつて、周波数
信号を分周する第１の動作モードと、分周せずにスルー
させる第２の動作モードとをとり得るように構成するこ
とにより、簡易な構成によつて必要に応じて分周出力を
得ることができる可制御分周回路を容易に実現し得る。
Ｃ 従来の技術 例えばVTRにおいては、第４図に示すように、キヤプス
タン１の回転速度を周波数発電機２によつて検出し、そ
の周波数出力S1をキヤプスタン速度サーボ回路３にフイ
ードバツクすることにより、速度基準入力REFの周波数
に一致するような周波数出力S1を得ることができるよう
な回転速度でキヤプスタン１を回転させるようにキヤプ
スタン速度サーボ回路３から駆動モータ４に対する駆動
出力S2を送出する。
タン１の回転速度を周波数発電機２によつて検出し、そ
の周波数出力S1をキヤプスタン速度サーボ回路３にフイ
ードバツクすることにより、速度基準入力REFの周波数
に一致するような周波数出力S1を得ることができるよう
な回転速度でキヤプスタン１を回転させるようにキヤプ
スタン速度サーボ回路３から駆動モータ４に対する駆動
出力S2を送出する。
かくしてキヤプスタン１は、磁気テープをノーマル再生
モードで走行させる回転速度で駆動される。
モードで走行させる回転速度で駆動される。
例えばテープをノーマル再生モードで走行させたとき、
周波数発電機２の周波数出力S1の周波数は、例えば240
〔Hz〕に選定され、これが240〔Hz〕の速度基準入力REF
と比較される。
周波数発電機２の周波数出力S1の周波数は、例えば240
〔Hz〕に選定され、これが240〔Hz〕の速度基準入力REF
と比較される。
Ｄ 考案が解決しようとする問題点 ところでかかる構成の速度サーボ系を有するVTRにおい
て、1/2倍速、１倍速、２倍速……のように、可変速再
生モードで再生をしようとする場合には、各可変速速度
に対応する複数の速度基準入力REFを用意しなければな
らず、その構成が大型かつ複雑になることを避け得なか
つた。
て、1/2倍速、１倍速、２倍速……のように、可変速再
生モードで再生をしようとする場合には、各可変速速度
に対応する複数の速度基準入力REFを用意しなければな
らず、その構成が大型かつ複雑になることを避け得なか
つた。
因に従来のVTRにおいては、可変速速度基準入力REFを
RC時定数回路を用いて構成しており、複数の可変速速度
に対する速度基準入力REFを得るためには、RC回路を複
数個用意してこれをモード切換操作に同期して切り換え
るように構成されていた。従つてRC回路及び切換手段と
して比較的複雑かつ大型になる構成を必要としていた。
RC時定数回路を用いて構成しており、複数の可変速速度
に対する速度基準入力REFを得るためには、RC回路を複
数個用意してこれをモード切換操作に同期して切り換え
るように構成されていた。従つてRC回路及び切換手段と
して比較的複雑かつ大型になる構成を必要としていた。
本考案は以上の点を考慮してなされたもので、周波数信
号を必要に応じて選定した分周比で分周できるようにす
ることにより、全体として簡易な構成によつて磁気テー
プをノーマル速度、又は可変速速度で走行させ得るよう
にしたものである。
号を必要に応じて選定した分周比で分周できるようにす
ることにより、全体として簡易な構成によつて磁気テー
プをノーマル速度、又は可変速速度で走行させ得るよう
にしたものである。
Ｅ 問題点を解決するための手段 かかる問題点を解決するため本考案においては、データ
入力端Ｄと、クロツク入力端CKと、セツト入力端Ｓと、
リセツト入力端Ｒと、反転出力端とを有し、セツト入
力Ｓが論理レベル「Ｌ」のとき、クロツク入力CKの立上
りに同期して入力されるデータ入力Ｄの反転出力を反転
出力端から出力し、セツト入力Ｓが論理レベル「Ｈ」
のとき、リセツト入力Ｒを反転出力端から出力するＲ
−Ｓ端子付Ｄ型フリツプフロツプ回路を具え、リセツト
入力端Ｒをダイオードスイツチ14を介してセツト入力端
Ｓに接続して当該接続点を制御信号入力端子TCONに接続
すると共に、リセツト入力端Ｒを抵抗13を介してクロツ
ク入力端CKに接続して当該接続点を周波数信号入力端子
TINに接続し、制御信号入力端子TCONに論理信号でなる
制御信号SCONを与えることによりダイオードスイツチ14
をオン動作状態、又はオフ動作状態に制御し、オン状態
にある時Ｒ−Ｓ端子付Ｄ型フリツプフロツプ回路12のク
ロツク入力端CKに与えられる周波数信号S1を分周して反
転出力端から可制御分周出力S3として送出し、オフ状
態にある時抵抗13を介してＲ−Ｓ端子付Ｄ型フリツプフ
ロツプ回路12のリセツト入力端Ｒに与えられる周波数信
号S1をスルーさせて反転出力端から可制御分周信号S3
として送出するようにする。
入力端Ｄと、クロツク入力端CKと、セツト入力端Ｓと、
リセツト入力端Ｒと、反転出力端とを有し、セツト入
力Ｓが論理レベル「Ｌ」のとき、クロツク入力CKの立上
りに同期して入力されるデータ入力Ｄの反転出力を反転
出力端から出力し、セツト入力Ｓが論理レベル「Ｈ」
のとき、リセツト入力Ｒを反転出力端から出力するＲ
−Ｓ端子付Ｄ型フリツプフロツプ回路を具え、リセツト
入力端Ｒをダイオードスイツチ14を介してセツト入力端
Ｓに接続して当該接続点を制御信号入力端子TCONに接続
すると共に、リセツト入力端Ｒを抵抗13を介してクロツ
ク入力端CKに接続して当該接続点を周波数信号入力端子
TINに接続し、制御信号入力端子TCONに論理信号でなる
制御信号SCONを与えることによりダイオードスイツチ14
をオン動作状態、又はオフ動作状態に制御し、オン状態
にある時Ｒ−Ｓ端子付Ｄ型フリツプフロツプ回路12のク
ロツク入力端CKに与えられる周波数信号S1を分周して反
転出力端から可制御分周出力S3として送出し、オフ状
態にある時抵抗13を介してＲ−Ｓ端子付Ｄ型フリツプフ
ロツプ回路12のリセツト入力端Ｒに与えられる周波数信
号S1をスルーさせて反転出力端から可制御分周信号S3
として送出するようにする。
Ｆ 作用 制御信号入力端子TCONに与える制御信号SCONによつてス
イツチ素子をオン動作状態に制御したとき、フリツプフ
ロップ回路12のリセツト入力端Ｒがスイツチ素子14を介
してセツト入力端Ｓに接続される。このときフリツプフ
ロップ回路12は、クロツク入力端CKに与えられる周波数
信号の論理レベルの変化に応じて反転動作を繰り返すこ
とによつて、当該周波数信号S1を分周してなる可制御分
周信号S3を反転出力端から送出する。
イツチ素子をオン動作状態に制御したとき、フリツプフ
ロップ回路12のリセツト入力端Ｒがスイツチ素子14を介
してセツト入力端Ｓに接続される。このときフリツプフ
ロップ回路12は、クロツク入力端CKに与えられる周波数
信号の論理レベルの変化に応じて反転動作を繰り返すこ
とによつて、当該周波数信号S1を分周してなる可制御分
周信号S3を反転出力端から送出する。
これに対してスイツチ素子14がオフ動作状態に制御され
ているときには、フリツプフロップ回路12のリセツト入
力端Ｒがセツト入力端Ｓから切り離されているので、フ
リツプフロップ回路12はクロツク入力端CKに与えられる
周波数信号S1の信号レベルの変化を無視し、抵抗13を介
してリセツト入力端Ｒに与えられる周波数信号S1の論理
レベルと同じ論理レベルを有する可制御分周信号S3を反
転出力端から送出する。
ているときには、フリツプフロップ回路12のリセツト入
力端Ｒがセツト入力端Ｓから切り離されているので、フ
リツプフロップ回路12はクロツク入力端CKに与えられる
周波数信号S1の信号レベルの変化を無視し、抵抗13を介
してリセツト入力端Ｒに与えられる周波数信号S1の論理
レベルと同じ論理レベルを有する可制御分周信号S3を反
転出力端から送出する。
かくしてフリツプフロップ回路12に対してスイツチ素子
14及び抵抗13を設けただけの簡易な構成によつて分周動
作と、スルー動作とを選択的に制御できる可制御分周回
路を容易に実現し得る。
14及び抵抗13を設けただけの簡易な構成によつて分周動
作と、スルー動作とを選択的に制御できる可制御分周回
路を容易に実現し得る。
Ｇ 実施例 以下図面について、本考案をVTRの速度サーボ系に適用
した場合の一実施例を詳述する。
した場合の一実施例を詳述する。
第４図に対応させて第３図に示すように、周波数発電機
２において発生される周波数信号S1を可制御分周回路11
に受け、その可制御分周出力S3をキヤプスタン速度サー
ボ回路３に対する速度入力として供給する。
２において発生される周波数信号S1を可制御分周回路11
に受け、その可制御分周出力S3をキヤプスタン速度サー
ボ回路３に対する速度入力として供給する。
可制御分周回路11は、第１図に示すように、Ｒ−Ｓ端子
付Ｄ型フリツプフロップ回路構成のフリツプフロップ回
路12を有し、そのクロツク入力端CKに入力端子TINを介
して周波数発電機２において発生される周波数信号S1を
受けると共に、反転出力端に得られる論理信号を可制
御分周出力S3として出力端子TOUTを介してキヤプスタン
速度サーボ回路３に送出する。ここでＲ−Ｓ端子付Ｄ型
フリツプフロツプ回路はそれ自体既存のもので、Ｒ入力
及びＳ入力の論理レベルの状態に応じて、現在の状態の
Ｑ出力Qnと次の状態のＱ出力Qn+1との間には、Ｒ＝Ｓ＝
「Ｌ」のときQn+1＝Qn、Ｒ＝「Ｈ」かつＳ＝「Ｌ」のと
きQn+1＝「Ｌ」、Ｒ＝「Ｌ」かつＳ＝「Ｈ」のときQn+1
＝「Ｈ」、Ｒ＝「Ｈ」かつＳ＝「Ｈ」のときQn+1＝▲
▼＝「Ｈ」になる。
付Ｄ型フリツプフロップ回路構成のフリツプフロップ回
路12を有し、そのクロツク入力端CKに入力端子TINを介
して周波数発電機２において発生される周波数信号S1を
受けると共に、反転出力端に得られる論理信号を可制
御分周出力S3として出力端子TOUTを介してキヤプスタン
速度サーボ回路３に送出する。ここでＲ−Ｓ端子付Ｄ型
フリツプフロツプ回路はそれ自体既存のもので、Ｒ入力
及びＳ入力の論理レベルの状態に応じて、現在の状態の
Ｑ出力Qnと次の状態のＱ出力Qn+1との間には、Ｒ＝Ｓ＝
「Ｌ」のときQn+1＝Qn、Ｒ＝「Ｈ」かつＳ＝「Ｌ」のと
きQn+1＝「Ｌ」、Ｒ＝「Ｌ」かつＳ＝「Ｈ」のときQn+1
＝「Ｈ」、Ｒ＝「Ｈ」かつＳ＝「Ｈ」のときQn+1＝▲
▼＝「Ｈ」になる。
フリツプフロップ回路12のクロツク入力端CKは、抵抗13
を介してリセツト入力端Ｒに接続されると共に、リセツ
ト端子Ｒがスイツチ素子としてのダイオード14を介して
セツト入力端Ｓに接続されている。セツト入力端Ｓは制
御信号入力端子TCONに導出され、この制御信号入力端子
TCONに論理「Ｌ」レベルの制御信号SCONが到来したと
き、ダイオード14をオン動作させることにより、リセツ
ト端子Ｒ及びセツト端子Ｓをダイオード14を介して直結
することによりセツト端子Ｓ及びリセツト端子Ｒの論理
レベルを「Ｌ」に維持させる。
を介してリセツト入力端Ｒに接続されると共に、リセツ
ト端子Ｒがスイツチ素子としてのダイオード14を介して
セツト入力端Ｓに接続されている。セツト入力端Ｓは制
御信号入力端子TCONに導出され、この制御信号入力端子
TCONに論理「Ｌ」レベルの制御信号SCONが到来したと
き、ダイオード14をオン動作させることにより、リセツ
ト端子Ｒ及びセツト端子Ｓをダイオード14を介して直結
することによりセツト端子Ｓ及びリセツト端子Ｒの論理
レベルを「Ｌ」に維持させる。
この状態において制御信号SCONが論理「Ｈ」レベルに
立ち上がつたとき、ダイオード14はオフ動作し、これに
よりリセツト端子Ｒをセツト端子Ｓから切り離す状態に
制御する。この結果セツト端子Ｓには論理「Ｈ」レベル
の制御信号SCONが与えられるのに対して、リセツト端子
Ｒには、入力端子TINに供給される周波数信号S1の論理
レベルの変化に応じて変化するリセツト信号が与えられ
る。
立ち上がつたとき、ダイオード14はオフ動作し、これに
よりリセツト端子Ｒをセツト端子Ｓから切り離す状態に
制御する。この結果セツト端子Ｓには論理「Ｈ」レベル
の制御信号SCONが与えられるのに対して、リセツト端子
Ｒには、入力端子TINに供給される周波数信号S1の論理
レベルの変化に応じて変化するリセツト信号が与えられ
る。
かかる構成に加えて反転出力端がデータ入力端Ｄに接
続され、これによりフリツプフロップ回路12がセツト状
態にあるか、又はリセツト状態にあるかを表す信号をデ
ータ入力端Ｄにフイードバツクする。
続され、これによりフリツプフロップ回路12がセツト状
態にあるか、又はリセツト状態にあるかを表す信号をデ
ータ入力端Ｄにフイードバツクする。
以上の構成の可制御分周回路11は、制御信号入力端子TC
ONに供給される制御信号SCONの論理レベルに応じて、入
力端子TINに与えられる周波数信号S1を1/2分周して出力
端子TOUTに周波数が周波数信号S1の1/2の可制御分周出
力S3を送出する1/2分周動作モードと、入力端子TINに与
えられる周波数信号S1を分周せずにそのまま出力端子TO
UTに送出するスルー動作モードで動作する。
ONに供給される制御信号SCONの論理レベルに応じて、入
力端子TINに与えられる周波数信号S1を1/2分周して出力
端子TOUTに周波数が周波数信号S1の1/2の可制御分周出
力S3を送出する1/2分周動作モードと、入力端子TINに与
えられる周波数信号S1を分周せずにそのまま出力端子TO
UTに送出するスルー動作モードで動作する。
すなわち可制御分周回路11は第２図に示す真理値表に応
じて６つの動作モードで動作する。なお第２図におい
て、※印は可制御分周回路11が与えられる信号のレベル
の変化を無視することを表す。
じて６つの動作モードで動作する。なお第２図におい
て、※印は可制御分周回路11が与えられる信号のレベル
の変化を無視することを表す。
先ず制御信号入力端子TCONに与えられている制御信号S
CONが論理「Ｌ」レベルにあるときには、動作モードＡ
及びＢに示すように、クロツク入力端CKの信号レベルの
立上りに応じて、データ入力端Ｄに与えられている論理
レベルに応じてフリツプフロップ回路12を反転動作させ
る。
CONが論理「Ｌ」レベルにあるときには、動作モードＡ
及びＢに示すように、クロツク入力端CKの信号レベルの
立上りに応じて、データ入力端Ｄに与えられている論理
レベルに応じてフリツプフロップ回路12を反転動作させ
る。
すなわち動作モードＡの動作が生ずるときには、フリツ
プフロップ回路12がセツト動作状態にあつて反転出力端
に論理「Ｌ」レベルの可制御分周出力S3が送出されて
いる状態にあり、従つてデータ入力端Ｄの信号レベルが
論理「Ｌ」状態にある。このときクロツク入力端CKの信
号レベルが立ち上がれば、フリツプフロップ回路12はリ
セツト動作をして非反転出力端Ｑ及び反転出力端にそ
れぞれ論理「Ｌ」及び「Ｈ」の出力を送出状態に反転す
る。
プフロップ回路12がセツト動作状態にあつて反転出力端
に論理「Ｌ」レベルの可制御分周出力S3が送出されて
いる状態にあり、従つてデータ入力端Ｄの信号レベルが
論理「Ｌ」状態にある。このときクロツク入力端CKの信
号レベルが立ち上がれば、フリツプフロップ回路12はリ
セツト動作をして非反転出力端Ｑ及び反転出力端にそ
れぞれ論理「Ｌ」及び「Ｈ」の出力を送出状態に反転す
る。
従つてこのときデータ入力端Ｄは論理「Ｈ」レベルに維
持されている状態になる。この状態においてクロツク入
力端CKの信号レベルが立ち上がると、動作モードＢの動
作が生じ、フリツプフロップ回路12はセツト動作をして
非反転出力端Ｑ及び反転出力端にそれぞれ論理「Ｈ」
及び「Ｌ」の可制御分周出力S3を送出する。
持されている状態になる。この状態においてクロツク入
力端CKの信号レベルが立ち上がると、動作モードＢの動
作が生じ、フリツプフロップ回路12はセツト動作をして
非反転出力端Ｑ及び反転出力端にそれぞれ論理「Ｈ」
及び「Ｌ」の可制御分周出力S3を送出する。
ところでこの制御状態においては、クロツク入力端CKの
信号レベルが立ち下がつても、フリツプフロップ回路12
は動作モードＣの欄に示すように、データ入力端Ｄの論
理レベルが何であつてもこれを無視して反転動作を実行
せず、これにより非反転出力端Ｑ及び反転出力端の論
理レベルは、それ以前の状態と同じになる。
信号レベルが立ち下がつても、フリツプフロップ回路12
は動作モードＣの欄に示すように、データ入力端Ｄの論
理レベルが何であつてもこれを無視して反転動作を実行
せず、これにより非反転出力端Ｑ及び反転出力端の論
理レベルは、それ以前の状態と同じになる。
このようにして制御信号入力端子TCONに与えられている
制御信号SCONの論理レベルが論理「Ｌ」にあるときに
は、Ｄフリツプフロップ回路12はクロツク入力端CKの信
号レベル、従つて入力端子TINに入力される周波数信号S
1の立上りに基づいて、1/2分周動作を繰り返すことにな
る。
制御信号SCONの論理レベルが論理「Ｌ」にあるときに
は、Ｄフリツプフロップ回路12はクロツク入力端CKの信
号レベル、従つて入力端子TINに入力される周波数信号S
1の立上りに基づいて、1/2分周動作を繰り返すことにな
る。
これに対して制御信号入力端子TCONに与えられている制
御信号SCONの信号レベルが論理「Ｈ」になると、セツト
入力端Ｓが論理「Ｈ」になることにより、ダイオード14
がオフ動作状態に制御され、かくしてセツト入力端Ｓが
リセツト入力端Ｒから切り離される。このときフリツプ
フロップ回路12は、動作モードＤ及びＥに示すように、
クロツク入力端CK及びデータ入力端Ｄの信号レベルの変
化を無視してリセツト入力端Ｒに抵抗13を介して与えら
れる周波数信号S1の論理レベルと同じ論理レベルを有す
る可制御分周出力S3を反転出力端から送出する。
御信号SCONの信号レベルが論理「Ｈ」になると、セツト
入力端Ｓが論理「Ｈ」になることにより、ダイオード14
がオフ動作状態に制御され、かくしてセツト入力端Ｓが
リセツト入力端Ｒから切り離される。このときフリツプ
フロップ回路12は、動作モードＤ及びＥに示すように、
クロツク入力端CK及びデータ入力端Ｄの信号レベルの変
化を無視してリセツト入力端Ｒに抵抗13を介して与えら
れる周波数信号S1の論理レベルと同じ論理レベルを有す
る可制御分周出力S3を反転出力端から送出する。
かくしてフリツプフロップ回路12は動作モードＥ又はＦ
で動作し、これにより入力端子TINに到来した周波数信
号S1が可制御分周回路11をスルーして可制御分周出力S3
として送出されることになる。
で動作し、これにより入力端子TINに到来した周波数信
号S1が可制御分周回路11をスルーして可制御分周出力S3
として送出されることになる。
以上の構成によれば、可制御分周回路11の制御信号入力
端子TCONに与える制御信号SCONの信号レベルを制御する
ことによつて、周波数信号S1を1/2分周する動作モード
と、1/2分周せずにスルーしてそのまま出力端に送出す
る動作モードとの２つの動作モードを切り換えながら制
御することができる。
端子TCONに与える制御信号SCONの信号レベルを制御する
ことによつて、周波数信号S1を1/2分周する動作モード
と、1/2分周せずにスルーしてそのまま出力端に送出す
る動作モードとの２つの動作モードを切り換えながら制
御することができる。
従つて可制御分周回路11の制御信号SCONとして、別途マ
イクロコンピュータ構成の中央処理ユニツトにおいて形
成した論理信号を用いるようにすれば、VTRの速度サー
ボ系（第３図）として、切換回路や、RC時定数回路など
を設けずに、フリツプフロップ回路12を１段設けるだけ
の簡易な構成によつて、分周動作とスルー動作とを選択
的に実行し得る可制御分周回路を容易に実現し得る。
イクロコンピュータ構成の中央処理ユニツトにおいて形
成した論理信号を用いるようにすれば、VTRの速度サー
ボ系（第３図）として、切換回路や、RC時定数回路など
を設けずに、フリツプフロップ回路12を１段設けるだけ
の簡易な構成によつて、分周動作とスルー動作とを選択
的に実行し得る可制御分周回路を容易に実現し得る。
なお上述の実施例においては、フリツプフロップ回路12
を１段だけ設けた実施例について述べたが、これに代
え、フリツプフロップ回路12を複数段例えばｎ段設ける
ようにすれば、必要に応じて1/2n分周回路、又は1/n分
周回路を構成することができ、このようにしてもスルー
動作と分周動作とを論理信号によつて選択的に制御し得
る簡易な構成の可制御分周回路を実現し得る。
を１段だけ設けた実施例について述べたが、これに代
え、フリツプフロップ回路12を複数段例えばｎ段設ける
ようにすれば、必要に応じて1/2n分周回路、又は1/n分
周回路を構成することができ、このようにしてもスルー
動作と分周動作とを論理信号によつて選択的に制御し得
る簡易な構成の可制御分周回路を実現し得る。
また上述においては、本考案をVTRのキヤプスタン速度
サーボ系に適用した場合の実施例について述べたが、本
考案はこれに限らず、周波数信号を必要に応じて分周比
を変更しながら分周するような機器に広く適用し得る。
サーボ系に適用した場合の実施例について述べたが、本
考案はこれに限らず、周波数信号を必要に応じて分周比
を変更しながら分周するような機器に広く適用し得る。
Ｈ 考案の効果 上述のように本考案によれば、簡易な構成によつて分周
動作を論理信号によつて切り換え得る可制御分周回路を
容易に得ることができる。
動作を論理信号によつて切り換え得る可制御分周回路を
容易に得ることができる。
第１図は本考案による可制御分周回路の一実施例を示す
接続図、第２図はその真理値表を示す図表、第３図は本
考案による可制御分周回路をVTRに適用した場合の実施
例を示すブロツク図、第４図は従来のキヤプスタン速度
サーボ系の構成を示すブロツク図である。 11……可制御分周回路、12……フリツプフロップ回路、
13……抵抗、14……ダイオード。
接続図、第２図はその真理値表を示す図表、第３図は本
考案による可制御分周回路をVTRに適用した場合の実施
例を示すブロツク図、第４図は従来のキヤプスタン速度
サーボ系の構成を示すブロツク図である。 11……可制御分周回路、12……フリツプフロップ回路、
13……抵抗、14……ダイオード。
Claims (1)
- 【請求項１】データ入力端Ｄと、クロツク入力端CKと、
セツト入力端Ｓと、リセツト入力端Ｒと、反転出力端
とを有し、 セツト入力が論理レベル「Ｌ」のとき、クロツク入力の
立上りに同期して入力されるデータ入力の反転出力を上
記反転出力端から出力し、 セツト入力が論理レベル「Ｈ」のとき、リセツト入力を
上記反転出力端から出力するＲ−Ｓ端子付Ｄ型フリツ
プフロツプ回路を具え、 上記リセツト入力端Ｒをダイオードスイツチを介して上
記セツト入力端Ｓに接続して当該接続点を制御信号入力
端子に接続すると共に、 上記リセツト入力端Ｒを抵抗を介して上記クロツク入力
端CKに接続して当該接続点を周波数信号入力端子に接続
し、 上記制御信号入力端子に論理信号でなる制御信号を与え
ることにより上記ダイオードスイツチをオン動作状態、
又はオフ動作状態に制御し、オン状態にある時上記Ｒ−
Ｓ端子付Ｄ型フリツプフロツプ回路の上記クロツク入力
端CKに与えられる周波数信号を分周して上記反転出力端
から可制御分周出力として送出し、オフ状態にある時
上記抵抗を介して上記Ｒ−Ｓ端子付Ｄ型フリツプフロツ
プ回路の上記リセツト入力端Ｒに与えられる周波数信号
をスルーさせて上記反転出力端から可制御分周信号と
して送出する ことを特徴とする可制御分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224686U JPH0731632Y2 (ja) | 1986-03-20 | 1986-03-20 | 可制御分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224686U JPH0731632Y2 (ja) | 1986-03-20 | 1986-03-20 | 可制御分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62153633U JPS62153633U (ja) | 1987-09-29 |
| JPH0731632Y2 true JPH0731632Y2 (ja) | 1995-07-19 |
Family
ID=30857976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4224686U Expired - Lifetime JPH0731632Y2 (ja) | 1986-03-20 | 1986-03-20 | 可制御分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731632Y2 (ja) |
-
1986
- 1986-03-20 JP JP4224686U patent/JPH0731632Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62153633U (ja) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997823A (en) | Brushless DC motor driving circuit | |
| JPS588235B2 (ja) | モ−タの正転、逆転連続速度制御方式 | |
| JPH0731632Y2 (ja) | 可制御分周回路 | |
| JPH0517798B2 (ja) | ||
| US3354367A (en) | Polyphase drive system including a shift register | |
| US4815013A (en) | Variable speed film transport interlock system and method using same | |
| US4933881A (en) | Variable speed film transport interlock system | |
| JPS631597Y2 (ja) | ||
| US5046123A (en) | Error signal detection circuit in a servo control device | |
| JPS6321199Y2 (ja) | ||
| SU1545322A1 (ru) | Двухдвигательный электропривод | |
| JPH08214573A (ja) | モーター駆動回路 | |
| KR950008092B1 (ko) | 가변속 cd드라이버장치 | |
| JPH0478049B2 (ja) | ||
| JPH051995Y2 (ja) | ||
| JPS59101055A (ja) | ダブルキヤプスタン駆動制御装置 | |
| JPH0116395Y2 (ja) | ||
| JPS596546Y2 (ja) | 磁気デイスク等の回転位相制御回路 | |
| JP2629199B2 (ja) | 直流モータの正転逆転装置 | |
| JPH0318293A (ja) | モータ制御回路 | |
| JPS592251A (ja) | ビデオテ−プレコ−ダのシリンダモ−タ制御回路 | |
| JPH04176046A (ja) | ミキシング回路 | |
| JPH05334793A (ja) | 光ディスク装置 | |
| JPH0383248A (ja) | 基準信号分離装置 | |
| JPH0727680B2 (ja) | モ−タ制御回路 |