JPS592281A - バツフアメモリ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はバッファメモリ装置、特に、データ識別機能を
有するバッファメモリ装置に関する。

一般に、バッファメモリ装置は、中央処理装置と主記憶
装置との間に配置され、主記憶装置に記憶されているデ
ータの一部の写しを保持しており。

中央処理装置から主記憶装置へのメモリアクセスに際し
、バッファメモリ装置に当該データが格納されていれば
読み出して中央処理装置に供給することにより、メモリ
アクセスの高速化を計っている。

従来のバッファメモリ方式は、中央処理装置と主記憶装
置間に配置されるバッファメモリ装置において、中央処
理装置からのメモＩＪ　１７−ド要求に際して、バッフ
ァメモリ装置が、中央処理装置より要求された主記憶装
置のメモリアドレスがｂｉｔ（バックアメモリに内存し
ていること）あるいはＮＯｂｉｔ　（バッファメモリ内
に内存していなかったこと〕した場合、バッファメモリ
装置よハ中央処理装置に該要求データとこの要求データ
を受信する丸めのストローブパルスとを転送スル。

この場合に、該データがｂｉｔシたものであるかＮ０ｈ
ｉｔｌ、たものであるかの区別を行なっていないので、
内存の有無の判別ができなかった。

それゆえ、従来のバッファメモリ方式では判別は中央処
理装置より要求した応答アクセスタイムが一般的にＮ０
ｈｉｔｌ、た時が遅いためこの時間の差によＶ識別を行
なっている。

このような従来のバッファメモリ方式では時間差により
判別しているため１判別のためのハードウェアが複雑と
なるため他の従来のバッファメモリ方式では応答データ
とは別に信号線を追加しこの信号線に内存の有無を示す
信号をのせてＮ０ｂｉｔである表示を伴って中央処理装
置に応答する手段も構じられる。

しかしながら、一般に中央処理装置は該データのｂｉｔ
、Ｎ０ｂｉｔの区別の必要性は特にアクセスタイムを除
いてはあまり問題化では無い。

しかし、このｂｉｔ、　Ｎ０ｂｉｔの区別の必要性は。

外部監視装置あるいはそれに属する解析装置等に必要で
ある。

それゆえ、このような内存の有無のための判定手段は、
事故解析、　ｈｉｔ率測定等に用いられる場合が多い。

このように、従来のバー／７アメモリ方式は、バックア
メモリ装置と中央処理装置間で要求したデータがｈｉｔ
ｌ、たのであるかＮ０ｈｉｔ　　したのであるかの判別
を外部監視装置が必要とするときに、バックアメモリ装
置と中央処理装置間の通信路に於いて、何らかの信号線
を追加しなければならなかった。

その他、　ｈｔｔ率を測定するには、中央処理装置から
の要求と、バッファメモリが、主記憶装置に対し、Ｎ０
ｈｉｔ　のためリード要求を行ったことを測定しても可
能であるが、物理的に離れている場合、また、安易にア
タッチできない場合があり。

困難を期たすことも考えられる。

すなわち、従来のバー／７アメモリ方式はｈｔｔ率の測
定が容易でないという欠点があった。

本発明の目的はｈｔｔ率を容易に測定できるバッファメ
モリ方式を提供することにある。

すなわち５本発明の目的は、中央処理装置とバッファメ
モリ装置間において、中央処理装置からバー／７アメモ
リ装置に転送したメモリリード要求アドレスに対するリ
ードデータがバッファメモリに内存したものであるか、
主記憶装置より参照したものであるかの区別をリードデ
ータと伴に転送するストローブパルスの幅を変えて転送
することにより、信号線の追加無しに、　Ｎ０ｂｉｔ、
　ｈｌｔの区別表示とともに、データサンプリング信号
として中央処理装置に与え、外部監視装置に対し、解析
。

測定等の手段を与えることができるバックアメモリ方式
を提供することにある。

本発明のバッファメモリ方式は、メモリリード要求に際
し中央処理装置はメモリリード要求信号およびメモリア
ドレス情報を送出し、前記メモリリード要求信号および
前記メモリアドレス情報を受信したバッファメモリ装置
は前記メモリアドレス情報で指示されているデータが内
存しているか否かの検索を行ない、前記検索の結果内存
している場合には前記バックアメモリ装置は内存してい
るリードデータおよび第１のパルス幅を有スるストロー
ブパルスを中央処理装置に送出し、前記検索の結果内存
していない場合には前記バッファメモリ装置は前記メモ
ＩＪ　ＩＪ−ド要求信号および前記メモリアドレス情報
を主記憶装置に転送して前記主記憶装置から前記メモリ
アドレス情報で指示されるリードデータを受信したのち
にこの受信したリードデータとともに前記第１のパルス
幅と異なる第２のパルス幅を有するストロープパルスヲ
前記中央処理装置に送出するように構成される。

すなわち１本発明のバッファメモリ方式は、中央処理装
置と主記憶装置又はその他のデータ処理装置の間に位置
されたバッファメモリ装置で、前記中央処理装置に対し
前記バックアメモリ装置よクデータ転送を行なうときに
発生するストローブパルスにおいて、前記中央処理装置
から送出されるメモリアドレス情報で指示されるデータ
が、前記バッファメモリ装置に内存したときのデータを
前記中央処理装置に転送するときに発生するストローブ
パルスのパルス幅ト、前記メモリアドレス情報で指示さ
れるデータが存在せず主記憶装置より参照したデータを
前記中央処理装置に転送するときに発生するストローブ
パルスのパルス幅トヲ異ならせる手段をバッファメモリ
装置に有せしめることにより、信号線の追加無しで、外
部監視装置を中央処理装置とバッファメモリ装置間に設
置したときに、中央処理装置とバッファメモリ装置間の
メモリ参照動作について、内存率測定、その他の解析を
容易にできるように構成される。

すなわち２本発明のバックアメモリ方式は、中央処理装
置と主記憶装置間に位置するバッファメモリ装置の中央
処理装置に対するデータ転送において、中央処理装置よ
ｔ）、バッファメモリ装置に転送されたメモリアドレス
情報に対するデータがバッファメモリ装置に内存してい
たものであるか、内存しなかったため主記憶装置より新
たに参照したデータであるかの区別を、中央処理装置に
転送するデータをサンプリングするためのストローブパ
ルスのパルス幅の比を内存した場合と、内存しなかった
場合とて変化させる手段により、信号線の追加無しで、
該データがバッファメモリ装置に内存したのか主記憶装
置より参照したものであるかを、中央処理装置又は外部
監視装置に通知することができるように構成される。

次に１本発明の実施例について１図面を参照して、詳細
に説明する。

第１図−は本発明の一実施例を示すブロック図である。

第１図に示すバッファメモリ方式において、バッファメ
モリ装置の特徴とするマツピング方式。

バッファ内の入換方法等は除外し、中央処理装置２００
とバッファメモリ装置１００　と主記憶装置３００と外
部監視装置４００　、他のデータ扱い装置５００を示し
ている。

中央処理装置２００からバッファメモリ装置１００に対
するメモリリード要求は、メモリリード要求信号１とメ
モリアドレス情報２とで行われる。中央処理装置２００
に対するバッファメモリ装置１００からの応答はリード
データ３とストローブパルス４にて行われる。

もし中央処理装置２００から供給されたメモリアドレス
情報で指示されるデータがバッファメモリ装置１００に
存在しない場合、主記憶装置３００に対してメモリリー
ド要求信号５とのメモリアドレス情報６を用いてメモリ
リード要求が実行される。

主記憶装置３００より、リードデータ７とり−ドデータ
７をバッファメモ′り装置１００が受信するためのスト
ローブパルス８にてバグ７アメモリ装置１００へ先のメ
モリアドレス情報６に対する算出回路として付加される
ものであり、中央処理装置２００　とバッファメモリ装
置１００の間の通信のトレースが可能とするため、メモ
リリード要求信号１．メモリアドレス情報２．リードデ
ータ３およびストローブパルス４を入力することができ
るものである。

また、他のデータ扱い装置５００は入出力制御装置等を
示し、主記憶装置３００間で共通バス９を介し、ＤＭＡ
転送が行われる。

また、このブロック図で前述したようにバッファメモリ
装置１００のマツピング方式、バッファメモリ内部の入
換方式等は不発Ｆｌｑ　＋−，関するものでは無いので
説明を省略する。

第２図（ａ）、　（ｂ）は、第１図に示す実施例の動作
を説明するためのタイムチャートであハ第２図（ａ）は
データがバッファメモリ装置に内存する場合、第２図（
ｂ）は内存しない場合である。

中央処理装置２００よりメモリリード要求信号１とメモ
リアドレス情報２を用いてバッファメモリ装置１００に
対しリード要求が実行され、バッファメモリ装置１００
は、与えられたメモリアドレス２に対応する検索を行い
もし内存した場合。

第２図（ａ）に示すように対応するメモリアドレス情報
１で指示されたリードデータ３が中央処理装置基 ２００へストローブパルス４と共に転送ｆる。

この時、このストローブパルス４は、ｂｉｔシている表
示としてパルス幅をτとする制御機構を有している。こ
の制御はバッファメモリ装置１００内の旧ｔ、　Ｎｏｂ
ｉｔ機能を有する回路より容易に発生できるのでここで
はパルス幅の生成法については詳述しない。

また、前記メモリアドレス情報２に対するディレクトリ
がバッファメモリ装置１００内に存在しなかった場合バ
ッファメモリ装置１００は、第２図（ａ）に示すように
メモリアドレス情報２を主記憶装置３００に転送し、中
央処理装置２００に代って、メモリアドレス情報６とメ
モリリード要求信号５でもってメモリリード要求を主記
憶装置３００に対して行なう。

主記憶装置３００からは、ストローブパルス８と共にリ
ードデータ７がバッファメモリ装置１００に転送される
。

これに対し、バッファメモリ装置１００はそのメモリア
ドレス情報６に対するアップディト動作を行なうととも
に、中央処理装置２００へ前記ストローブパルス４とと
もに主記憶装置３００からのリードデータ７をリードデ
ータ３として転送する。このときバッファメモリ装置１
００は、メモリアドレス情報２で指示されるデータがＮ
０ｈｉｔであったことを保持しているためこのときのス
トローブパルス４は内存している場合と異なる２τのパ
ルス幅を有するように前記制御機構により発生される。

なお、第２図（ａ）に示すアクセスタイムＴｉｔ−Ｊバ
ッファメモリ装置１００にデータが内存していたときの
アクセスタイムを示し、第２図（ｂ）に示すアクセスタ
イムＴ２は内存しなかったときのアクセスタイムを示す
。

これで−通りのｈｉｔ、　Ｎｏｈｉｔ時の動作７０−に
ついて説明したが、ストローブパルス４のパルス幅の生
成を除けば一般にある動作としてよく知られている。

この一連の動作において、外部監視装置４００は、スト
ローブパルス４のパルス幅を監視することによりメモリ
アドレス情報２に対するリードデータ３がｂｉｔシたも
のであるかＮ０ｂｉｔ　　であったかの区別可能であり
、外部監視装置４００内にて例えばｈｉｔ、Ｎ０ｈＤカ
ウンタを設置し、　ｂｉｔ率の測定が可能となる。

また、解析時に、バッファメモリ装置１００内のデータ
であったか主記憶装置３００からの引用データであった
かの区別が可能である。

一方、中央処理装置２００にとってそのリードデータ３
がｂｉｔであったかＮ０ｂｉｔ　　であったかの区別は
必要としない場合もありアクセスタイムＴＩ、Ｔ２の差
は処理能力に大きく寄与する所は必要性が大であること
は一般にもよく知られている。

また、ストローブパルス４の前縁にてリードデ　・−夕
３をセットすることにより、中央処理装置２００にとっ
てパルス幅の差異は問題とならない。

本件の意図は、ストローブパルスのパルスＩ［カｈｉｔ
時とＮｏｈｉｔ時で異なる所に信号線の追加無しにその
区別を表示する所にある。

このように５本発明のバッファメモリ方式は。

中央処理装置に対するデータ転送時、バッファメモリ装
置にデータが内存している場合と内存しなかった場合と
でストローブパルスのパルス幅ヲ変えることによりその
区別をし、信号線の追加無しで、外部監視装置が解析お
よびヒツト率の測定等に役立たせることができる。

本発明のパックアメモリ方式は、ストローブパルスのパ
ルス幅をバッファメモリ装置にリードデータが内存して
いるか否かにより変えることにより、ストローブパルス
幅の大小で内存の有無を検出できるので、　　ｂｉｔ率
の測定が容易にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図（ａ）、　（ｂ）はそれぞれ第１図に示す実施例
の動作を説明するためのタイムチャートである。 １００・・・・・・バッファメモリ装置、２００・・・
・・・中央処理装置、３００・・・・・・主記憶装置、
４００・・団・タト秤監視装置、５００・・・・・・デ
ータ扱い装−１ｌ・・・・・・メモリリード要求信号、
２・・・・・・メモリア）’しｘｆｆ報、３・・・・・
リードデータ、４・・・・・・ストローブパルス、５・
・・・・・メモリリード要求信号、６・・・・・・メモ
リアドレス情報、７・・・・・リードデータ、８・・・
・・・ストローブパルス、９・・・・・・共通バス。 ’ｒｌ、Ｔ２・・・・・・アクセスタイム。

Claims (1)

【特許請求の範囲】
1. メモリリード要求に際し中央処理装置はメモリリード要
   求信号およびメモリアドレス情報を送出し、前記メモＩ
   Ｊ　ＩＪ−ド要求信号および前記メモリアドレス情報を
   受信したバッファメモリ装置は前記メモリアドレス情報
   で指示されているデータが内存しているか否かの検索を
   行ない、前記検索の結果内存している場合には前記バッ
   ファメモリ装置は内存しているリードデータおよび第１
   のパルス幅を有するストローブパルスを中央処理装置に
   送出し、前記検索の結果内存していない場合には前記バ
   ッファメモリ装置は前記メモＩＪ　ＩＪ−ド要求信号お
   よび前記メモリアドレス情報を主記憶装置に転送して前
   記主記憶装置から前記メモリアドレス情報で指示される
   リードデータを受信したのちにこの受信したリードデー
   タとともに前記第１のパルス幅と異なる第２のパルス幅
   を有するストローブパルスを前記中央処理装置に送出す
   ることを特徴とするバッファメモリ方式。