JPS5922954B2

JPS5922954B2 - 薄膜ｅｌ表示装置の駆動装置

Info

Publication number: JPS5922954B2
Application number: JP10651976A
Authority: JP
Inventors: 憲三稲崎; 雅博伊勢; 忠二鈴木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1976-09-03
Filing date: 1976-09-03
Publication date: 1984-05-30
Also published as: JPS5330891A

Description

【発明の詳細な説明】く梗概〉ヒステリシスメモリーを有する薄膜ＥＬにおいて維持交
流駆動の下で、瞬時に維持交流振幅以上あるいは以下の
電圧を印加することによつて、書込み又は消去を行ない
、後続する維持交流電圧によつて、その発光状態又は消
灯状態を維持する技術は先願発明として、本出願人が既
に出願している。

本発明は交流ヒステリシス現象、即ちメモリー機能を有
した薄膜ＥＬマトリツクスパネルの維持駆動回路、書込
み回路及び清去回路に関するものである。

く先行技術〉まず、本発明の基礎となる、先願発明の技術を簡単に説
明しておく。

最初にＥＬ表示装置の構成を説明する。

ガラス基板の上に縞状の透明電極を一方向に平行に配置
する。この上全面に例えばＹ，Ｏ３等の誘電物質層を、
更にこの上全面に例えばＭｎをドープしたＺｎＳ等の蛍
光層を、更にその上に更に誘電物質層の３層を蒸着法、
スパツタ法等の薄膜技術により５００〜１００００人の
厚さに被着して３層構造にし、その上に透明電極と直交
する方向に縞状電極を平行に配置する。かかる構造にす
ると、第１の電極群のうちの一つと、第２の電極群のう
ちの一つに適当な交流電圧が印加された場合、両電極が
交叉して挟まれた微小面積のみが発光することになり、
これが画面の一絵素に相当する。ＥＬ発光する蛍灯層を
２つの誘電体層で挟んでその上に更に２つの電極を形成
すればＥＬ表示装置は構成できるのであるが、上記の如
く、２つの電極を互いに直來するように格子状にしてお
くと、マトリツクス表示パネルが形成できるのである。
このような構造のＥＬにおいては輝度や寿命・安定性の
点で従来の分散型ＥＬ素子に比して優れた特性を有して
いるが、この薄膜ＥＬ素子は新たに輝度と印加電圧の間
に履歴現象を示す。最初電圧振幅，のパルスを印加する
と輝度は低輝度Ｂ１のレベルにある。こ＼で維持電圧，
は発光閾値電圧をＴｈとすると１〉Ｔｈである。これに
書き込みの高電圧２を印加すると輝度は一挙に高輝度Ｂ
３まで上昇し、以後電圧値を再び維持電圧１に戻しても
輝度はＢ，より大きい輝度Ｂ２に落着く。これに消去用
の低電圧３を印加すると輝度レベルは急激に減少し、再
び光の維持電圧，まで戻すと輝度はＢ，に落着く。この
履歴現象は書込み電圧の振幅やパルス幅（図示せず）に
応じて任意の小ループをとりうる。即ち中間調の表示も
可能である。一度書込み電圧を与えると、各絵素は維持
パルスによつてそれぞれ与えられた階調を失わずに発光
し続けるのがＥＬＰの他の表示素子に無い大きな特徴で
ある。上記の各電圧は組成や膜厚及び印加波形により大
分異なるが、因みにある試作例ではＴｈ−２００，１＝
２１０Ｖ，２＝２１０〜２８０，３＝１９０である。

く発明の課題〉メモリ付薄膜ＥＬマトリツクスパネルの一電源方式点順
次駆動回路として第１図の回路が考えられる。

第１図ａはマトリツクス状に配置した電極と、これに接
続したスイツチ及び電源を示し、第１図ｂは第１図ａ中
のスイツチの１単位回路を示す。

Ｘ方向の電極Ｘｌ，ｘ２・・・，Ｘｍはそれぞれスイツ
チＳｘｌ，ｓｘ２，・・・，Ｓｘｍを通してアース側接
点と電源側接点に切換え接続される。この電極は文字、
記号、模様等信号発生回路（図示しない。）の出力でス
イツチＳｘ，，ｓｘ２，・・・Ｓｘｍの切換が制御され
るので、データ電極と呼ぶ。Ｙ方向の電極Ｙｌ，Ｙ２，
・・・，ＹｎもそれぞれスイツチＳＹｌ，ＳＹ２，・・
・，ＳＹｎを通してアース側接点と電源側接点に切換え
接続される。この電極はＹ方向に並んだ電極Ｙｌ，Ｙ２
，・・・Ｙｎの順番に順次スイツチＳＹ，，ＳＹ２・・
・ＳＹｎが制御されるので、走査電極と言う。アース側
接点はライン１０を通してアースされ、電源側接点はラ
イン２０を通して維持電圧端子Ｖ８、書込電圧端子ぃ消
去電圧端子。、アース端子Ｅに切換え接続するスイツチ
３０に接続される。上記スイツチＳｘｌ，ｓｘ２，・・
・，Ｓｘｍ及びＳＹｌ，ＳＹ２，・・・，ＳＹｎは第１
図ｂに示すように、電源端子１と、入力端子２と、出力
端子３を持ち、２個のトランジスタＴｒｌ，Ｔｒ２から
成る。

トランジスタＴｒｌのコレクタは電源端子１に接続され
、そのエミツタは出力端子３とダイオードＤ１を通して
トランジスタＴｒ２のコレクタに接続されている。トラ
ンジスタＴｒｌのコレクターベース間に抵抗Ｒ，が挿入
され、ベースはトランジスタＴｒｌのコレクタに接続さ
れる。トランジスタＴｒ２のベースは入力端子２と抵抗
Ｒ２を介して接続され、エミツタは直接アースされる。
以上の回路において、スイツチＳＸ，，ＳＸ２，・・・
，ＳＸｍ，ＳＹｌ，ＳＹ２，・・・，ＳＹｎは表示絵素
点を順次一定の方向に選択して点順次方式の走査を行う
。このとき上記スイツチは１００ＨＺ〜５ＫＨＺ位の周
波数でアース電位と供給電圧間で交互にスイツチングし
、薄膜ＥＬパネルに実質的に両極性パルスを印加する。
上記走査に同期してスイツチ３０が切換えられ、選択絵
素点に維持電圧、書込み電圧、消去電圧を印加する。と
ころで、上記回路は第１図ｂに示すように、入力端子２
に加えられる正極性パルスでトランジスタＴｒｌ，Ｔｒ
２が交互にオン・オフ制御される。

このように交互にオン・オフ制御されるので走査電極及
びデータ電極がオープンの状態、即ち２つのトランジス
タＴｒｌ，Ｔｒ２がともにオフの状態に設定することが
できない。このことはメモリ付薄膜ＥＬマトリツクスパ
ネルの読出し動作を不可能にし、１つの機能がなくなり
不利である。しかも常に一方のトランジスタがオンして
いるので電力消費が大きい。この問題を解決するために
、次に第２図に示す回路が考えられる。

第２図ａは第１図と略同様に構成され、該当部分には同
一符号を付して説明を省略する。第２図ａにおいて、デ
ータ側スイツチＳＸζ，ＳＸ６，・・・，ＳＸｍ′と走
査側スイツチＳＹ｛，ＳＹ６，・・・，ＳＹ′ｎは２個
のオン・オフスイツチが１単位として構成されている。
スイツチＳｘｌ，ｓｘ２，・・・Ｓｘｍ，ｓＹｌ，ｓＹ
２，・・・，ＳＹｎは第２図ｂに示す通り、電源端子１
，２個の入力端子２ａ，２ｂと出力端子３を持ち、３個
のトランジスタＴｒ３，Ｔｒ４，Ｔｒ５で構成される。
この回路では２個の入力端子２ａ，２ｂに加えられる信
号に従つてトランジスタＴｒ３，Ｔｒ５とＴｒ４がオン
又はオフし、入力端子２ａ，２ｂの両方に正極性パルス
が加えられないとき、３個のトランジスタＴｒ３，Ｔｒ
４，Ｔｒ５は全てオフである。従つて走査電極及びデー
タ電極がともにオープンの状態に設定することが可能で
あり、第１図の回路の問題は解決される。しかしながら
、この第２図の回路では各データ電極、走査電極に３個
のトランジスタが必要である。

現在８インチＥＬパネルに２本／Ｍ７！Ｌ間隔で電極が
付けられ、データ電極３２０本、走査電極３４０本が設
けられている。従つてトランジスタの数が上記電極の本
数に応じて多くなる。このことは消費電力も大きくなる
ことを意味する。本発明は以上の問題点に鑑みて発明さ
れたものであり、トランジスタ数が少ない合理的な新し
い回路を提供する。また本発明の回路で生じる新しい問
題、即ち任意の選択絵素点に書込み消去を行う場合、書
込みパルス、消去パルスを選択点に接続される一方の電
極に加え、他方をアースにし、他の全てをオープン状態
にする訳であるが、書込みの場合、書込み電圧が高いた
め半選択ラインの浮き上りによる消去効果が現われるこ
とがある。

このため本発明では書込みパルスはその直前の維持パル
スと同極性にＥＬパネルに加えて上記不所望な消去効果
が現われるのを防止する駆動方式を提供することを目的
とする。そして本発明は消去パルスの効果的な印加方法
を提供するものである。

更に本発明はマトリツクスパネルの駆動の際に常に問題
となる半選択ラインの処理を、新たな回路を追加せずに
パルスを加えるタイミングによつて解決する方法を提供
するものである。

く本発明の一実施例〉第３図は本発明の装置の回路図を示し、データ電極Ｘｌ
，ｘ２・・・Ｘｍはオン・オフのデータスイツチＳｘｌ
，ｓｘ２，・・・，Ｓｘｍを介してライン４０によりア
ースされる。

また各データ電極はそれぞれダイオードＤ２を通し、共
通ライン５０によりスイツチＳＸＯを経てパルス電源ス
イツチ３０に接続される。走査電極はオン・オフの走査
スイツチＳＹｌ，ＳＹ２，・・・，ＳＹｎを介してライ
ン６０によりパルス電源スイツチ３０に接続され、また
ダイオードＤ３を通し共通ライン７０によりスイツチＳ
ＹＯを経てアースされる。上記データスイツチＳｘ，，
ｓｘ２，・・・，Ｓｘｍの１単位は第４図ａの通り、１
個のトランジスタＴｒ６で構成され、入力端子２１は抵
抗Ｒ６を通してベースに接続され、エミツタはアースさ
れ、コレクタはデータ電極に接続される出力端子２２に
接続される。

スイツチＳＹＯも第４図ａのように構成され、出力端子
２２は共通ライン７０に接続される。また走査スイツチ
ＳＹ，，ＳＹ２，・・・，ＳＹｎの１単位は第４図ｂの
ように構成される。

入力端子２３は抵抗Ｒ，を通してトランジスタＴｒ７の
ベースに接続され、そのエミツタはアースされる。トラ
ンジスタＴｒ８のエミツタは共通ライン６０に接続され
る端子２４に接続され、そのコレクタは走査電極に接続
する出力端子２５に接続される。端子２４とトランジス
タＴｒ８のベース間に抵抗Ｒ８が挿入され、トランジス
タＴｒ，のコレクタとトランジスタＴｒ８のベースは抵
抗馬によつて接続される。またスイツチＳＸＯも第４図
ｂのように構成され、出力端子２５はライン６０に接続
される。なお、パルス電源スイツチ３０の維持電圧源端
子Ｓ，書込み電圧源端子ｗ、消去電圧源端子ＶＥに供給
される電圧は、ここではいずれも正電圧とする。

本発明の回路は以上のように構成され、次の通り書込み
、消去、維持駆動が行われる。

薄膜ＥＬ素子の電気的書込みは維持パルスより数１０〜
１００ボルト程度高い電圧の書込みパルスを１発１方向
に加えることで可能である。

また電気的消去は維持電圧より数１０ボルト低い消去電
圧を持つ消去パルスを両方向に数多く加えることによつ
て完全な消去が行われるのであるが、片パルスを１発で
かなり消去することができ、基本的には片パルス消去で
充分消去可能である。因みに、一実施例において、維持
電圧（８）は２００ボルト、書込電圧（ｗ）は２７０ボ
ルト、消去電圧（Ｖｅ）は１６０ボルトであつた。

本発明は以上の考察に基ずき片パルスによる書込み、消
去を行うものである。先ず絵素（１，ｊ）に書込み場合
を考える。

書込みの以前に薄膜ＥＬパネル全面に両極性の維持パル
スＰｓを加えるため、パルス電源スイツチ３０は維持電
圧源端子ｓに接続される。そして時刻Ｔ，ではスイツチ
ＳＸＯがオンし、データスイツチＳＸ，，ＳＸ２，・・
・，ＳＸｉ，ＳＸｋ，・・・，ＳＸｍがオフであり、ス
イツチＳＹＯがオンし、走査スイツチＳＹｌ，ＳＹ２，
・・・，ＳＹｊ，ＳＹｌ，・・・ＳＹｎがオフされる。
この結果データ電極側より見て薄膜ＥＬパネルには負極
性の維持パルスＰｓが加えられる。次に時刻Ｔ２ではス
イツチＳＸＯをオフ、全データスイツチＳＸ，〜ＳＸｍ
をオンし、スイツチＳＹＯをオン、全走査スイツチＳＹ
，〜ＳＹｎをオフにして薄膜ＥＬパネルの走査電極とデ
ータ電極を短絡する。更に時刻Ｔ，ではスイツチＳＸＯ
をオフ、全データスイツチＳｘｌ〜Ｓｘｍをオン、スイ
ツチＳＹＯをオフ全走査スイツチＳＹｌ〜ＳＹｎをオン
にして薄膜ＥＬパネルに正極性の維持パルスＰｓを加え
る。時刻Ｔ４では前記時刻Ｔ，と同様に各スイツチは変
化され、薄膜ＥＬパネルの印加電圧をＯ電圧にする。以
上のように維持パルスが加えられている場合において、
時刻Ｔｗのとき絵素（１，ｊ）点に書込み電圧Ｖｗを持
つた書込パルスＰｗを印加するため、パルス電源スイツ
チ３０は端子Ｖｗに接続される。

そして書込み絵素点を含むデータ電極のスイツチＳＸｉ
はオンし、その他のデータ電極のスイツチＳＸｋ（ＫＸ
ｉ）はオフ、スイツチＳｘＯはオフにされ、また書込み
絵素点を含む走査電極のスイツチＳＹｊはオン、その他
の走査電極のスイツチＳＹ２（ｌ′８．ｊ）はオフ、ス
イツチＳＹＯはオフにされる。この結果絵素（１，ｊ）
には書込みパルスＰｗが印加され、高輝度Ｂ，の発光を
する。このときスイツチＳＸｋ（ＫＸｉ）、ＳＹＩ（１
Ｓｊ）をともにオフ状態にしているため、データ電極Ｘ
ｉ及び走査電極Ｙ・と交差するＪ絵素（１，１）（Ｊ，
ｋ）（以下これらの点を半選択絵素点という。

）また絵素（１１，ｋ）（以下これらの点を非選択絵素
点という。）には電位の浮上りを生じ、実質的にパルス
Ｐｌ，Ｐ２，Ｐ，が現われる。ここでこれらパルスＰｌ
，Ｐ，，Ｐ，の電圧の大きさを計算すると、今、ｘ方向
の電極数をＭｌｙ方向の電極数をＮｌｌ絵素の容量をＣ
とすると、容量は面積に比例するので各容量は、絵素点
（１，２）がＣ、絵素点（Ｊ，ｋ）が（ｍ−１）Ｃ１絵
素点（Ｉ，ｌ）が（ｎ−１）Ｃ１絵素点（！，ｋ）が（
ｍ−１）（ｎ−１）Ｃとなる。したがつて書込みパルス
Ｐｗ（電圧ｗ）が印加されたときの等価回路は第６図で
表わすことができる。ここで容量Ｃ，に現われる電圧が
パルスＰ１の電圧Ｖ１、容量Ｃ２に現われる電圧がパル
スＰ２の電圧２、容量Ｃ３に現われる電圧がパルスＰ３
の電圧３である。Ｍ，ｎは通常１００以上なので、ｃ１
＝Ｍｃｌｃ２＝ＮｃＳｃ３＝Ｍｎｃ〉〉Ｃ，となるから
、Ｃ３の容量はＣｌ，Ｃ２に比べてきわめて大きいので
ほぼ短絡と考えて、３＝Ｏとなる。そうすると電圧１，
２は、となる。

ｍ：ｎ＝４：３、維持電圧８＝２００書込み電圧ｗ−２
８０とすると、となる。

最適消去電圧は大体百ｓ−百ｓなので、１６０〜１６７
となり、電圧２が最適消去電圧となり、絵素（１，１）
に書込まれていた内容が消去されることになる。すなわ
ち書込み点に書込んだために、それ以外の絵素の一部に
影響が出るが、これは好ましいことではない。（１）式
からも明らかなように、ｎ＝ｍであれば、Ｖ，一２＝百
Ｗとなり、このときＭａｘ〔，，２〕一，＝２は最小と
なるが、これでも消去の可能性はあり、さらにｎ＝ｍに
なれば、Ｍａｘ〔１，２〕はどんどん大きくなる。Ｍａ
ｘ〔，，２〕を消去レベル以下に押えるには、電圧Ｗを
できるだけ低くすればよいか限度があるので根本的解決
にはならない。ここで、この問題を解決する前に、消去
の現象を考えてみる。第７図ｃはメモリ付薄膜ＥＬ素子
単体に、維持パルスの間に第７図Ａ，ｂに示すように消
去電圧Ｅを持つた消去パルスを挿入したとき、その電圧
値Ｅを横軸に、従軸に消去後の輝度をとつて描いたグラ
フである。

第７図ｃ中、上の点線は書込み輝度、下の点線は消去輝
度を示す。又、電圧ＶＥの正負は、第７図ａのように直
前の維持パルスと逆方向のものを正、第７図ｂのように
同方向のものを負とする。第７図ｃよりわかるように、
消去効果があるのは、消去電圧が正で大きさが維持電圧
Ｖｓより少し低い電圧であるときであることがわかる。
すなわち、第７図ｂのような消去パルスの加え方では全
く消去はできず、第７図ａのように加えてはじめて消去
効果のあることがわかる。ところで第５図に示す印加波
形で消去が懸念されたのは、第５図に示すように直前の
維持パルスと逆方向に浮き上りが生じるからである。し
たがつて直前の維持パルスと同方向に書込みパルスを加
えれば、半選択ラインの浮き上りが同方向となるので、
第７図の考察より判るように浮き上りによる消去効果は
一切ない。書込みパルス電圧Ｗは維持電圧Ｖｓより大き
いので、直前の維持パルスがどんな方向でも書込み効果
にはほとんど関係がない。以上のように、第５図に示す
ように維持パルスＰＳｌ書込みパルスＰｗを印加する場
合は前述及び第７図で考察した通り問題を生じるので、
本発明はこれら問題点及び考案に基づいて、半選沢絵素
の消去の可能性が完全になくなる駆動方式を提供する。

さらに本発明任意点の消去を行なう場合消去パルスとし
て意味を持つのは第７図ａに示すように直前の維持パル
スと逆方向に出す消去パルルであるので、消去を行なう
とき第７図ａに示すようなパルスを用いることである。
本発明により、任意の選択絵素（１，ｊ）へ有効な書込
み、消去を行なう場合の維持パルスＰｓ書込みパルスＰ
ｗ、消去パルスＰＥのタイミングチヤートを第８図に示
す。

第８図中、Ｔｌ，Ｔ３，Ｔ５は維持パルス期間、Ｔ２は
書込み期間、Ｔ４は消去期間である。維持パルス期間Ｔ
，，Ｔ３，Ｔ５中の時刻ｔ１〜Ｔ４は第５図とともに説
明したのと同じように各スイツチＳｘｌ〜Ｓｘｍ，ｓｘ
Ｏ，ＳＹｌ〜ＳＹｎ，ＳＹＯは動作する。書込み期間Ｔ
２でも各スイツチは第５図の場合と同様に動作する訳で
あるが、但し、走査電極側より維持パルスが加えられた
直後に書込みパルスＰｗが印加さ・れる。直前の維持パ
ルスの極性と同極性の書込みパルスを印加する。このた
め半選択絵素の電位は浮き上りを生じ、パルスＰｌ，Ｐ
２，Ｐ３が現われるが、このパルスは直前の維持パルス
と同極性であり第７図ｃで説明したように負の電圧であ
るから半選択絵素の消去現象はない。消去期間Ｔ４の時
刻Ｔｅでは、パルス電源スイツチ３０は端子ｅに接続さ
れ、消去絵素（１，ｊ）を含むデータ電極のスイツチＳ
Ｘｉはオン、その他のデータ電極のスイツチＳＸｋ（Ｋ
Ｘｉ）はオフ、スイツチＳＸＯはオフにされ、また書込
み絵素を含む走査電極のスイツチＳＹｊはオン、その他
の走査電極のスイツチＳＹＩ（ｌ−ｊ）はオフ、スイツ
チＳＹＯはオフにされる。

この結果絵素（１，ｊ）には消去パルスＰｅが印加され
る。消去パルスＰｅはその直前の維持パルスと逆極性で
あり、消去は完全に行われる。消去パルスＰｅを加えた
ため、半選択絵素（Ｊ，ｋ）（Ｉ，ｌ）の電位の浮上り
が考えられるが、維持電圧ｓ一２００Ｖ１最適消去電圧
Ｅ＝１６０、ｍ：ｎ＝４：３とした場合（１）式の，，
２に準じてとなり、少し浮上りはあるが電圧が消去電圧
１６０に比べて９１Ｖと低く、且つ発光閾値電圧Ｖｔｈ
よりも低いため、薄膜ＥＬパネルは何の動作も起さない
。く発明の効果〉本発明は全走査電極に共通接続されアースに導くオン・
オフスイツチと、全データ電極に共通接続され、電源ラ
インに導くオン・オフスイツチを具備しているから各走
査電極及び各データ電極にそれぞれ接続されたオン・オ
フスイツチは薄膜ＥＬパネルに両極性維持パルスを加え
ることができるとともに、このスイツチは走査電極及び
データ電極をオープン状態にする機能を有していなくて
もよく、従つて第３図及び第４図に示した実施例では、
２ｎ＋１＋ｍ＋２＝２ｎ＋ｍ＋３（個）のトランジスタ
を用いて構成することができる。

これは第２図で考察した回路の場合には３（ｍ＋ｎ）（
個）のトランジスタが必要であるのに対して、約半分で
済むことを意味する。このようにトランジスタ数が減少
した分だけ消費電力は低下する。また本発明は書込みパ
ルスを選択絵素点に加えた場合、半選択絵素点に生じる
消去効果の問題を薄膜ＥＬパネルの性質を利用して書込
みパルスの印加タイミングによつて処理し、特別の付属
回路や新たな構成を必要としない。

同様に消去パルスも薄膜ＥＬパネルの性質を利用して消
去パルスの印加タイミングを選び、効果的に加えるので
、効果的な消去が行われ且つ半選択絵素への影響がない
。

【図面の簡単な説明】

第１図、第２図は本発明の前段階として考えられる薄膜
ＥＬマトリツクスパネルの回路図、第３図は本発明の一
実施例の薄膜ＥＬ表示装置の駆動装置の回路図、第４図
Ａ，ｂは第３図の回路に用いられるスイツチング素子の
回路図、第５図は本発明による動作を説明するタイムチ
ヤート、第６図は選択絵素に書込みパルスが印加された
ときの薄膜ＥＬ表示装置の等価回路図、第７図ａとｂは
それぞれ異なるタイミングで消去パルスを加える場合の
タイムチヤート、第７図ｃは消去パルス電圧と薄膜ＥＬ
表示装置の輝度との関係図、第８図は本発明による一実
施例の動作を説明するタイムチヤートである。ｘ１〜Ｘｍはデータ電極、Ｙ１〜Ｙｎは走査電極、ＳＸ
，〜ＳＸｍはデータ側オン・オフスイツチ、ＳＸＯはス
イツチ、ＳＹｌ〜ＳＹｎは走査側オン・オフスイツチ、
ＳＹＯはスイツチ、Ｐｓは維持パルス、Ｐｗは書込みパ
ルス、Ｐｅは消去パルス。

Claims

【特許請求の範囲】１薄膜ＥＬ表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、上記各
走査電極にそれぞれ接続され、電源ラインに接続するオ
ン・オフスイッチと、上記全走査電極に共通接続されア
ースに導くオン・オフスイッチと、上記各データ電極に
それぞれ接続され、アースに導くオン・オフスイッチと
、上記全データ電極に共通接続され、上記電源ラインに
接続するオン・オフスイッチとからなる薄膜ＥＬ表示装
置の駆動装置。２上記電源ラインに維持電圧、書込み電圧、消去電圧
を切換えて供給するスイッチを接続してなることを特徴
とする前記特許請求の範囲第１項に記載した薄膜ＥＬ表
示装置の駆動装置。３薄膜ＥＬ表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、任意の
選択絵素点に書込み電圧を有するパルスを加える際、そ
の直前の維持パルスと同極性の書込みパルスを加えるよ
うに全走査電極を維持電圧に接続し、全データ電極をア
ースに接続して薄膜ＥＬ表示装置に維持パルスを加えた
次に、上記選択絵素を含む走査電極に接続され書込み電
圧を印加するようオン状態にされるスイッチと、上記選
択絵素を含まない走査電極にそれぞれ接続され、オフ状
態にされるスイッチと、上記全走査電極に共通接続され
オフ状態にされるスイッチと、上記選択絵素を含むデー
タ電極に接続されアースに導くようオン状態にされるス
イッチと、上記選択絵素を含まないデータ電極にそれぞ
れ接続されオフ状態にされるスイッチと、上記全データ
電極に共通接続されオフ状態にされるスイッチと、から
なる薄膜ＥＬ表示装置の駆動装置。４薄膜ＥＬ表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、任意の
絵素点に消去電圧を有するパルスを加える際、その直前
の維持パルスと逆極性の消去パルスを加えるように全走
査電極をアースに接続し、全データ電極に維持電圧を接
続して薄膜ＥＬ表示装置に維持パルスを加えた次に、上
記選択絵素を含む走査電極に接続され消去電圧を印加す
るようオン状態にされるスイッチと、上記選択絵素を含
まない走査電極にそれぞれ接続され、オフ状態にされる
スイッチと、上記全走査電極に共通接続されオフ状態さ
れるスイッチと、上記選択絵素を含むデータ電極に接続
されアースに導くようオン状態にされるスイッチと、上
記選択絵素を含まないデータ電極にそれぞれ接続されオ
フ状態にされるスイッチと、上記全データ電極に共通接
続されオフ状態にされるスイッチと、からなる薄膜ＥＬ
表示装置の駆動装置。