JPS59231990A - Ａｃｃ回路 - Google Patents
Ａｃｃ回路Info
- Publication number
- JPS59231990A JPS59231990A JP58106258A JP10625883A JPS59231990A JP S59231990 A JPS59231990 A JP S59231990A JP 58106258 A JP58106258 A JP 58106258A JP 10625883 A JP10625883 A JP 10625883A JP S59231990 A JPS59231990 A JP S59231990A
- Authority
- JP
- Japan
- Prior art keywords
- value
- lead
- reference value
- comparator
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号をデジタル化して処理を行うように
したテレビ受像機に使用されるＡＣＣ回路に関する。
したテレビ受像機に使用されるＡＣＣ回路に関する。
背景技術とその問題点
映像信号をデジタル化して処理を行うようにしたテレビ
受像機が提案されている。そのような場合に、いわゆる
ＡＣＣはクロマ信号のバースト期間のピーク値の平均値
を検出して、こめ値が一定の値になるように制御が行わ
れる。ところがその場合に、平均値は水平期間ごとに得
られるので、これによって順次ＡＣＣを行うと、ノイズ
等の影響によって画像が乱されることが多くなる。これ
に対して平均値を所定期間積分し、この積分値にてＡＣ
Ｃを行うことが考えられたが、この場合にはスイッチオ
ン時やチャンネル切替時などでクロマ信号レベルが大幅
に変化したときに、積分が完ｒするまでに長い時間が必
要となり、いわゆる引き込みが遅いという問題があった
。
受像機が提案されている。そのような場合に、いわゆる
ＡＣＣはクロマ信号のバースト期間のピーク値の平均値
を検出して、こめ値が一定の値になるように制御が行わ
れる。ところがその場合に、平均値は水平期間ごとに得
られるので、これによって順次ＡＣＣを行うと、ノイズ
等の影響によって画像が乱されることが多くなる。これ
に対して平均値を所定期間積分し、この積分値にてＡＣ
Ｃを行うことが考えられたが、この場合にはスイッチオ
ン時やチャンネル切替時などでクロマ信号レベルが大幅
に変化したときに、積分が完ｒするまでに長い時間が必
要となり、いわゆる引き込みが遅いという問題があった
。
発明の目的
本発明はこのような点にかんがみ、引き込みが早く、か
つ引き込み後の動作が安定となるようにするものである
。
つ引き込み後の動作が安定となるようにするものである
。
発明の概要
本発明は、デジタル化されたクロマ信号のバースト部分
の最大値と最小値を検出し、この平均値をヒステリシス
付き比較器にて参照値と比較し、この比較の正負を可逆
カウンタの制御端子に供給して水平パルスをカウントす
ると共に、上記平均値が上記参照値の近傍の所定範囲内
になったときに、上記平均値を一垂直期間積分し、この
積分値を一ヒ記ヒステリシス付き比較器にて−Ｆ記参照
値と比較し、この比較の正負を上記可逆カウンタの制御
端子に供給し°ζ垂直パルスをカウントし、このカウン
ト値をフィードバックして上記クロマ信号に乗算するよ
うにしたＡＣＣ回路であって、これによれば引き込みが
早く、かつ引き込み後の動作が安定になる。
の最大値と最小値を検出し、この平均値をヒステリシス
付き比較器にて参照値と比較し、この比較の正負を可逆
カウンタの制御端子に供給して水平パルスをカウントす
ると共に、上記平均値が上記参照値の近傍の所定範囲内
になったときに、上記平均値を一垂直期間積分し、この
積分値を一ヒ記ヒステリシス付き比較器にて−Ｆ記参照
値と比較し、この比較の正負を上記可逆カウンタの制御
端子に供給し°ζ垂直パルスをカウントし、このカウン
ト値をフィードバックして上記クロマ信号に乗算するよ
うにしたＡＣＣ回路であって、これによれば引き込みが
早く、かつ引き込み後の動作が安定になる。
実施例
図において、（１）は例えば８ビツトでデジタル化され
たクロマ信号の供給される入力端子であって、この入力
端子（１）からの信号が乗算回路（２）を通じ°ζ出力
端子（３）に取り出される。この乗算回路＋２）の出１
力１４号がバースト期間の最大及び最小の
ピーク値を検出する掻出回路（４）に供給される。この
検出された値の平均値がスイッチ（５）の一方の接点を
通じてヒステリシス付き比較器（６）に供給され、入力
端子（７）に供給される参照値と比較される。この比較
の正負が可逆カウンタ（８）の制御端子に供給される。
たクロマ信号の供給される入力端子であって、この入力
端子（１）からの信号が乗算回路（２）を通じ°ζ出力
端子（３）に取り出される。この乗算回路＋２）の出１
力１４号がバースト期間の最大及び最小の
ピーク値を検出する掻出回路（４）に供給される。この
検出された値の平均値がスイッチ（５）の一方の接点を
通じてヒステリシス付き比較器（６）に供給され、入力
端子（７）に供給される参照値と比較される。この比較
の正負が可逆カウンタ（８）の制御端子に供給される。
また入力端子（９）に供給される水平パルスがスイッチ
ａθ）の一方の接点を通じて可逆カウンタ（８）のクロ
ック端子に供給される。さらに検出回路（４）からの検
出値が一垂直期間の積分回路（１１）に供給され、この
積分値がスイッチ（５）の他方の接点に供給される。ま
た入力端子（１２）に供給される垂直パルスがスイッチ
０ωの他方の接点に供給される。さらに比較器（６）に
て上述の検出回路（４）からの平均値が参照値の近傍の
所定範囲内になったときに、スイッチ（５）、αψが他
方の接点に切換られる。そしてカウンタ（８）のカウン
ト値が乗算回路（２）に供給される。
ａθ）の一方の接点を通じて可逆カウンタ（８）のクロ
ック端子に供給される。さらに検出回路（４）からの検
出値が一垂直期間の積分回路（１１）に供給され、この
積分値がスイッチ（５）の他方の接点に供給される。ま
た入力端子（１２）に供給される垂直パルスがスイッチ
０ωの他方の接点に供給される。さらに比較器（６）に
て上述の検出回路（４）からの平均値が参照値の近傍の
所定範囲内になったときに、スイッチ（５）、αψが他
方の接点に切換られる。そしてカウンタ（８）のカウン
ト値が乗算回路（２）に供給される。
この回路において、比較器（６）の人力信号が参照値よ
り大きいとき可逆カウンタ（８）が減算モードとされ、
小さいとき加算モードとされることにより、バースト期
間の平均値のレベルが参照値に近づくようにフィードバ
ックによるＡＣＣが行われる。
り大きいとき可逆カウンタ（８）が減算モードとされ、
小さいとき加算モードとされることにより、バースト期
間の平均値のレベルが参照値に近づくようにフィードバ
ックによるＡＣＣが行われる。
そしてこの回路において、検出回路（４）からの平均値
が参照値に近くなるまでは平均値による比較が行われて
水平パルスごとにカウンタ（８）の加減算が行われ、参
照値近傍の所定範囲内になると、垂直期間の積分値によ
る比較が行われて垂直パルスごとにカウンタ（８）の加
減算が行われる。
が参照値に近くなるまでは平均値による比較が行われて
水平パルスごとにカウンタ（８）の加減算が行われ、参
照値近傍の所定範囲内になると、垂直期間の積分値によ
る比較が行われて垂直パルスごとにカウンタ（８）の加
減算が行われる。
従って引き込み時は水平周期で駆動され°ζ引き込みが
極めて早く行われると共に、引き込み後は垂直期間の積
分が行われることによって安定な動作となる。
極めて早く行われると共に、引き込み後は垂直期間の積
分が行われることによって安定な動作となる。
発明の効果
本発明によれば、引き込みが早く、かつ引き込み後の動
作が安定になった。
作が安定になった。
図は本発明の一例の構成図である。
（１１は入力端子、（２）は乗算回路、（３）は出力端
子、（４）はバーストピーク値検出回路、（６）はヒス
テリシス付き比較器、（７）は参照値の入力端子、（８
）は可逆カウンタ、（９）は水平パルスの入力端子、（
１１）は−垂直期間の積分回路、（１２）は垂直パルス
の入力端子である。
子、（４）はバーストピーク値検出回路、（６）はヒス
テリシス付き比較器、（７）は参照値の入力端子、（８
）は可逆カウンタ、（９）は水平パルスの入力端子、（
１１）は−垂直期間の積分回路、（１２）は垂直パルス
の入力端子である。
Claims (1)
- デジタル化されたクロマ信号のバースト部分の最大値と
最小値を検出し、この平均値をヒステリシス付き比較器
にて参照値と比較し、この比較の正負を可逆カウンタの
制御端子に供給して水平パルスをカウントすると共に、
上記平均値が上記参照値の近傍の所定範囲内になったと
きに、上記平均値を一垂直期間積分し、この積分値を上
記ヒステリシス付き比較器にて上記参照値と比較し、こ
の比較の正負を上記可逆カウンタの制御端子に供給して
垂直パルスをカウントし、このカウント値をフィードバ
ックして上記クロマ信号に乗算するようにしたＡＣＣ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106258A JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106258A JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231990A true JPS59231990A (ja) | 1984-12-26 |
| JPH0572797B2 JPH0572797B2 (ja) | 1993-10-13 |
Family
ID=14429069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106258A Granted JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231990A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4956140B2 (ja) * | 2006-10-30 | 2012-06-20 | 株式会社東芝 | オートカラーコントロール回路 |
-
1983
- 1983-06-14 JP JP58106258A patent/JPS59231990A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572797B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127874A (en) | Apparatus for removing ghost signals from received video signals | |
| US4516042A (en) | Clamp circuits | |
| KR840004844A (ko) | 화상 표시장치용 라인동기 회로 | |
| JP2931308B2 (ja) | 画像部分と予め定めた非画像部分とを有するビデオ信号を処理する装置 | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH02223869A (ja) | 雑音測定装置 | |
| US4574307A (en) | Line synchronizing circuit for a picture display device | |
| US4152657A (en) | Echo suppression circuit | |
| JPS57142088A (en) | Detecting circuit for electric field strength | |
| JPS63232577A (ja) | ノイズ低減回路 | |
| US5053869A (en) | Digital circuit arrangement detecting synchronizing pulses | |
| EP0281169A1 (en) | Line synchronising circuit in a picture display device | |
| EP0573295B1 (en) | Level detection circuit and automatic color control circuit | |
| US6633340B1 (en) | Video signal processor | |
| JPH0572797B2 (ja) | ||
| US5003391A (en) | Circuitry for processing a synchronizing signal | |
| JPS60188A (ja) | Ａｃｃ回路 | |
| JPH04114575A (ja) | 映像信号有無判定回路 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JPS62293Y2 (ja) | ||
| JPS6114229Y2 (ja) | ||
| JP2812490B2 (ja) | 自動利得調整回路 | |
| JPS604395A (ja) | Ａｃｃ回路 | |
| JPS60248082A (ja) | 映像信号受信の有無検出回路 | |
| JPH0417510B2 (ja) |