JPH0572797B2 - - Google Patents
Info
- Publication number
- JPH0572797B2 JPH0572797B2 JP58106258A JP10625883A JPH0572797B2 JP H0572797 B2 JPH0572797 B2 JP H0572797B2 JP 58106258 A JP58106258 A JP 58106258A JP 10625883 A JP10625883 A JP 10625883A JP H0572797 B2 JPH0572797 B2 JP H0572797B2
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- circuit
- value
- input terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号をデジタル化して処理を行
うようにしたテレビ受像機に使用されるACC回
路に関する。
うようにしたテレビ受像機に使用されるACC回
路に関する。
背景技術とその問題点
映像信号をデジタル化して処理を行うようにし
たテレビ受像機が提案されている。そのような場
合に、いわゆるACCはクロマ信号のバースト期
間のピーク値の平均値を検出して、この値が一定
の値になるように制御が行われる。ところがその
場合に、平均値は水平期間ごとに得られるので、
これによつて順次ACCと行うと、ノイズ等の影
響によつて画像が乱されることが多くなる。これ
に対して平均値を所定期間積分し、この積分値に
てACCを行うことが考えられたが、この場合に
はスイツチオン時やチヤンネル切替時などでクロ
マ信号レベルが大幅に変化したときに、積分が完
了するまでに長い時間が必要となり、いわゆる引
き込みが遅いという問題があつた。
たテレビ受像機が提案されている。そのような場
合に、いわゆるACCはクロマ信号のバースト期
間のピーク値の平均値を検出して、この値が一定
の値になるように制御が行われる。ところがその
場合に、平均値は水平期間ごとに得られるので、
これによつて順次ACCと行うと、ノイズ等の影
響によつて画像が乱されることが多くなる。これ
に対して平均値を所定期間積分し、この積分値に
てACCを行うことが考えられたが、この場合に
はスイツチオン時やチヤンネル切替時などでクロ
マ信号レベルが大幅に変化したときに、積分が完
了するまでに長い時間が必要となり、いわゆる引
き込みが遅いという問題があつた。
発明の目的
本発明はこのような点にかんがみ、引き込みが
早く、かつ引き込み後の動作が安定となるように
するものである。
早く、かつ引き込み後の動作が安定となるように
するものである。
発明の概要
本発明は、デジタル化されたクロマ信号のバー
スト部分の最大値と最小値を検出し、この平均値
をヒステリシス付き比較器にて参照値と比較し、
この比較の正負を可逆カウンタの制御端子に供給
して水平パルスをカウントすると共に、上記平均
値が上記参照値の近傍の所定範囲内になつたとき
に、上記平均値を一垂直期間積分し、この積分値
を上記ヒステリシス付き比較器にて上記参照値と
比較し、この比較の正負を上記可逆カウンタの制
御端子に供給して垂直パルスをカウントし、この
カウント値をフイードバツクして上記クロマ信号
に乗算するようにしたACC回路であつて、これ
によれば引き込みが早く、かつ引き込み後の動作
が安定になる。
スト部分の最大値と最小値を検出し、この平均値
をヒステリシス付き比較器にて参照値と比較し、
この比較の正負を可逆カウンタの制御端子に供給
して水平パルスをカウントすると共に、上記平均
値が上記参照値の近傍の所定範囲内になつたとき
に、上記平均値を一垂直期間積分し、この積分値
を上記ヒステリシス付き比較器にて上記参照値と
比較し、この比較の正負を上記可逆カウンタの制
御端子に供給して垂直パルスをカウントし、この
カウント値をフイードバツクして上記クロマ信号
に乗算するようにしたACC回路であつて、これ
によれば引き込みが早く、かつ引き込み後の動作
が安定になる。
実施例
図において、１は例えば８ビツトでデジタル化
されたクロマ信号の供給される入力端子であつ
て、この入力端子１からの信号が乗算回路２を通
じて出力端子３に取り出される。この乗算回路２
の出力信号がバースト期間の最大及び最小のピー
ク値を検出する検出回路４に供給される。この検
出された値の平均値がスイツチ５の一方の接点を
通じてヒステリシス付き比較器６に供給され、入
力端子７に共給される参照値と比較される。この
比較の正負が可逆カウンタ８の制御端子に供給さ
れる。また入力端子９に供給される水平パルスが
スイツチ１０の一方の接点を通じて可逆カウンタ
８のクロツク端子に供給される。さらに検出回路
４からの検出値が一垂直期間の積分回路１１に供
給され、この積分値がスイツチ５の他方の接点に
供給される。また入力端子１２に供給される垂直
パルスがスイツチ１０の他方の接点に供給され
る。さらに比較器６にて上述の検出回路４からの
平均値が参照値の近傍の所定範囲内になつたとき
に、スイツチ５，１０が他方の接点に切換られ
る。そしてカウンタ８のカウント値が乗算回路２
に供給される。
されたクロマ信号の供給される入力端子であつ
て、この入力端子１からの信号が乗算回路２を通
じて出力端子３に取り出される。この乗算回路２
の出力信号がバースト期間の最大及び最小のピー
ク値を検出する検出回路４に供給される。この検
出された値の平均値がスイツチ５の一方の接点を
通じてヒステリシス付き比較器６に供給され、入
力端子７に共給される参照値と比較される。この
比較の正負が可逆カウンタ８の制御端子に供給さ
れる。また入力端子９に供給される水平パルスが
スイツチ１０の一方の接点を通じて可逆カウンタ
８のクロツク端子に供給される。さらに検出回路
４からの検出値が一垂直期間の積分回路１１に供
給され、この積分値がスイツチ５の他方の接点に
供給される。また入力端子１２に供給される垂直
パルスがスイツチ１０の他方の接点に供給され
る。さらに比較器６にて上述の検出回路４からの
平均値が参照値の近傍の所定範囲内になつたとき
に、スイツチ５，１０が他方の接点に切換られ
る。そしてカウンタ８のカウント値が乗算回路２
に供給される。
この回路において、比較器６の入力端子が参照
値より大きいとき可逆カウンタ８が減算モードと
され、小さいとき加算モードとされることによ
り、バースト期間の平均値のレベルが参照値に近
づくようにフイードバツクによるACCが行われ
る。
値より大きいとき可逆カウンタ８が減算モードと
され、小さいとき加算モードとされることによ
り、バースト期間の平均値のレベルが参照値に近
づくようにフイードバツクによるACCが行われ
る。
そしてこの回路において、検出回路４からの平
均値が参照値に近くなるまでは平均値による比較
が行われて水平パルスごとにカウンタ８の加減算
が行われ、参照値近傍の所定範囲内になると、垂
直期間の積分値による比較が行われて垂直パルス
ごとにカウンタ８の加減算が行われる。
均値が参照値に近くなるまでは平均値による比較
が行われて水平パルスごとにカウンタ８の加減算
が行われ、参照値近傍の所定範囲内になると、垂
直期間の積分値による比較が行われて垂直パルス
ごとにカウンタ８の加減算が行われる。
従つて引き込み時は水平期間で駆動されて引き
込みが極めて早く行われると共に、引き込み後は
垂直期間の積分が行われることによつて安定な動
作となる。
込みが極めて早く行われると共に、引き込み後は
垂直期間の積分が行われることによつて安定な動
作となる。
発明の効果
本発明によれば、引き込みが早く、かつ引き込
み後の動作が安定になつた。
み後の動作が安定になつた。
図は本発明の一例の構成図である。
１は入力端子、２は乗算回路、３は出力端子、
４はバーストピーク値検出回路、６はヒステリシ
ス付き比較器、７は参照値の入力端子、８は可逆
カウンタ、９は水平パルスの入力端子、１１は一
垂直期間の積分回路、１２は垂直パルスの入力端
子である。
４はバーストピーク値検出回路、６はヒステリシ
ス付き比較器、７は参照値の入力端子、８は可逆
カウンタ、９は水平パルスの入力端子、１１は一
垂直期間の積分回路、１２は垂直パルスの入力端
子である。
Claims (1)
- １ 入力端子１からの信号が乗算回路２を通じて
出力端子３に取り出され、この乗算回路２の出力
信号がバースト期間の最大及び最小のピーク値を
検出する検出回路４に供給され、この検出された
値の平均値がスイツチ５の一方の接点を通じてヒ
ステリシス付き比較器６に供給されて入力端子７
に供給される参照値と比較され、この比較の正負
が可逆カウンタ８の制御端子に供給されると共
に、入力端子９に供給される水平パルスがスイツ
チ１０の一方の接点を通じて可逆カウンタ８のク
ロツク端子に供給され、検出回路４からの検出値
が一垂直期間の積分回路１１に供給され、この積
分値がスイツチ５の他方の接点に供給され、入力
端子１２に供給される垂直パルスがスイツチ１０
の他方の接点に供給され、比較器６にて上述の検
出回路４からの平均値が参照値の近傍の所定範囲
内になつたときに、スイツチ５，１０が他方の接
点に切換られ、カウンタ８のカウント値が乗算回
路２に供給されるようにしたACC回路におて、
比較器６の入力信号が参照値より大きいとき可逆
カウンタ８が減算モードとされ、小さいとき加算
モードとされるようにしたACC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106258A JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106258A JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231990A JPS59231990A (ja) | 1984-12-26 |
| JPH0572797B2 true JPH0572797B2 (ja) | 1993-10-13 |
Family
ID=14429069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106258A Granted JPS59231990A (ja) | 1983-06-14 | 1983-06-14 | Ａｃｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008113229A (ja) * | 2006-10-30 | 2008-05-15 | Toshiba Corp | オートカラーコントロール回路 |
-
1983
- 1983-06-14 JP JP58106258A patent/JPS59231990A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008113229A (ja) * | 2006-10-30 | 2008-05-15 | Toshiba Corp | オートカラーコントロール回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59231990A (ja) | 1984-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| US4504862A (en) | Digital circuit for generating a binary signal on the occurrence of a given frequency ratio of two signals | |
| JPH0572797B2 (ja) | ||
| US7227588B2 (en) | Clamping system for clamping a video signal by using a charge-pump circuit | |
| EP0381217A3 (en) | Signal level detecting circuits | |
| JPH0572798B2 (ja) | ||
| JPS6415866A (en) | Detecting device for autocorrelation degree | |
| US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| US5063580A (en) | Apparatus for conditioning a control signal | |
| JP2576517B2 (ja) | ノイズ低減回路 | |
| JPH0572799B2 (ja) | ||
| JPH04114575A (ja) | 映像信号有無判定回路 | |
| SU1104652A1 (ru) | Устройство автоматической регулировки усилени | |
| JPS62293Y2 (ja) | ||
| JPH0511926A (ja) | ノイズ除去回路 | |
| JPS60248082A (ja) | 映像信号受信の有無検出回路 | |
| JPS57201382A (en) | Digital television set | |
| JPS5916465B2 (ja) | 水平発振周波数自動制御回路 | |
| JPH01264079A (ja) | 周波数弁別回路 | |
| JPS62183482U (ja) | ||
| KR960003422Y1 (ko) | 움직임 감지장치의 유효감지영역 설정회로 | |
| SU1444708A1 (ru) | Устройство дл регулировани скорости электродвигател | |
| JPH03256457A (ja) | ディジタル信号分離回路 | |
| JPS604395A (ja) | Ａｃｃ回路 |